JP4843649B2 - 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法 - Google Patents
評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法 Download PDFInfo
- Publication number
- JP4843649B2 JP4843649B2 JP2008204648A JP2008204648A JP4843649B2 JP 4843649 B2 JP4843649 B2 JP 4843649B2 JP 2008204648 A JP2008204648 A JP 2008204648A JP 2008204648 A JP2008204648 A JP 2008204648A JP 4843649 B2 JP4843649 B2 JP 4843649B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- evaluation
- evaluated
- mask
- image intensity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
まず、第1の実施の形態に係る評価パターン作成の概念について説明する。図1は、第1の実施の形態に係る評価パターン作成の概念を説明するための説明図である。種々のパターンバリエーションを有する周辺環境(パターン)に対して所定のリソグラフィ性能を保持できるような半導体回路の機能ブロックパターンを実現する。このため、機能ブロックパターンのレイアウトのホットスポット部に対して最も転写特性を変動せしめる周辺パターンのレイアウト(最悪な周辺パターン)を、評価パターン(パターン検証用周辺パターン)Xとして生成(準備)する。そして、生成した評価パターンXのレイアウトを用いて機能ブロックパターンをリソグラフィ検証することにより、機能ブロックパターンの周囲環境に対する安定性を検証する。本実施の形態では、特定機能を保有するパターン(機能ブロック)を評価するための評価パターン作成方法について説明するが、本発明はこれに限定されるものではなく、任意の回路パターンを評価するための評価パターン作成方法へ適用してかまわない。
逐次補正手法を利用した局所探索解は初期条件に依存してしまうという不可避な性質がある。そのため、M(i,j)の初期条件は経験的手段や解析的手段により注意深く設定していく必要がある。
さらに、局所探索法と全域探索法を組み合わせた探索アルゴリズムを用いてもよい。これにより、高精度な全域探索解を高速に計算可能となる。図11は、局所探索法と全域探索法を組み合わせた探索アルゴリズムを説明するための図である。まず、像強度算出部14は、全域探索的手段(大域探索法)によってグローバルな近似解を少なくとも一つ以上計算し、周辺パターンを発生させる。像強度算出部14は、この全域探索的手段により、大域解を高速に得ることができる(1)。
つぎに、図14を用いてこの発明の第2の実施の形態について説明する。第1の実施の形態では、被評価セル21のプロセスマージンを低くさせる評価パターンX(周辺環境パターン)を解析的に計算した。第2の実施の形態では、コスト関数をマスク透過率に対して線形に計算できる関数にする。具体的には、コスト関数としてウエハ上の複数点における光学像強度の平方根の総和(光学像強度に比例する成分)を選ぶ。これにより、光学像強度をマスク透過率に対して線形近似する。そして、互いにインコヒーレントな各光源から照射されてウエハ上の各点に到達する光波の電場の直積ベクトルを用いて光学像強度を算出する。
つぎに、この発明の第3の実施の形態について説明する。第3の実施の形態では、コスト関数としてウエハ上の複数点における光学像強度の平方根の総和を選ぶ。そして、ウエハ上の各点における光学像強度をSOCS展開(OCA)した各項の直積ベクトルを用いて光学像強度を算出する。
つぎに、この発明の第4の実施の形態について説明する。第4の実施の形態では、第2および第3の実施の形態で説明したベクトル和最大化のアルゴリズム(光学像強度を最大化する評価パターンXの算出方法)として、コスト関数Fにベクター(N個のM次元実ベクトル(M>2))を用いる。
つぎに、この発明の第5の実施の形態について説明する。第5の実施の形態では、第1の実施の形態に係る評価パターン作成装置10が作成した評価パターンX(セル周辺環境評価パターン)によって、被評価セル21(機能ブロックパターン)の検証を行なう。
Claims (5)
- 半導体回路の回路パターンまたは前記回路パターンに対応するマスクパターンを被評価パターンとして前記被評価パターンのリソグラフィ性能を評価する際に前記被評価パターンの周辺に配置される周辺パターンを、前記被評価パターンの評価パターンとして作成する評価パターン作成方法において、
前記被評価パターンの周辺領域を複数のメッシュに分割する分割ステップと、
所定のメッシュにマスク関数値を与えた場合に、前記被評価パターンをリソグラフィプロセスによりウエハ上へ転写した場合の前記回路パターンの像強度を算出する像強度算出ステップと、
前記リソグラフィ性能を評価する際に前記被評価パターンのウエハへの転写特性に影響を与える光学像特徴量を用いて、前記光学像特徴量毎の前記像強度の特性を算出し、前記像強度の特性に対して定義したコスト関数が所定の基準をみたすように前記メッシュのマスク関数値を算出する関数値算出ステップと、
前記所定のメッシュで求めたマスク関数値に対応する評価パターンを作成する評価パターン作成ステップと、
を含むことを特徴とする評価パターン作成方法。 - 前記光学像特徴量は、前記回路パターン内でのフォーカス感度、光学像の傾き、規格化光学像強度ログスロープ及び光学像強度のいずれかを含むことを特徴とする請求項1に記載の評価パターン作成方法。
- 前記関数値算出ステップは、前記コスト関数として、前記メッシュのマスク関数値に対して線形性を有した関数または前記メッシュのマスク関数値に対して線形性を有する関数に近似された関数を用いるとともに、前記コスト関数を増大させる成分を有したメッシュから露光光を透過乃至反射させるようメッシュのマスク関数値を算出することを特徴とする請求項1または2に記載の評価パターン作成方法。
- 半導体回路の回路パターンまたは前記回路パターンに対応するマスクパターンを被評価パターンとして前記被評価パターンのリソグラフィ性能を評価する際に前記被評価パターンの周辺に配置される周辺パターンを、前記被評価パターンの評価パターンとして作成する評価パターン作成プログラムにおいて、
前記被評価パターンの周辺領域を複数のメッシュに分割する分割ステップと、
所定のメッシュにマスク関数値を与えた場合に、前記被評価パターンのリソグラフィプロセスによりウエハ上へ転写した場合の前記回路パターンの像強度を算出する像強度算出ステップと、
前記リソグラフィ性能を評価する際に前記被評価パターンのウエハへの転写特性に影響を与える光学像特徴量を用いて、前記光学像特徴量毎の前記像強度の特性を算出し、前記像強度の特性に対して定義したコスト関数が所定の基準をみたすように前記メッシュのマスク関数値を算出する関数値算出ステップと、
前記所定のメッシュで求めたマスク関数値に対応する評価パターンを作成する評価パターン作成ステップと、
をコンピュータに実行させることを特徴とする評価パターン作成プログラム。 - 半導体回路の回路パターンまたは前記回路パターンに対応するマスクパターンである被評価パターンの周辺に評価パターンを配置して、前記被評価パターンのリソグラフィ性能を検証するパターン検証方法において、
前記被評価パターンの周辺領域を複数のメッシュに分割する分割ステップと、
所定のメッシュにマスク関数値を与えた場合に、前記被評価パターンをリソグラフィプロセスによりウエハ上へ転写した場合の前記回路パターンの像強度を算出する像強度算出ステップと、
前記リソグラフィ性能を評価する際に前記被評価パターンのウエハへの転写特性に影響を与える光学像特徴量を用いて、前記光学像特徴量毎の前記像強度の特性を算出し、前記像強度の特性に対して定義したコスト関数が所定の基準をみたすように前記メッシュのマスク関数値を算出する関数値算出ステップと、
前記所定のメッシュで求めたマスク関数値に対応する評価パターンを作成する評価パターン作成ステップと、
前記回路パターンの周辺に前記評価パターン配置して、前記回路パターンのリソグラフィ性能を検証する検証ステップと、
を含むことを特徴とするパターン検証方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008204648A JP4843649B2 (ja) | 2008-08-07 | 2008-08-07 | 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法 |
TW098126398A TW201023097A (en) | 2008-08-07 | 2009-08-05 | Evaluation pattern generating method, computer program product, and pattern verifying method |
US12/536,900 US20100067777A1 (en) | 2008-08-07 | 2009-08-06 | Evaluation pattern generating method, computer program product, and pattern verifying method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008204648A JP4843649B2 (ja) | 2008-08-07 | 2008-08-07 | 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010039382A JP2010039382A (ja) | 2010-02-18 |
JP4843649B2 true JP4843649B2 (ja) | 2011-12-21 |
Family
ID=42007261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008204648A Active JP4843649B2 (ja) | 2008-08-07 | 2008-08-07 | 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100067777A1 (ja) |
JP (1) | JP4843649B2 (ja) |
TW (1) | TW201023097A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10606165B2 (en) | 2018-02-08 | 2020-03-31 | Toshiba Memory Corporation | Mask pattern verification method |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8028254B2 (en) * | 2008-12-14 | 2011-09-27 | International Business Machines Corporation | Determining manufacturability of lithographic mask using continuous derivatives characterizing the manufacturability on a continuous scale |
JP2011145564A (ja) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム |
JP2011165950A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | パターン検証方法、パターン生成方法、デバイス製造方法、パターン検証プログラム及びパターン検証装置 |
JP5325814B2 (ja) * | 2010-02-25 | 2013-10-23 | 大日本スクリーン製造株式会社 | 画像形成装置および画像形成方法 |
JP5869942B2 (ja) * | 2012-04-03 | 2016-02-24 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | マスクのデザイン方法、プログラムおよびマスクデザインシステム |
JP6291581B2 (ja) * | 2013-12-30 | 2018-03-14 | エーエスエムエル ネザーランズ ビー.ブイ. | メトロロジーターゲットの設計のための方法及び装置 |
CN112530828A (zh) * | 2014-06-10 | 2021-03-19 | Asml荷兰有限公司 | 计算机可读介质 |
US10483081B2 (en) * | 2014-10-22 | 2019-11-19 | Kla-Tencor Corp. | Self directed metrology and pattern classification |
TWI571701B (zh) * | 2015-04-30 | 2017-02-21 | 力晶科技股份有限公司 | 偵測微影熱點的方法 |
US9672320B2 (en) * | 2015-06-30 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit manufacturing |
CN117274087B (zh) * | 2023-09-20 | 2024-04-19 | 青岛展诚科技有限公司 | 一种基于opc的图像边缘优化方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3260474B2 (ja) * | 1993-04-22 | 2002-02-25 | 株式会社日立製作所 | 位相シフタ自動配置方法及びそれを用いた位相シフタ自動配置装置 |
JP3615182B2 (ja) * | 2001-11-26 | 2005-01-26 | 株式会社東芝 | 光近接効果補正方法及び光近接効果補正システム |
TW564570B (en) * | 2002-06-21 | 2003-12-01 | Tatung Co | Method for producing positive electrode material of Li-ion secondary battery |
KR100468740B1 (ko) * | 2002-06-22 | 2005-01-29 | 삼성전자주식회사 | 변형 조명을 제공하는 위상 격자 패턴 설계 방법 및 이를이용한 포토 마스크 제조 방법 |
JP2004333529A (ja) * | 2003-04-30 | 2004-11-25 | Sony Corp | 露光マスクの作製方法 |
US7355673B2 (en) * | 2003-06-30 | 2008-04-08 | Asml Masktools B.V. | Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout |
JP2007093861A (ja) * | 2005-09-28 | 2007-04-12 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
EP1873663A1 (en) * | 2006-06-27 | 2008-01-02 | Takumi Technology Corporation | Method for optimizing an integrated circuit physical layout |
JP2008098588A (ja) * | 2006-10-16 | 2008-04-24 | Elpida Memory Inc | 半導体装置のレイアウト設計・検証におけるホットスポット抽出方法 |
JP4956365B2 (ja) * | 2006-10-20 | 2012-06-20 | 株式会社東芝 | 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体 |
JP2009181053A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 評価パタンの作成方法および作成プログラム |
-
2008
- 2008-08-07 JP JP2008204648A patent/JP4843649B2/ja active Active
-
2009
- 2009-08-05 TW TW098126398A patent/TW201023097A/zh unknown
- 2009-08-06 US US12/536,900 patent/US20100067777A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10606165B2 (en) | 2018-02-08 | 2020-03-31 | Toshiba Memory Corporation | Mask pattern verification method |
Also Published As
Publication number | Publication date |
---|---|
JP2010039382A (ja) | 2010-02-18 |
TW201023097A (en) | 2010-06-16 |
US20100067777A1 (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4843649B2 (ja) | 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法 | |
US8849008B2 (en) | Determining calibration parameters for a lithographic process | |
JP5235322B2 (ja) | 原版データ作成方法及び原版データ作成プログラム | |
US8479125B2 (en) | Lithography modeling and applications | |
JP4402145B2 (ja) | 算出方法、生成方法、プログラム、露光方法及び原版作成方法 | |
CN111627799B (zh) | 制造半导体元件的方法 | |
JP5300354B2 (ja) | 生成方法、原版作成方法、露光方法、デバイス製造方法及びプログラム | |
US8473878B2 (en) | Lithographically enhanced edge determination | |
KR20050043713A (ko) | 고유 분해 기반 opc 모델 | |
JP5188644B2 (ja) | 原版データの生成方法、原版作成方法、原版データを作成するためのプログラム及び処理装置 | |
JP2007273560A (ja) | 光強度分布シミュレーション方法 | |
JP4068531B2 (ja) | Opcを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム | |
US8498469B2 (en) | Full-field mask error enhancement function | |
EP2113109B1 (en) | Simulation site placement for lithographic process models | |
US8045787B2 (en) | System for analyzing mask topography and method of forming image using the system | |
US20160363854A1 (en) | Pattern Optical Similarity Determination | |
CN111507059A (zh) | 一种图形图像联合优化的光刻掩模优化方法、装置及电子设备 | |
CN115935901A (zh) | 用于版图处理的方法、设备和介质 | |
JP2009204823A (ja) | シミュレーション方法及びシミュレーション用のプログラム | |
CN116802556A (zh) | 用于确定晶圆图形尺寸的方法、装置、设备、介质以及程序产品 | |
Rosenbluth et al. | Radiometric consistency in source specifications for lithography | |
Kuramochi et al. | Development of a Lithography Simulation Tool Set in Various Optical Conditions for Source Mask Optimization | |
JP2012063431A (ja) | 補助パターンの位置決定方法、フォトマスクの製造方法及び半導体装置の製造方法 | |
Rodionov et al. | Study of the methods of calibration of the process OPC VT-5 models with a variable threshold | |
Lee et al. | Virtual OPC at hyper NA lithography |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111007 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4843649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |