CN101527259B - 衬底的处理方法、计算机存储介质以及衬底处理系统 - Google Patents

衬底的处理方法、计算机存储介质以及衬底处理系统 Download PDF

Info

Publication number
CN101527259B
CN101527259B CN2009100045995A CN200910004599A CN101527259B CN 101527259 B CN101527259 B CN 101527259B CN 2009100045995 A CN2009100045995 A CN 2009100045995A CN 200910004599 A CN200910004599 A CN 200910004599A CN 101527259 B CN101527259 B CN 101527259B
Authority
CN
China
Prior art keywords
resist
mentioned
width
processing
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100045995A
Other languages
English (en)
Other versions
CN101527259A (zh
Inventor
大塚贵久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101527259A publication Critical patent/CN101527259A/zh
Application granted granted Critical
Publication of CN101527259B publication Critical patent/CN101527259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/3021—Imagewise removal using liquid means from a wafer supported on a rotating chuck
    • G03F7/3028—Imagewise removal using liquid means from a wafer supported on a rotating chuck characterised by means for on-wafer monitoring of the processing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及衬底的处理方法、计算机存储介质以及衬底处理系统。在本发明中，在衬底上形成疏密的抗蚀剂图形的情况下，测定各个抗蚀剂图形尺寸，基于密的抗蚀剂图形的尺寸测定结果算出第一处理装置的修正值，基于疏的抗蚀剂图形的尺寸测定结果算出第二处理装置的修正值。基于这些算出结果，改变第一处理装置、第二处理装置中的处理条件，以后，以改变后的条件实施这些处理装置中的处理。

Description

衬底的处理方法、计算机存储介质以及衬底处理系统
技术领域
本发明涉及例如对半导体晶片等衬底进行光刻处理的衬底的处理方法、程序及计算机存储介质以及衬底处理系统，特别是，涉及在衬底上混合形成有疏密的抗蚀剂图形的情况下，在衬底上形成预定的目标尺寸的抗蚀剂图形的方法。
背景技术
例如，在制造半导体器件中的光刻处理中，例如，依次进行在半导体晶片(以下称为“晶片”)上涂敷抗蚀剂从而形成抗蚀剂膜的抗蚀剂涂敷处理、将该抗蚀剂膜曝光成预定的图形的曝光处理、曝光后为了促进抗蚀剂膜的化学反应而进行加热的曝光后烘烤处理(以下称为“PEB处理”)、对曝光后的抗蚀剂膜进行显影的显影处理等，在晶片上形成预定的抗蚀剂图形。
上述的抗蚀剂图形决定基底的被处理膜的图形形状，需要以严格的尺寸形成。因此，提出了如下的方案：进行光刻处理，从而在晶片上形成抗蚀剂图形，测定该抗蚀剂图形的尺寸，基于该尺寸测定结果，例如，修正PEB处理等的加热处理的处理条件，谋求抗蚀剂图形尺寸的适当化(日本专利申请公开2006-228816号公报)。
如图12所示，存在如下情况：在晶片W上，混合形成有密的抗蚀剂图形P1和疏的抗蚀剂图形P2。即，存在如下情况：抗蚀剂残留的部分即作为抗蚀剂部的线部211的宽度L与抗蚀剂溶解的部分即空间部210的宽度S的比率(以下称为“L/S比率”)较大的抗蚀剂图形P1、和L/S比率较小的抗蚀剂图形P2混合存在。并且，通常，抗蚀剂图形P2比抗蚀剂图形P1反应性高，例如在加热处理中，当以预定的温度对晶片W进行加热时，抗蚀剂图形P2的尺寸的变化量比抗蚀剂图形P1的尺寸的变化量大。
像这样，在晶片W上混合存在不同的L/S比率的抗蚀剂图形P1、P2的情况下，在现有技术所公开的方法中，例如，在基于抗蚀剂图形P1的尺寸测定结果对PEB处理的加热温度进行修正的情况下，有时能够使抗蚀剂图形P1的尺寸为预定的目标尺寸，但是，不能使抗蚀剂图形P2的尺寸为预定的目标尺寸。同样地，在基于抗蚀剂图形P2的尺寸测定结果对PEB处理的加热温度进行修正的情况下，有时能够使抗蚀剂图形P2的尺寸为预定的目标尺寸，但是，不能使抗蚀剂图形P1的尺寸为预定的目标尺寸。因此，同时使抗蚀剂图形P1、P2这两者的尺寸适当是困难的。
发明内容
本发明是鉴于上述问题而完成的，其目的在于，即使在衬底上混合形成疏密的抗蚀剂图形的情况下，也使各个抗蚀剂图形形成为预定的目标尺寸。
本发明是一种衬底的处理方法，对衬底至少进行第一处理和第二处理，在衬底上形成抗蚀剂图形的抗蚀剂部和/或空间部的尺寸不同的第一抗蚀剂图形和第二抗蚀剂图形，其中，具有如下工序：至少进行第一处理和第二处理，在衬底上形成第一抗蚀剂图形和第二抗蚀剂图形；然后，分别测定第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸；然后，基于上述测定的尺寸，对上述第一处理中的处理条件进行修正，并且，对上述第二处理中的处理条件进行修正，以后，以上述修正后的条件分别进行上述第一处理和上述第二处理，分别以预定的目标尺寸形成上述第一抗蚀剂图形和上述第二抗蚀剂图形。
再有，分别测定第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸是指测定抗蚀剂部或空间部、或者这二者的尺寸，具体地说，例如是指测定抗蚀剂部的线宽度和空间部的宽度、抗蚀剂部的侧壁角度、或者接触孔的直径的尺寸。
如上所述，以往，由于基于任意一个抗蚀剂图形的抗蚀剂部和/或空间部的尺寸的测定结果，仅对一个处理进行修正，所以即便能够以预定的目标尺寸形成该一个抗蚀剂图形，也不能够以预定的目标尺寸形成另一个抗蚀剂图形。根据本发明，能够基于第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸的测定结果，分别对第一处理和第二处理的处理条件进行修正。这样，以后能够以修正后的条件分别进行第一处理和第二处理，所以，能够分别将衬底上的第一抗蚀剂图形和第二抗蚀剂图形这二者形成为预定的目标尺寸。
再有，在对上述的第一处理和第二处理的处理条件进行修正时，能够使用各种方法。例如，使用预先将第一处理和第二处理的各自的处理条件与第一抗蚀剂图形的抗蚀剂部和/或空间部的尺寸的相关关系、以及与第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸的相关关系作为数据进行保存的方法。在该情况下，能够基于第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸的测定结果，使用上述的相关关系，分别对第一处理和第二处理的处理条件进行修正。
这里，由于第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸不同，所以，第一抗蚀剂图形和第二抗蚀剂图形的反应性不同。利用该反应性的不同，上述第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸分别是抗蚀剂部的宽度以及空间部的宽度，上述第一抗蚀剂图形中的抗蚀剂部的宽度相对于空间部的宽度的比率，比上述第二抗蚀剂图形中的抗蚀剂部的宽度相对于空间部的宽度的比率大，在上述第二处理是上述第一抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度不变、仅上述第二抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度变化的处理的情况下，基于上述第一抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度的测定结果，修正上述第一处理的处理条件，基于上述第二抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度的测定结果、和上述第一处理的处理条件的修正引起的上述第二抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度的变化量，修正上述第二处理的处理条件也可。
另一观点的本发明提供一种计算机可读取的存储介质，存储有为了使衬底处理系统执行上述衬底的处理方法、在控制该衬底处理系统的控制部的计算机上进行工作的程序。
进而，另一观点的本发明提供一种衬底处理系统，对衬底至少进行第一处理和第二处理，在衬底上形成抗蚀剂图形的抗蚀剂部和/或空间部的尺寸不同的第一抗蚀剂图形和第二抗蚀剂图形，该衬底处理系统的特征在于，具有：第一处理装置，进行第一处理；第二处理装置，进行第二处理；图形尺寸测定装置，对衬底上的第一抗蚀剂图形的尺寸和第二抗蚀剂图形的尺寸进行测定；以及控制部，以如下方式对上述第一处理装置和上述第二处理装置进行控制：至少在上述第一处理装置和上述第二处理装置中进行第一处理和第二处理，在衬底上形成第一抗蚀剂图形和第二抗蚀剂图形，之后，分别测定第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸，之后，基于上述测定的尺寸，修正上述第一处理中的处理条件，并且，修正上述第二处理中的处理条件，以后，以上述修正后的处理条件分别进行上述第一处理和上述第二处理，分别以预定的目标尺寸形成上述第一抗蚀剂图形和上述第二抗蚀剂图形。
根据本发明，即便在衬底上混合形成疏密的抗蚀剂图形的情况下，也能够在一系列的光刻处理中，使各抗蚀剂图形形成为预定的目标尺寸。
附图说明
图1是表示本实施方式的涂敷显影处理系统的结构概要的平面图。
图2是本实施方式的涂敷显影处理系统的主视图。
图3是本实施方式的涂敷显影处理系统的后视图。
图4是表示图形尺寸测定装置的结构概要的纵剖面图。
图5是表示被分割后的晶片区域的说明图。
图6是表示显影处理装置的结构概要的纵剖面图。
图7是表示显影处理装置的结构概要的横剖面图。
图8是表示PEB装置的结构概要的纵剖面图。
图9是表示PEB装置的热板的结构的平面图。
图10是表示控制部的结构的框图。
图11是表示抗蚀剂图形尺寸和各处理的处理条件的相互关系(correlation)的图表，(a)表示与显影液温度的相互关系，(b)表示与显影液喷出时间的相互关系，(c)表示与PEB处理的加热温度的相互关系。
图12是表示晶片上的抗蚀剂图形的纵剖面图。
图13是表示对PEB装置的加热温度和显影处理装置的显影液温度(显影液喷出时间)进行修正的工序的流程图。
图14是表示抗蚀剂图形尺寸和PAB处理的加热温度(加热时间、气氛温度)的相互关系的图表。
图15是表示抗蚀剂图形尺寸和收缩处理的加热温度(加热时间、气氛温度)的相互关系的图表。
图16是表示抗蚀剂图形尺寸和显影液温度的相互关系的图表。
具体实施方式
以下，对本发明的优选实施方式进行说明。图1是表示本实施方式的作为衬底处理系统的涂敷显影处理系统1的结构概要的平面图，图2是涂敷显影处理系统1的主视图，图3是涂敷显影处理系统1的后视图。
如图1所示，涂敷显影处理系统1具有整体地连接有如下部分的结构：盒装载台2，以盒为单位从外部对涂敷显影处理系统1送入送出例如25枚晶片W，或者对盒C送入送出晶片W；检查台3，对晶片W进行预定的检查；处理台4，多级地配置有在光刻工序中以单片式实施预定处理的多个各种处理装置；界面台5，在与邻接于该处理台4设置的曝光装置A之间进行晶片W的交接。
在盒装载台2上设置有盒载置台6，该盒载置台6在X方向(图1中的上下方向)将多个盒C呈一列地自由载置。在盒装载台2上，设置有能够沿X方向在输送路径7上移动的晶片输送体8。晶片输送体8在收存在盒C中的晶片W的晶片排列方向(Z方向，垂直方向)上自由移动，能够选择性地访问在盒C内配置在上下方向的晶片W。晶片输送体8能够围绕垂直方向的轴(θ方向)旋转。
在与盒装载台2相邻的检查台3上设置有对晶片上W上的抗蚀剂图形的抗蚀剂部和/或空间部的尺寸(以下称作“抗蚀剂图形尺寸”)进行测定的图形尺寸测定装置20。图形尺寸测定装置20例如配置在检查台3的X方向负方向(图1的下方向)侧。例如，在检查台3的盒装载台2侧，配置有用于在与盒装载台2之间交接晶片W的交接部10。在该交接部10上例如设置有对晶片W进行载置的载置部10a。在图形尺寸测定装置20的X方向正方向(图1的上方向)，例如设置有能够沿着X方向在输送路径11上移动的晶片输送装置12。晶片输送装置12例如在能够在上下方向移动、并且在θ方向自由旋转，能够对图形尺寸测定装置20、交接部10以及处理台4侧的后述的第三处理装置组G3的各处理装置进行访问。
与检查台3相邻的处理台4具备呈多级配置的多个处理装置、例如五个处理装置组G1～G5。在处理台4的X方向负方向(图1中的下方向)侧，从检查台3侧依次配置有第一处理装置组G1、第二处理装置组G2。在处理台4的X方向正方向(图1中的上方向)侧，从检查台3侧依次配置有第三处理装置组G3、第四处理装置组G4以及第五处理装置组G5。在第三处理装置组G3和第四处理装置组G4之间，设置有第一输送装置30。第一输送装置30能够选择性地访问第一处理装置组G1、第三处理装置组G3以及第四处理装置组G4内的各装置，并对晶片W进行输送。在第四处理装置组G4和第五处理装置组G5之间，设置有第二输送装置31。第二输送装置31能够选择性地访问第二处理装置组G2、第四处理装置组G4以及第五处理装置组G5内的各装置，并对晶片W进行输送。
如图2所示，在第一处理装置组G1中，从下方依次呈五级地重叠有对晶片W供给预定的液体进行处理的液处理装置、例如对晶片W涂敷抗蚀剂液从而形成抗蚀剂膜的抗蚀剂涂敷装置40、41、42、形成防止曝光处理时的光反射的防反射膜的底部镀膜装置43、44。在第二处理装置组G2中，从下方呈五级地依次设置有液处理装置、例如对晶片W供给显影液从而进行作为第二处理的显影处理的作为第二处理装置的显影处理装置50～54。此外，在第一处理装置组G1以及第二处理装置组G2的最下级，分别设置有用于对各处理装置组G1、G2内的所述液处理装置供给各种处理液的化学室60、61。
如图3所示，在第三处理装置组G3中，从下方依次呈九级地重叠有温度调节装置70、用于进行晶片W的交接的过渡装置71、在精度较高的温度管理下调节晶片温度的高精度温度调节装置72～74以及在高温下对晶片W进行加热处理的高温度热处理装置75～78。
在第四处理装置组G4中，从下方依次呈10级地重叠有例如高精度温度调节装置80、对抗蚀剂涂敷处理后的晶片W进行加热处理的预烘干装置(以下称为“PAB装置”)81～84以及对显影处理后的晶片W进行加热处理的后烘干装置(以下称为“POST装置”)85～89。
在第五处理装置组G5中，从下方依次呈10级地重叠有对晶片W进行热处理的多个热处理装置例如高精度温度调节装置90～93、对晶片W进行作为第一处理的加热处理的作为多个第一处理装置的曝光后烘烤装置(以下称为“PEB装置”)94～99。
如图1所示，在第一输送装置30的X方向正方向侧，配置有多个处理装置，例如，如图3所示，从下方依次呈四级地重叠有用于对晶片W进行疏水化处理的附着装置100、101、对晶片W进行加热处理的加热处理装置102、103。如图1所示，在第二输送装置31的X方向正方向侧，例如，配置有选择性地只对晶片W的边缘部进行曝光的周边曝光装置104。
在界面台105上，例如，如图1所示，设置有在向X方向延伸的输送路径110上移动的晶片输送体111、缓冲盒112。晶片输送体111能够在Z方向移动、并且能够在θ方向旋转，能够对与界面台5相邻的曝光装置A、缓冲盒112以及第五处理装置组G5进行访问，从而对晶片W进行输送。
然后，对如上所述的图形尺寸测定装置20的结构进行说明。图形尺寸测定装置20，例如，如图4所示，具有在侧面形成有晶片W的送入送出口(未图示)的外壳20a。在外壳20a内设置有水平地载置晶片W的载置台120和光学式表面形状测定计121。载置台120例如能够在水平方向的二维方向上移动。光学式表面形状测定计121具备：例如从斜方向对晶片W照射光的光照射部122；对从光照射部122照射并由晶片W反射的光进行检测的光检测部123；基于该光检测部123的受光信息，算出晶片W上的图形尺寸的测定部124。图形尺寸测定装置20例如使用散射测量(Scatterometry)法，对抗蚀剂图形尺寸进行测定，在测定部124中，对照由光检测部123检测到的晶片面内的光强度分布和预先存储的假想的光强度分布，求出与该对照后的假想的光强度分布对应的抗蚀剂图形尺寸，由此，能够测定抗蚀剂图形尺寸。并且，作为抗蚀剂图形尺寸，例如，测定抗蚀剂部的线宽度(空间部的宽度)、抗蚀剂部的侧壁角度、或者接触孔的直径。
图形尺寸测定装置20使晶片W相对于光照射部122以及光检测部123相对地水平移动，由此，能够对晶片面内的多个区域例如图5所示的各晶片区域W1～W5的抗蚀剂图形尺寸进行测定。再有，该晶片区域W1～W5与后述的PEB装置94～99的热板区域R1～R5对应。
然后，对如上所述的显影处理装置50～54的结构进行说明。显影处理装置50，例如，如图6所示，具有在侧面形成有晶片W的送入送出口(未图示)的外壳50a。在外壳50a内，在中央部设置有保持晶片W并使其旋转的旋转卡盘(spin chuck)130。旋转卡盘130具有水平的上表面，在该上表面上，例如设置有吸引晶片W的吸引口(未图示)。利用来自该吸引口的吸引力，能够将晶片W吸附在旋转卡盘130上。
在旋转卡盘130上，例如设置有用于使旋转卡盘130旋转以及升降的卡盘驱动机构131。卡盘驱动机构131具备例如以预定速度使旋转卡盘130围绕垂直方向的轴旋转的电机等旋转驱动部(未图示)、和使旋转卡盘130升降的电机或者气缸等的升降驱动部(未图示)。利用该卡盘驱动机构131，能够使旋转卡盘130上的晶片W在预定的定时升降或者以预定的速度旋转。
在旋转卡盘130的周围，设置有挡住并回收从晶片W上飞散或者落下的液体的杯132。在杯132的下表面，连接有将回收的液体排出的排出管133、对杯132内的气氛进行排气的排气管134。
如图7所示，在杯132的X方向负方向(图7的下方向)侧，形成有沿Y方向(图7的左右方向)延伸的导轨140。导轨140例如从杯132的Y方向负方向(图7的左方向)侧的外侧形成到Y方向正方向(图7的右方向)侧的外侧。在导轨140上安装有臂141。
在臂141上支撑有喷出显影液的显影液供给喷嘴142。显影液供给喷嘴142例如具有与晶片W的直径尺寸相同或者比其长的沿X方向的细长形状。在显影液供给喷嘴142的下部形成有沿纵向形成为一列的多个喷出口(未图示)，能够从各喷出口同样地喷出显影液。再有，例如，如图6所示，利用后述的控制部200对从显影液供给喷嘴142喷出的显影液的喷出时间进行控制。
臂141利用图7所示的喷嘴驱动部143能够在导轨141上自由移动。由此，显影液供给喷嘴142能够从设置在杯132的Y方向正方向侧的外侧的待机部144移动到杯132的Y方向负方向侧。此外，臂141利用喷嘴驱动部143自由升降，能够调整显影液供给喷嘴142的高度。如图6所示，显影液供给喷嘴142通过供给管145与显影液供给源146连接。在供给管145上设置有对从显影液供给源146供给的显影液的温度进行调节的温度调节装置147。再有，在温度调节装置147进行调节的显影液的温度例如由后述的控制部200控制。
再有，显影处理装置51～54的结构与如上所述的显影处理装置50相同，所以省略说明。
然后，对如上所述的PEB装置94～99的结构进行说明。PEB装置94，例如如图8所示那样，具有在侧面形成有晶片W的送入送出口(未图示)的外壳94a。在外壳94a内，设置有位于上侧且上下移动自由的盖体150、位于下侧且与盖体150成为整体从而形成处理室K的热板收存部151。
盖体150具有下表面进行了开口的大致圆筒形状。在盖体150的上表面中央部设置有排气部150a。从排气部150a均匀地对处理室K的气氛进行排气。
如图9所示，热板160被划分成例如五个热板区域R1、R2、R3、R4、R5。热板160被划分为例如从平面观察位于中心部的圆形的热板区域R1、和将其圆周呈圆弧状地分为四等份的热板区域R2～R5。
在热板160的各热板区域R1～R5中分别内置有利用供电来发热的加热器161，能够对各热板区域R1～R5的每一个进行加热。各热板区域R1～R5的加热器161的发热量由温度控制装置162调整。温度控制装置162调整加热器161的发热量，从而能够将各热板区域R1～R5的温度控制为预定的加热温度。例如，利用后述的控制部200进行温度控制装置162中的加热温度的设定。
如图8所示，在热板160的下方，设置有用于从下方对晶片W进行支撑并使其升降的升降针170。升降针170利用升降驱动机构171能够上下移动。在热板160的中央部附近，形成有在厚度方向贯通热板160的贯通孔172，升降针170从热板160的下方上升，通过贯通孔172能够突出到热板160的上方。
热板收存部151具备例如收存热板160并且保持热板160的外周部的环状的保持构件180、包围该保持构件180的外周的大致筒状的支承环181。
PEB装置95～99的结构与如上所述的PEB装置94相同，所以省略说明。
然后，说明对如上所述的显影处理装置50～54中的温度调节装置147的显影液的温度、来自显影液供给喷嘴142的显影液的喷出时间、PEB装置94～99中的温度控制装置162的加热温度等的处理条件进行控制的控制装置200。控制部200例如由具备CPU和存储器等的通用的计算机构成。
如图10所示，例如，控制部200具备：输入部201，输入来自图形尺寸测定装置20的尺寸测定结果；数据存储部202，存储为了根据尺寸测定结果算出显影处理装置50～54和PEB装置94～99的处理条件所需的各种信息；程序存储部203，存储算出各处理条件的程序P；运算部204，执行程序P，从而算出各处理条件；输出部205，将算出的处理条件输出到显影处理装置50～54和PEB装置94～99。
例如，如图11所示，数据存储部202中存储有表示显影处理装置50～54中的温度调节装置147的显影液的温度和抗蚀剂图形尺寸的相互关系M1的数据(图11(a))、表示来自显影液供给喷嘴142的显影液的喷出时间和抗蚀剂图形尺寸的相互关系M2的数据(图11(b))、表示PEB装置94～99中的温度控制装置162的加热温度和抗蚀剂图形尺寸的相互关系M3的数据(图11(c))等。
在本实施方式中，在晶片W上的抗蚀剂图形中，如图12所示，混合形成作为第一抗蚀剂图形的密的抗蚀剂图形P1和作为第二抗蚀剂图形的疏的抗蚀剂图形P2。即，作为抗蚀剂部的线部211的宽度L相对于空间部210的宽度S的L/S比率较大的第一L/S比率的抗蚀剂图形P1、和比第一L/S比率小的第二L/S比率的抗蚀剂图形P2混合存在。抗蚀剂图形P1的第一L/S比率例如是1/1，抗蚀剂图形P2的第二L/S比率例如是1/5。
这样，伴随着形成疏密的抗蚀剂图形P1、P2，对这些抗蚀剂图形P1、P2的每一个生成图11(a)～图11(c)所示的相互关系M1～M3。抗蚀剂图形P2与抗蚀剂图形P1相比，反应性较高，所以，例如，相对于PEB温度的变化，抗蚀剂图形P2尺寸的变化量比抗蚀剂图形P1尺寸的变化量大(图11(c))。此外，例如，相对于显影液温度的变化或显影液喷出时间的变化，抗蚀剂图形P2尺寸变化，但是，抗蚀剂图形P1尺寸几乎不变化(图11(a)、(b))。
并且，在控制部200中，当从图形尺寸测定装置20向输入部201输入抗蚀剂图形P1、P2的尺寸测定结果时，首先，根据存储在程序存储部203中的程序P，基于抗蚀剂图形P1的尺寸测定结果，使用相互关系M3算出PEB装置94～99中的加热温度的修正值。算出结果从输出部205输出到PEB装置94～99。因此，利用该算出的加热条件对晶片W进行加热，由此，将抗蚀剂图形P1尺寸调整为预定的目标尺寸。
然后，基于来自图形尺寸测定装置20的抗蚀剂图形P2的尺寸测定结果、和PEB装置94～99中的加热温度的修正值引起的抗蚀剂图形P2尺寸的变化量，使用相互关系M1或者M2，算出显影处理装置50～54中的显影液的温度或者显影液的喷出时间的修正值。算出结果从输出部205输出到显影处理装置50～54中。因此，利用该算出的显影液的条件向晶片W喷出显影液，由此，将抗蚀剂图形P2尺寸调整为预定的目标尺寸。再有，在该情况下，如上所述，抗蚀剂图形P1尺寸几乎不变化。
再有，用于实现控制部200的功能的程序P例如被记录在计算机可读取的硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等能够被计算机读取的存储介质中，也可以从该存储介质安装到控制部200中。
然后，对如以上那样构成的涂敷显影处理系统1中的晶片W的处理程序和检查用晶片W’的检查处理一起进行说明。图13表示表示基于检查用晶片W’的测定结果对PEB装置94～99的加热温度和显影处理装置50～54的显影液温度或者显影液喷出时间进行修正的工序的流程图。再有，在本实施方式中，如上述的图12所示，在形成于晶片W上的抗蚀剂图形中，混合形成有密的抗蚀剂图形P1和疏的抗蚀剂图形P2。
首先，利用涂敷显影处理装置1，对检查用晶片W’进行一系列的光刻处理，在检查用晶片W’上形成抗蚀剂图形P1、P2。该光刻处理的详细情况在后述的晶片W的处理中进行说明。形成有抗蚀剂图形P1、P2的检查用晶片W’被输送到检查台3的图形尺寸测定装置20中。
在图形尺寸测定装置20中，如图4所示，将检查用晶片W’载置在载置台120上。然后，从光照射部122向检查用晶片W’的预定部分照射光，其反射光由光检测部123检测，在测定部124中，测定检查用晶片W’上的抗蚀剂图形P1、P2尺寸、例如抗蚀剂部的线宽度(空间部的宽度)、抗蚀剂部的侧壁角度、或者接触孔的直径等(图13的步骤S1)。将这些检查用晶片W’的抗蚀剂图形P1、P2尺寸的测定结果输出到控制部200中。
在控制部200中，利用程序P，首先，基于来自图形尺寸测定装置20的抗蚀剂图形P1的尺寸测定结果，使用图11(c)所示的相互关系M3，算出PEB装置94～99中的加热温度的修正值(图13的步骤S2)。然后，基于来自图形尺寸测定装置20的抗蚀剂图形P2的尺寸测定结果、和PEB装置94～99中的加热温度的修正值引起的抗蚀剂图形P2尺寸的变化量，使用相互关系M1或M2，算出显影处理装置50～54中的显影液的温度或者显影液的喷出时间的修正值(图13的步骤S3)。将这些算出结果输出到PEB装置94～99以及显影处理装置50～54中，改变各个处理装置中的处理条件(图13的步骤S4)。
然后，例如对产品用的晶片W进行一系列的处理。首先，由晶片输送体8从盒载置台6上的盒C内一枚一枚地取出在晶片W上形成有图12所示的被处理膜F的晶片W，并依次输送到检查台3的交接部10。被输送到交接部10的晶片W由晶片输送装置12输送到处理台4，进行抗蚀剂图形的形成处理。例如，晶片W首先被输送到属于处理台4的第三处理装置组G3的温度调节装置70，在温度调节为预定温度之后，由第一输送装置30输送到底部镀膜装置43，如图12所示，形成防反射膜B。然后，晶片W由第一输送装置30依次输送到加热处理装置102、高温度热处理装置75、高精度温度调节装置80，在各处理装置中，实施预定的处理。然后，晶片W由第一输送装置30输送到抗蚀剂涂敷装置40。
在抗蚀剂涂敷处理装置40中，例如，对旋转后的晶片W的表面供给预定量的抗蚀剂液，该抗蚀剂液扩散到晶片W表面的整个面，由此，在晶片W上形成图12所示的抗蚀剂膜R。
形成有抗蚀剂膜的晶片W由第一输送装置30输送到例如PAB装置81，实施加热处理之后，由第二输送装置31依次输送到周边曝光装置104、高精度温度调节装置93，在各装置中，实施预定的处理。之后，由界面台5的晶片输送体111输送到曝光装置A，在晶片W上的抗蚀剂膜上进行预定图形的曝光。曝光处理结束后的晶片W由晶片输送体111输送到处理台4的PEB装置94。
被输送到PEB装置94的晶片W被交接到预先上升并且待机的升降针170，在盖体150关闭后，升降针170下降，如图8所示，晶片W被载置在热板160上。此时，热板160被加热到由控制部200修正后的预定温度。然后，晶片W由该被加热后的热板160加热到预定的温度。再有，热板160的热板区域R1～R5可以被加热到不同的温度，此时，对应的晶片区域W1～W5在不同的温度下被加热。
PEB装置中的加热处理结束后的晶片W由第二输送装置31输送到高精度温度调节装置91，并对其进行温度调节，然后，被输送到显影处理装置50。
被输送到显影处理装置50的晶片W被交接到预先上升并且待机的旋转卡盘130，旋转卡盘130下降，如图6所示，晶片W被吸附、保持在旋转卡盘130上。接着，如图7所示，在待机部144中待机的显影液供给喷嘴142向Y方向负方向侧移动，一直移动到晶片W的Y方向正方向侧的端部跟前的位置T1(图7中的虚线部分)。然后，从显影液供给喷嘴142喷出显影液，显影液供给喷嘴142一边喷出显影液一边移动到晶片W的Y方向负方向侧的端部的外侧的位置T2(图7中的虚线部分)。由此，晶片W上的抗蚀剂膜R被显影，形成图12所示的抗蚀剂图形P1、P2。此时，显影液的温度被加热到由控制部200修正后的预定的温度。此外，由控制部200对来自涂敷液供给喷嘴142的显影液的喷出时间进行修正的情况下，涂敷液供给喷嘴142以与该被修正后的喷出时间相对应的速度移动。
在显影处理装置50中，形成有抗蚀剂图形P1、P2的晶片W由第二输送装置31输送到POST装置85，在实施后烘干之后，由第一输送装置30输送到高精度温度调节装置72，并进行温度调节。
然后，晶片W由第一输送装置30输送到过渡装置71，由晶片输送装置12交接到检查台3的交接部10，利用晶片输送体8从交接部10返回到盒C。这样，涂敷显影处理系统1中的一系列的晶片处理结束，在晶片W上形成了预定的目标尺寸的抗蚀剂图形P1、P2.
根据以上的实施方式，首先，测定检查用晶片W’的抗蚀剂图形P1、P2尺寸，然后，在控制部200中，基于检查用晶片W’的抗蚀剂图形P1的尺寸测定结果，算出PEB装置94～99中的加热温度的修正值，因此，能够以预定的目标尺寸形成后面进行处理的晶片W的抗蚀剂图形P1。此外，基于检查用晶片W’的抗蚀剂图形P2的尺寸测定结果、和PEB装置94～99中的加热温度的修正值引起的抗蚀剂图形P2尺寸的变化量，算出显影处理装置50～54中的显影液的温度或者显影液的喷出时间的修正值，所以，能够以预定的目标尺寸形成晶片W的抗蚀剂图形P2。因此，在一系列的光刻处理中，即使在晶片W上形成L/S比率不同的抗蚀剂图形P1、P2的情况下，也能够分别以预定的目标尺寸形成这些抗蚀剂图形P1、P2。
在以上的实施方式中，在控制部200中，对显影处理装置50～54中的显影液的温度或者显影液的喷出时间进行修正，但是，在希望对抗蚀剂图形P1、P2尺寸中的特别是侧壁角度进行修正的情况下，也可以对PAB装置81～84的加热温度、加热时间或者处理气氛温度进行修正。即，在以晶片W的抗蚀剂图形P1、P2成为预定的目标尺寸的方式进行修正的情况下，PEB装置94～99中的加热温度、PAB装置81～84的加热温度、加热时间或者处理气氛温度被修正。再有，PAB装置81～84的结构与如上所述的PEB装置的结构相同，省略其说明。
并且，在控制部200的数据存储部202中，如图14所示，存储有表示PAB装置81～84的加热温度(加热时间、处理气氛温度)和抗蚀剂图形尺寸的相互关系M4的数据。该数据是根据抗蚀剂图形P1、P2的疏密而生成的，例如，相对于PAB装置81～84的加热温度(加热时间、处理气氛温度)的变化，抗蚀剂图形P2的尺寸发生变化，但是，抗蚀剂图形P1尺寸几乎不变。
在该情况下，基于检查用晶片W’的抗蚀剂图形P1的尺寸测定结果，算出PEB装置94～99中的加热温度的修正值，能够以预定的目标尺寸形成晶片W的抗蚀剂图形P1。此外，基于检查用W’的抗蚀剂图形P2的尺寸测定结果、和PEB装置94～99中的加热温度的修正值引起的抗蚀剂图形P2尺寸的变化量，算出PAB装置81～84的加热温度、加热时间或者气氛温度的修正值，能够以预定的目标尺寸形成晶片W的抗蚀剂图形P2。
如上述的实施方式那样，在希望对抗蚀剂图形P1、P2的尺寸中的特别是侧壁角度进行修正的情况下，也可以对PAB装置81～84的加热温度、加热时间或者处理气氛温度、显影处理装置50～54中的显影液的温度或者显影液的喷出时间进行修正。
在该情况下，基于检查用品片W’的抗蚀剂图形P1、P2的尺寸测定结果，使用图14所示的相互关系M4和图11(a)、(b)所示的相互关系M1或M2，对PAB装置81～84的加热温度、加热时间或者处理气氛温度、显影处理装置50～54的显影液的温度或者显影液的喷出时间进行修正。因此，能够以预定的目标尺寸形成晶片W的抗蚀剂图形P1、P2。
但是，在晶片W的抗蚀剂图形P1、P2上形成有接触孔的情况下，为了使接触孔的直径细微，有时进行所谓的收缩处理。接触孔的直径是图12所示的空间部210的宽度S。在该收缩处理中，首先，在显影处理装置50中进行显影后的晶片W上，涂敷图形缩小剂。此时，图形缩小剂也被填充在抗蚀剂图形P1、P2上的接触孔内。然后，对图形缩小剂进行加热，使图形缩小剂缩小，并且，也使接触孔缩小。然后，除去图形缩小剂，能够使接触孔的直径变小。再有，在图形缩小剂的涂敷中，例如，使用与抗蚀剂涂敷装置40～42相同结构的装置，在图形缩小剂的加热中，例如使用POST装置85～89，在图形缩小剂的除去中，例如使用与显影处理装置50～54相同结构的装置。关于POST装置85～89的结构与如上所述的PEB装置的结构相同，省略其说明。
因此，在以上的实施方式中，在控制部200中，对显影处理装置50～54中的显影液的温度或者显影液的喷出时间进行修正，但是，也可以对如上所述的POST装置85～89的收缩处理的加热温度、加热时间或者处理气氛温度进行修正。即，在以晶片W的抗蚀剂图形P1、P2成为预定的目标尺寸的方式进行修正的情况下，对PEB装置94～99中的加热温度、POST装置85～89中的收缩处理的加热温度、加热时间或者处理气氛温度进行修正。
在控制部200的数据存储部202中，如图15所示，存储有表示收缩处理时的加热温度(加热时间、处理气氛温度)和抗蚀剂图形尺寸的相互关系M5的数据。该数据是根据抗蚀剂图形P1、P2的疏密而生成的，例如，相对于POST装置85～89的加热温度(加热时间、处理气氛温度)的变化，抗蚀剂图形P2尺寸发生变化，但是，抗蚀剂图形P1尺寸几乎不变。
在此情况下，基于检查用晶片W’的抗蚀剂图形P1的尺寸测定结果，算出PEB装置94～99中的加热温度的修正值，能够以预定的目标尺寸形成晶片W的抗蚀剂图形P1。此外，基于检查用晶片W’的抗蚀剂图形P2的尺寸测定结果、和PEB装置94～99中的加热温度的修正值引起的抗蚀剂图形P2的变化量，算出POST装置85～89的加热温度、加热时间或者处理气氛温度的修正值，能够以预定的目标尺寸形成晶片W的抗蚀剂图形P2。因此，能够将接触孔形成为预定的直径。
如以上所述的实施方式，在希望对抗蚀剂图形P1、P2尺寸中的特别是接触孔的直径进行修正的情况下，对POST装置85～89的加热温度、加热时间或者处理气氛温度、显影处理装置50～54中的显影液的温度或者显影液的喷出时间进行修正也可以。
在该情况下，基于检查用晶片W’的抗蚀剂图形P1、P2的尺寸测定结果，使用图15所示的相互关系M5和图11(a)、(b)所示的相互关系M1或M2，对POST装置85～89的加热温度、加热时间或者处理气氛温度、显影处理装置50～54中的显影液的温度或者显影液的喷出时间进行修正。因此，能够将接触孔形成为预定的直径。
在如上所述的实施方式中，以L/S比率为1/1形成抗蚀剂图形P1，但是，例如，以L/S比率为1/3形成也可以。在此情况下，图11(a)所示的抗蚀剂图形P1、P2尺寸和显影液温度的相互关系M1，例如，如图16所示，成为相互关系M6。在相互关系M6中，例如，对应于显影液温度的变化，抗蚀剂图形P2尺寸发生变化，并且，抗蚀剂图形P1尺寸也发生变化。
在此情况下，使用图16所示的相互关系M6和图11(c)所示的相互关系M3，能够对PEB装置94～99的加热温度和显影处理装置50～54中的显影液温度进行修正。因此，对两个不同处理的处理条件进行修正，由此，在抗蚀剂图形P1、P2分别发生变化的情况下，也能够分别以预定的目标尺寸形成抗蚀剂图形P1、P2。再有，在本实施方式中，对PEB处理和显影处理的处理条件进行修正，但不限于此，也可以对光刻处理中的其他两个不同处理的处理条件进行修正。例如，也可以对曝光装置A中的曝光量(曝光光源的光的剂量)、曝光时的聚焦等的处理条件进行修正。
在如上所述的实施方式中，相对于显影液温度的变化，疏的抗蚀剂图形P2尺寸发生变化，但是密的抗蚀剂图形P1尺寸几乎不变，但是，相反地，进行密的抗蚀剂图形P1尺寸发生变化，但是疏的抗蚀剂图形P2尺寸几乎不变的处理也可。在该情况下，分别对该处理和例如PEB处理的处理条件进行修正，由此，能够将抗蚀剂图形P1、P2分别形成为预定的目标尺寸。
如上所述，参照附图对本发明的优选实施方式进行了说明，但是，本发明不限于该例。很明显本领域技术人员在技术方案记载的思想范畴内，能够想到各种变更例或者修改例，对于这些，当然也属于本发明的技术范围。本发明不限于该例，能够采取各种方式。
例如，在如上所述的实施方式中，在图形尺寸测定装置20中，测定晶片W的五个区域的尺寸，但是，能够任意选择这些区域的数目或者形状。此外，在上述实施方式中，图形尺寸测定装置20设置在检查台3上，但是，也可以设置在处理台4上。进而，图形尺寸测定装置20例如对晶片W照射电子束，取得晶片W表面的图像，由此，也可以测定晶片面内的抗蚀剂图形尺寸。
本发明在衬底是晶片以外的FPD(平板显示器)、光掩模用的掩模光罩(photo reticle)等其他衬底的情况下，也能够应用。
在衬底上混合形成有疏密的抗蚀剂图形的情况下，在衬底上形成预定的目标尺寸的抗蚀剂图形时，本发明是有用的。

Claims (14)

1.一种衬底的处理方法，对衬底至少进行第一处理和第二处理，在衬底上形成抗蚀剂图形中的抗蚀剂部和/或空间部的尺寸不同的第一抗蚀剂图形和第二抗蚀剂图形，其中，
具有如下工序：至少进行第一处理和第二处理，在衬底上形成第一抗蚀剂图形和第二抗蚀剂图形；然后，分别测定第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸；然后，基于上述测定的尺寸，对上述第一处理中的处理条件进行修正，并且，对上述第二处理中的处理条件进行修正，
以后，以上述修正后的处理条件分别进行上述第一处理和上述第二处理，分别以预定的目标尺寸形成上述第一抗蚀剂图形和上述第二抗蚀剂图形。
2.如权利要求1所述的衬底的处理方法，其中，
上述第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸分别是抗蚀剂部的宽度以及空间部的宽度，
上述第一抗蚀剂图形中的抗蚀剂部的宽度相对于空间部的宽度的比率比上述第二抗蚀剂图形中的抗蚀剂部的宽度相对于空间部的宽度的比率大，
上述第二处理是上述第一抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度不变、仅上述第二抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度变化的处理，
基于上述第一抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度的测定结果修正上述第一处理的处理条件，
基于上述第二抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度的测定结果、和上述第一处理的处理条件的修正引起的上述第二抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度的变化量，修正上述第二处理的处理条件。
3.如权利要求1所述的衬底的处理方法，其中，
上述第一处理是在曝光处理后且显影处理前进行的加热处理，
上述第二处理是显影处理。
4.如权利要求1所述的衬底的处理方法，其中，
上述第一处理是在曝光处理后且显影处理前进行的加热处理，
上述第二处理是在抗蚀剂涂敷处理后且曝光处理前进行的加热处理。
5.如权利要求1所述的衬底的处理方法，其中，
上述第一处理是在曝光处理后且显影处理前进行的加热处理，
上述第二处理是显影处理后的加热处理。
6.如权利要求1所述的衬底的处理方法，其中，
上述第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸是各个抗蚀剂部的侧壁角度，
上述第一处理是在抗蚀剂涂敷处理后且曝光处理前进行的加热处理，
上述第二处理是显影处理。
7.如权利要求1所述的衬底的处理方法，其中，
上述第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸是各个接触孔的直径，
上述第一处理是显影处理后的加热处理，
上述第二处理是显影处理。
8.一种衬底处理系统，对衬底至少进行第一处理和第二处理，在衬底上形成抗蚀剂图形中的抗蚀剂部和/或空间部的尺寸不同的第一抗蚀剂图形和第二抗蚀剂图形，该衬底处理系统具有：
进行第一处理的第一处理装置；
进行第二处理的第二处理装置；
图形尺寸测定装置，对衬底上的第一抗蚀剂图形的尺寸和第二抗蚀剂图形的尺寸进行测定；以及
控制部，以如下方式进行控制：至少在上述第一处理装置和上述第二处理装置中进行第一处理和第二处理，在衬底上形成第一抗蚀剂图形和第二抗蚀剂图形，之后，分别测定第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸，之后，基于上述测定的尺寸，修正上述第一处理中的处理条件，并且，修正上述第二处理中的处理条件，以后，上述第一处理装置和上述第二处理装置以上述修正后的处理条件分别进行上述第一处理和上述第二处理，分别以预定的目标尺寸形成上述第一抗蚀剂图形和上述第二抗蚀剂图形。
9.如权利要求8所述的衬底处理系统，其中，
上述第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸分别是抗蚀剂部的宽度以及空间部的宽度，
上述第一抗蚀剂图形中的抗蚀剂部的宽度相对于空间部的宽度的比率比上述第二抗蚀剂图形中的抗蚀剂部的宽度相对于空间部的宽度的比率大，
上述第二处理装置进行上述第一抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度不变、仅上述第二抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度变化的处理，
上述控制部基于上述第一抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度的测定结果，修正上述第一处理的处理条件，基于上述第二抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度的测定结果、和上述第一处理的处理条件的修正引起的上述第二抗蚀剂图形的抗蚀剂部的宽度以及空间部的宽度的变化量，修正上述第二处理的处理条件。
10.如权利要求8所述的衬底处理系统，其中，
上述第一处理装置进行在曝光处理后且显影处理前进行的加热处理，上述第二处理装置进行显影处理。
11.如权利要求8所述的衬底处理系统，其中，
上述第一处理装置进行在曝光处理后且显影处理前进行的加热处理，上述第二处理装置进行在抗蚀剂涂敷处理后且曝光处理前进行的加热处理。
12.如权利要求8所述的衬底处理系统，其中，
上述第一处理装置进行在曝光处理后且显影处理前进行的加热处理，上述第二处理装置进行显影处理后的加热处理。
13.如权利要求8所述的衬底处理系统，其中，
上述第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸是各个抗蚀剂部的侧壁角度，上述第一处理装置进行在抗蚀剂涂敷处理后且曝光处理前进行的加热处理，上述第二处理装置进行显影处理。
14.如权利要求8所述的衬底处理系统，其中，
上述第一抗蚀剂图形和第二抗蚀剂图形的抗蚀剂部和/或空间部的尺寸是各个接触孔的直径，
上述第一处理装置进行显影处理后的加热处理，上述第二处理装置进行显影处理。
CN2009100045995A 2008-03-06 2009-03-06 衬底的处理方法、计算机存储介质以及衬底处理系统 Active CN101527259B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008055743A JP5017147B2 (ja) 2008-03-06 2008-03-06 基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム
JP2008-055743 2008-03-06
JP2008055743 2008-03-06

Publications (2)

Publication Number Publication Date
CN101527259A CN101527259A (zh) 2009-09-09
CN101527259B true CN101527259B (zh) 2011-11-16

Family

ID=41053250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100045995A Active CN101527259B (zh) 2008-03-06 2009-03-06 衬底的处理方法、计算机存储介质以及衬底处理系统

Country Status (5)

Country Link
US (1) US7938587B2 (zh)
JP (1) JP5017147B2 (zh)
KR (1) KR101207046B1 (zh)
CN (1) CN101527259B (zh)
TW (1) TWI377601B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5391055B2 (ja) 2009-12-25 2014-01-15 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造システム
JP5107372B2 (ja) * 2010-02-04 2012-12-26 東京エレクトロン株式会社 熱処理装置、塗布現像処理システム、熱処理方法、塗布現像処理方法及びその熱処理方法又は塗布現像処理方法を実行させるためのプログラムを記録した記録媒体
JP4917652B2 (ja) * 2010-02-12 2012-04-18 東京エレクトロン株式会社 基板処理方法
FI20106357A0 (fi) * 2010-12-21 2010-12-21 Valtion Teknillinen Menetelmä ja laitteisto elektronisen rakenteen osaan kohdistettavan toimenpiteen tekemiseksi
JP5918637B2 (ja) * 2012-06-20 2016-05-18 ラピスセミコンダクタ株式会社 熱板温度補正方法、熱板駆動装置、及び基板加熱装置
WO2015080081A1 (ja) * 2013-11-29 2015-06-04 リソテックジャパン株式会社 薬液供給機構及び小型製造装置
CN105116695B (zh) * 2015-10-15 2019-09-17 京东方科技集团股份有限公司 显影装置及光刻设备
WO2020102085A1 (en) 2018-11-14 2020-05-22 Lam Research Corporation Methods for making hard masks useful in next-generation lithography
KR102431292B1 (ko) 2020-01-15 2022-08-09 램 리써치 코포레이션 포토레지스트 부착 및 선량 감소를 위한 하부층
WO2022010809A1 (en) 2020-07-07 2022-01-13 Lam Research Corporation Integrated dry processes for patterning radiation photoresist patterning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352112A (ja) * 2005-06-17 2006-12-28 Asml Netherlands Bv リソグラフィ装置及び装置製造方法
WO2007058188A1 (ja) * 2005-11-15 2007-05-24 Nikon Corporation 露光装置及び露光方法、並びにデバイス製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163356A (ja) * 1992-11-17 1994-06-10 Oki Electric Ind Co Ltd 縮小投影露光装置及びその方法
JPH09260270A (ja) * 1996-03-21 1997-10-03 Japan Energy Corp 半導体素子の製造方法
JP3364385B2 (ja) * 1996-08-22 2003-01-08 株式会社東芝 形状シミュレーション方法
JPH10333341A (ja) * 1997-06-02 1998-12-18 Fujitsu Ltd レジストパターン形成方法及び半導体装置の製造方法
WO1999030356A1 (fr) * 1997-12-05 1999-06-17 Nikon Corporation Procede d'exposition et dispositif d'exposition
JP3764278B2 (ja) * 1998-07-13 2006-04-05 株式会社東芝 基板加熱装置、基板加熱方法及び基板処理方法
JP2002134395A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法および半導体装置の製造システム
JP2002231601A (ja) * 2001-01-30 2002-08-16 Sony Corp レジストパターンの形成方法および半導体装置の製造方法
JP3838208B2 (ja) 2002-08-12 2006-10-25 ソニー株式会社 半導体ウェハの熱処理装置および方法
US7094994B2 (en) * 2003-03-11 2006-08-22 Sony Corporation Heat treatment apparatus and method of semiconductor wafer
JP4065817B2 (ja) * 2003-08-12 2008-03-26 株式会社日立ハイテクノロジーズ 露光プロセスモニタ方法
JP4509820B2 (ja) * 2005-02-15 2010-07-21 東京エレクトロン株式会社 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2007227593A (ja) * 2006-02-23 2007-09-06 Nikon Corp レジスト形状の形成方法
JP4319201B2 (ja) 2006-05-17 2009-08-26 東京エレクトロン株式会社 基板の処理方法、プログラム及び基板処理システム
US7916284B2 (en) * 2006-07-18 2011-03-29 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352112A (ja) * 2005-06-17 2006-12-28 Asml Netherlands Bv リソグラフィ装置及び装置製造方法
WO2007058188A1 (ja) * 2005-11-15 2007-05-24 Nikon Corporation 露光装置及び露光方法、並びにデバイス製造方法

Also Published As

Publication number Publication date
US7938587B2 (en) 2011-05-10
KR101207046B1 (ko) 2012-11-30
JP2009212404A (ja) 2009-09-17
US20090225285A1 (en) 2009-09-10
TW201005795A (en) 2010-02-01
JP5017147B2 (ja) 2012-09-05
KR20090096332A (ko) 2009-09-10
TWI377601B (en) 2012-11-21
CN101527259A (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
CN101527259B (zh) 衬底的处理方法、计算机存储介质以及衬底处理系统
CN100550300C (zh) 热处理板的温度设定方法、装置
CN100565789C (zh) 加热处理装置和方法
JP2011165693A (ja) 熱処理装置、塗布現像処理システム、熱処理方法、塗布現像処理方法及びその熱処理方法又は塗布現像処理方法を実行させるためのプログラムを記録した記録媒体
KR20090091667A (ko) 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템
JP2006228820A (ja) 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
CN108028177A (zh) 基板处理装置、基板处理方法以及存储介质
KR101072330B1 (ko) 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
TWI471906B (zh) 基板處理方法
KR20180056401A (ko) 노광 장치, 노광 방법 및 기억 매체
US10459339B2 (en) Resist pattern forming method, coating and developing apparatus and storage medium
JP4319201B2 (ja) 基板の処理方法、プログラム及び基板処理システム
JP4920317B2 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム
KR101387862B1 (ko) 기판의 처리 방법, 프로그램, 컴퓨터 기억매체 및 기판 처리 시스템
JP6610285B2 (ja) 基板処理装置及び基板処理システム並びに基板処理方法
JP2010212414A (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP4531659B2 (ja) 塗布膜の平坦化方法及び平坦化装置
US20230067973A1 (en) Apparatus for treating substrate and method for treating a substrate
JP7442601B2 (ja) 照射モジュール及びこれを含む基板処理装置
TWI814668B (zh) 用於處理基板之設備及用於處理基板之方法
US20230185206A1 (en) Apparatus for treating substrate and method for treating a substrate
WO2011099221A1 (ja) 基板処理方法
US8420303B2 (en) Substrate processing method, computer-readable storage medium and substrate processing system
JP2020136397A (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant