KR100720500B1 - 반사방지막을 제거한 미세 금속 배선 형성 방법 - Google Patents

반사방지막을 제거한 미세 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100720500B1
KR100720500B1 KR1020050134847A KR20050134847A KR100720500B1 KR 100720500 B1 KR100720500 B1 KR 100720500B1 KR 1020050134847 A KR1020050134847 A KR 1020050134847A KR 20050134847 A KR20050134847 A KR 20050134847A KR 100720500 B1 KR100720500 B1 KR 100720500B1
Authority
KR
South Korea
Prior art keywords
duv
metal wiring
arc
titin
film
Prior art date
Application number
KR1020050134847A
Other languages
English (en)
Inventor
김상원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134847A priority Critical patent/KR100720500B1/ko
Application granted granted Critical
Publication of KR100720500B1 publication Critical patent/KR100720500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 형성 공정 중 DUV PR 패턴 형성과정에서 기판 막의 난반사 방지를 위해 무기 ARC 증착 또는 유기 ARC 코팅 과정을 제거하기 위해, Inline 노광 및 현상 장비 내에서 고온 열처리 및 저감도 저해상도 PR을 사용하여 패턴을 형성함으로써, 유기 ARC와 무기 ARC 막을 사용하지 않고 난반사에 의한 스탠딩웨이브 효과(standing wave effect)와 푸팅(footing) 현상을 억제하는 것을 특징으로 한다. 본 발명에 따르면 기존의 금속 배선 형성 공정에서 난반사 방지막 형성 과정을 제거함으로써 공정 단순화를 실현할 수 있고, 이로 인해 원가 절감 및 유기 단위 공정 생산량(throughput) 향상에 따른 생산성 효과를 크게 할 수 있다.
반사방지막, DUV PR,

Description

반사방지막을 제거한 미세 금속 배선 형성 방법{Method for Forming Fine Metallization Layer without Anti-Reflective Coating}
도 1a 및 도 1b는 종래의 반사 방지막을 이용한 금속 배선 형성 공정을 순차적으로 나타낸 설명도.
도 2는 본 발명에 따른 금속 배선 형성 공정을 순차적으로 나타낸 설명도.
도 3은 TiTiN/AL/TiTiN과 같이 적층된 기판에서 아민 확산에 의한 PR 푸팅 현상 및 스탠딩웨이브 현상을 나타낸 도.
도 4는 TiTiN/AL/TiTiN과 같이 적층된 기판에서 DUV PR을 코팅하기 전, 고온 열처리를 한 후의 상태를 나타낸 도.
도 5는 본 발명에 따른 금속 배선 형성 방법에 의해, TiTiN/AL/TiTiN과 같이 적층된 기판에서 DUV PR을 코팅하기 전, 고온 열처리와 저해상도의 DUV PR을 사용하여 처리한 PR 프로파일의 상태를 나타낸 도이다.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 좀 더 구체적으로는 PR 패턴 형성 과정에서 기판 막의 난반사 방지를 위해 무기 ARC 증착 또는 유기 ARC 코팅하는 과정을 제거한 미세 금속 배선 형성 방법에 관한 것이다.
근래 컴퓨터와 같은 정보 매체의 급속한 발전에 따라 반도체 소자 제조 기술도 비약적으로 발전하고 있다. 반도체 소자는 집적도, 미세화, 동작속도 등을 향상시키는 방향으로 기술이 발전하고 있다. 이에 따라 집적도 향상을 위한 포토리소그라피 공정과 같은 미세 가공 기술에 대한 요구 특성 또한 엄격해지고 있다.
패턴 사이즈의 미세화에 따라 포토리소그라피의 광원으로 UV(ultraviolet) 영역뿐만 아니라, 현재는 DUV(deep ultraviolet) 영역의 레이저들을 주로 사용한다. 일반적으로 DUV용 포토레지스트의 높은 반사도, 정재파(standing wave) 현상의 마진 부족 등으로 인해 반사 방지막(ARC: Anti-Reflective Coating)을 형성하여 노광시 광의 반사를 최소화하고 있다.
도 1은 종래의 반사 방지막을 이용한 금속 배선 형성 공정을 순차적으로 나타낸 것이다.
도 1a에서 나타낸 종래 리소프라피 공정은 TiTiN/AL/TiTiN과 같이 적층구조로 금속 증착한 후(S1), 난반사 방지막으로 유기 ARC를 코팅하고(S2), 살짝 구운 다음(S3) 냉각한다(S4). 그런 다음 DUV PR을 코팅하여(S5) 구운 다음 냉각한다(S6, S7). 그런 다음 스텝퍼를 이용하여 노광하고(S8), PEB(Post Exposure Bake) 과정을 거친 후(S9) 현상한다(S10).
도 1b에서 나타낸 종래 리소프라피 공정은 TiTiN/AL/TiTiN과 같이 적층구조로 금속 증착한 후(S11), 난반사 방지막으로 무기 ARC를 형성한다(S12). 그런 다음 아민 확산 방지를 위해 산화막을 형성한 후(S13) DUV PR을 코팅하고(S14), 살짝 구 운 다음 냉각한다(S15, S16). 그런 다음 스텝퍼를 이용하여 노광하고(S17), PEB(Post Exposure Bake) 과정을 거친 후(S18) 현상한다(S19).
이러한 일반적인 금속배선 형성을 위한 리소그라피 공정에서는 TiTiN/AL/TiTiN과 같은 기판위에 acid amplified 레지스트와 같은 DUV PR을 사용하여 패턴을 형성한다. 0.25UM 이하의 미세 패턴을 형성하기 위해 DUV PR 아래 반사방지막을 형성한 후, 패턴닝을 하는 것이 일반적이다.
반사 방지막으로는 유기 ARC(Anti-Reflective Coating)과 SiON 계열의 무기 ARC가 존재한다. 무기 ARC 사용의 경우, Ti/TiN/AL/Ti/TiN으로 적층구조로 금속들을 증착한 후, 반사 방지막으로 SiON을 도포한다. 그런 다음, SiON 막질에 내포된 아민(Amine)의 확산을 막기 위해 산화막을 증착한 후, DUV PR을 코팅한다. SiON 막질에 아민(Amine) 계열의 가스가 내포되어 존재하는데, 이 아민 계열의 가스, 예를 들어, NH3는 DUV PR의 Acid(H+)와 반응하여 PR 프로파일에 푸팅(footing) 현상이 생기게 한다. 따라서, 이를 억제하기 위하여 무기 ARC 막질 위에 산화막(SiO2)을 형성하여 기판의 아민 어택(Amine Attack)을 방지한다.
유기 ARC 사용의 경우, Ti/TiN/AL/Ti/TiN으로 적층구조로 금속들을 증착한 후, 반사방지막(BARC) PR을 코팅하여 구운 뒤 냉각한다. 그런 다음 DUV PR을 코팅한다. 보편적으로 무기 ARC PR 자체가 기판의 난반사 방지막 역할뿐만 아니라, 기판 막질로부터 방출되는 아민류의 어택을 보호해주는 역할도 한다. 따라서 무기 ARC 사용의 경우와 같이 산화막을 증착할 필요가 없다.
이와 같이 미세 패턴을 형성하기 위해서는 기판 금속의 난반사를 방지하기 위해 무기 ARC나 유기 ARC를 기판 위에 도포하여 반사 방지막을 형성하는 것이 일반적이다. 즉, SIONx을 증착거나 반사방지막(BARC)용 PR을 코팅해야 하는 불필요한 공정과 이에 따른 고비용의 문제점이 있다.
본 발명의 목적은 금속 배선 형성 공정 중 DUV PR 패턴 형성과정에서 기판 막의 난반사 방지를 위해 무기 ARC 증착 또는 유기 ARC 코팅 과정을 제거하는 것이다.
본 발명에 따른 미세 금속 배선 공정 중 PR 패널 형성 방법은 난반사에 의한 스탠딩웨이브 현상(standing wave effect)과 푸팅(footing) 현상을 억제하기 위해, 반사 방지막으로 유기 ARC와 무기 ARC 막을 사용하지 않고, Inline 노광 및 현상 장비 내에서 고온 열처리 및 저감도 저해상도 PR을 사용하여 패턴을 형성할 수 있도록, 소정의 하부 구조를 구비한 반도체 기판상에 금속을 증착하는 단계, 상기 증착된 금속층에 존재하는 아민을 미리 확산시키기 위해 고온 열처리하는 단계 및 패턴 형성을 위해 저해상도 저감도의 DUV PR을 코팅하는 단계로 이루어지는 것을 특징으로 한다.
구현예
이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.
도 2는 본 발명에 따른 금속 배선 형성 공정을 순차적으로 나타낸 것이다.
TiTiN/AL/TiTiN과 같이 적층구조로 금속 증착한 후(S21), 고온 열처리를 실시하여 기판 표면의 아민을 미리 확산시켜 푸팅을 제거한다. 그 이후의 공정은 기존의 배성 형성 공정과 동일하게 DUV PR을 도포하고(S22) 소프트 베이크 한 후(S23), 냉각하고(S24), 노광을 거쳐(S25) PEB(Post Exposure Bake)한 후(S26), 현상한다(S27).
이와 같이 본 발명은 기존의 금속 배선 형성 공정에서 난반사 방지막 형성 과정을 제거함으로써 공정단순화할 수 있다.
도 3은 TiTiN/AL/TiTiN과 같이 적층된 기판에서 아민 확산에 의한 PR 푸팅 현상 및 스탠딩웨이브 현상을 나타낸 것이다.
도 3에서 나타낸 바와 같이, TiN 위에 베어(Bare) 코팅이나 산화막을 형성하지 않으면, TiN 위에 존재하고 있는 아민(Amine) 계열이 DUV PR로 확산 되어 PR 프로파일 상에 푸팅이 발생하는 현상이 생긴다. 또한 PR 프로파일 상에 물결 모양과 같은 주름이 생기는 스탠딩웨이브 현상이 생긴다.
도 4는 TiTiN/AL/TiTiN과 같이 적층된 기판에서 DUV PR을 코팅하기 전, 고온 열처리를 한 후의 상태를 나타낸 것이다.
도 4에서 나타낸 바와 같이, 도 1의 푸팅 현상이 억제된 것을 알 수 있다.
TiTiN/AL/TiTiN과 같이 적층된 기판을 트랙 인라인(track inline)상에서 DUV PR 도포 전, 고온 열처리를 실시하여 기판 표면의 아민을 미리 확산시키고, TiON 산화막을 형성하여 확산을 억제하여 푸팅을 제거한 것이다. 그러나 기판의 난반사에 의한 스탠딩웨이브 현상은 그대로 존재한다.
도 5는 본 발명에 따른 금속 배선 형성 방법에 의해, TiTiN/AL/TiTiN과 같이 적층된 기판에서 DUV PR을 코팅하기 전, 고온 열처리와 저해상도의 DUV PR을 사용하여 처리한 PR 프로파일의 상태를 나타낸 것이다.
우선 기존의 난반사 방지막 제거를 위해 PR의 종류를 고감도 고해상력을 갖는 기존 DUV PR을 상대적으로 가격이 낮은 저해상도 저감도 DUV PR로 전환하여 사용한다. 그리고 해당 제품이 요구하는 CD(최소치수; Critical Dimension) 및 프로파일을 만족하는지 확인한다.
도 5를 참조하면, TiTiN/AL/TiTiN과 같이 적층된 기판을 트랙 인라인(track inline)상에서 DUV PR 도포 전, 고온 열처리를 실시하여 기판 표면의 아민을 미리 확산시켜 푸팅을 제거한 후, 기존 DUV PR보다 해상력이 상대적으로 낮은 저해상도 저감도 PR을 사용하여 스탠딩 웨이브 현상을 억제한다. 즉, 난반사 방지막을 사용한 기존의 PR 프로파일과 동일한 모양의 PR 프로파일을 얻을 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따르면 기존의 금속 배선 형성 공정에서 난반사 방지막 형성 과정 을 제거함으로써 공정 단순화를 실현할 수 있고, 이로 인해 원가 절감 및 유기 단위 공정 생산량(throughput) 향상에 따른 생산성 효과를 크게 할 수 있다.

Claims (3)

  1. 미세 금속 배선 형성 방법에 있어서, PR 패널 형성은,
    소정의 하부 구조를 구비한 반도체 기판상에 금속을 증착하는 단계
    상기 증착된 금속층에 존재하는 아민을 미리 확산시키기 위해 고온 열처리하는 단계
    패턴 형성을 위해 저해상도 저감도의 DUV PR을 코팅하는 단계
    를 포함하되, 상기 저감도 저해상도의 DUV PR은 난반사에 의한 스탠딩웨이브 현상(standing wave effect)을 억제하는 것을 특징으로 하는 DUV PR을 이용한 미세 금속 배선 형성 방법.
  2. 제1항에 있어서,
    상기 고온 열처리는 푸팅(footing) 현상을 억제하는 것을 특징으로 하는 DUV PR을 이용한 미세 금속 배선 형성 방법.
  3. 삭제
KR1020050134847A 2005-12-30 2005-12-30 반사방지막을 제거한 미세 금속 배선 형성 방법 KR100720500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134847A KR100720500B1 (ko) 2005-12-30 2005-12-30 반사방지막을 제거한 미세 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134847A KR100720500B1 (ko) 2005-12-30 2005-12-30 반사방지막을 제거한 미세 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100720500B1 true KR100720500B1 (ko) 2007-05-22

Family

ID=38277833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134847A KR100720500B1 (ko) 2005-12-30 2005-12-30 반사방지막을 제거한 미세 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100720500B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818421B1 (ko) 2006-12-27 2008-04-01 동부일렉트로닉스 주식회사 반도체 소자의 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083370A (ko) * 1998-04-22 1999-11-25 무네유키 가코우 포지티브형감광성수지조성물
KR20040037030A (ko) * 2001-06-06 2004-05-04 이케이씨 테크놀로지, 인코포레이티드 기판 전처리 방법 및 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083370A (ko) * 1998-04-22 1999-11-25 무네유키 가코우 포지티브형감광성수지조성물
KR20040037030A (ko) * 2001-06-06 2004-05-04 이케이씨 테크놀로지, 인코포레이티드 기판 전처리 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818421B1 (ko) 2006-12-27 2008-04-01 동부일렉트로닉스 주식회사 반도체 소자의 형성 방법

Similar Documents

Publication Publication Date Title
TWI387998B (zh) 微影方法
US5593725A (en) Anti-reflective layer and method for manufacturing semiconductor device using the same
TWI567492B (zh) 光阻與半導體裝置的製作方法
US6040118A (en) Critical dimension equalization across the field by second blanket exposure at low dose over bleachable resist
KR100720500B1 (ko) 반사방지막을 제거한 미세 금속 배선 형성 방법
US8153351B2 (en) Methods for performing photolithography using BARCs having graded optical properties
JP2674589B2 (ja) レジストパターンの形成方法
JPH0945614A (ja) パターン形成方法
JPH05234965A (ja) コンタクトホールの形成方法
US20050255411A1 (en) Multiple exposure and shrink to achieve reduced dimensions
KR100532737B1 (ko) 반도체 제조 공정에서의 반사방지막 형성 방법
KR100551075B1 (ko) 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법
US6815367B2 (en) Elimination of resist footing on tera hardmask
KR100683399B1 (ko) 반도체 소자의 금속 라인 형성 방법
US20230152705A1 (en) UV Treatment of EUV Resists
JP2009109768A (ja) レジストパターン形成方法
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
KR100609043B1 (ko) 반도체 소자 제조방법
JPH06267842A (ja) 微細パターン形成方法
US7022622B2 (en) Method and structure to improve properties of tunable antireflective coatings
JP2004200659A (ja) 微細パターン形成方法
KR100418121B1 (ko) 반도체소자의 제조방법
JP2004134728A (ja) 半導体素子のパターン形成方法
KR0144420B1 (ko) 리소그라피 공정방법
KR100195230B1 (ko) 반도체 소자의 사진 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100422

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee