JP3319157B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3319157B2 JP3319157B2 JP15011594A JP15011594A JP3319157B2 JP 3319157 B2 JP3319157 B2 JP 3319157B2 JP 15011594 A JP15011594 A JP 15011594A JP 15011594 A JP15011594 A JP 15011594A JP 3319157 B2 JP3319157 B2 JP 3319157B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- wiring
- insulating film
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、高度に微細集積化され
たメモリ素子等の半導体装置の製造方法に関し、特に自
己整合的に配線接続用の接続孔を形成する方法に関す
る。
たメモリ素子等の半導体装置の製造方法に関し、特に自
己整合的に配線接続用の接続孔を形成する方法に関す
る。
【０００２】
【従来の技術】半導体装置の高集積化を達成するために
は、加工寸法の微細化に加えて、自己整合的に配線接続
用の接続孔を形成する方法が不可欠となっている。この
自己整合による接続孔形成の例として、ＩＥＤＭ’９２
（ｐ８３７−ｐ８４０）に記載されるような、最小線幅
で加工されたＡｌ配線間に接続孔を形成する場合につい
て、図面を参照しながら説明する。
は、加工寸法の微細化に加えて、自己整合的に配線接続
用の接続孔を形成する方法が不可欠となっている。この
自己整合による接続孔形成の例として、ＩＥＤＭ’９２
（ｐ８３７−ｐ８４０）に記載されるような、最小線幅
で加工されたＡｌ配線間に接続孔を形成する場合につい
て、図面を参照しながら説明する。
【０００３】まず、図１０に示すように、下層配線２１
上に、ＳｉＯ2 よりなる第１の層間絶縁膜２２、Ａｌよ
りなる配線膜２３、及びＡｌ2Ｏ3よりなる絶縁膜２４を
この順に積層した後、配線パターンを形成するためにフ
ォトレジストパターン２５を形成する。そして、配線膜
２３及び絶縁膜２４に対して反応性イオンエッチングを
施して、図１１に示すように、上面を絶縁膜２４ａで被
覆された配線パターン２３ａを形成する。
上に、ＳｉＯ2 よりなる第１の層間絶縁膜２２、Ａｌよ
りなる配線膜２３、及びＡｌ2Ｏ3よりなる絶縁膜２４を
この順に積層した後、配線パターンを形成するためにフ
ォトレジストパターン２５を形成する。そして、配線膜
２３及び絶縁膜２４に対して反応性イオンエッチングを
施して、図１１に示すように、上面を絶縁膜２４ａで被
覆された配線パターン２３ａを形成する。
【０００４】次に、図１２に示すように、全面にＡｌ2
Ｏ3よりなる絶縁膜２６を形成した後、第１の層間絶縁
膜２２が露出するまで絶縁膜２６をエッチバックするこ
とにより、図１３に示すように、配線パターン２３ａの
側壁面を被覆する絶縁膜２６ａを形成する。
Ｏ3よりなる絶縁膜２６を形成した後、第１の層間絶縁
膜２２が露出するまで絶縁膜２６をエッチバックするこ
とにより、図１３に示すように、配線パターン２３ａの
側壁面を被覆する絶縁膜２６ａを形成する。
【０００５】以上の工程により、図１３に示すように、
配線パターン２３ａの上面を被覆する絶縁膜２４ａと、
配線パターン２３ａの側壁面を被覆する絶縁膜２６ａが
形成され、後工程で配線パターン２３ａの配線間スペー
スに形成される配線と配線パターン２３ａとの絶縁が成
される。
配線パターン２３ａの上面を被覆する絶縁膜２４ａと、
配線パターン２３ａの側壁面を被覆する絶縁膜２６ａが
形成され、後工程で配線パターン２３ａの配線間スペー
スに形成される配線と配線パターン２３ａとの絶縁が成
される。
【０００６】次に、図１４に示すように、絶縁膜２３
ａ，２６ａで被覆された配線パターン２３ａを覆うよう
に、全面にＳｉＯ2 よりなる第２の層間絶縁膜２７を形
成した後、接続孔を形成するために、第２の層間絶縁膜
２７上にフォトレジストパターン２８を形成する。そし
て、図１５に示すように、下層配線２１が露出するま
で、第２の層間絶縁膜２７及び第１の層間絶縁膜２２に
対して、ＳｉＯ2 よりなる層間絶縁膜２２，２７とＡｌ
2Ｏ3よりなる絶縁膜２３ａ，２６ａとの間の選択比が確
保できる条件にて、反応性イオンエッチングを施す。こ
れにより、絶縁膜２３ａ，２６ａで被覆された配線パタ
ーン２３ａ間に下層配線２１への接続孔２９が形成され
る。
ａ，２６ａで被覆された配線パターン２３ａを覆うよう
に、全面にＳｉＯ2 よりなる第２の層間絶縁膜２７を形
成した後、接続孔を形成するために、第２の層間絶縁膜
２７上にフォトレジストパターン２８を形成する。そし
て、図１５に示すように、下層配線２１が露出するま
で、第２の層間絶縁膜２７及び第１の層間絶縁膜２２に
対して、ＳｉＯ2 よりなる層間絶縁膜２２，２７とＡｌ
2Ｏ3よりなる絶縁膜２３ａ，２６ａとの間の選択比が確
保できる条件にて、反応性イオンエッチングを施す。こ
れにより、絶縁膜２３ａ，２６ａで被覆された配線パタ
ーン２３ａ間に下層配線２１への接続孔２９が形成され
る。
【０００７】このように自己整合的に接続孔２９を形成
することにより、反応性イオンエッチングはリソグラフ
ィ解像度の制約を受けないため、接続孔２９の開口幅を
最小線幅以下にすることができ、配線をより微細なもの
とすることができる。
することにより、反応性イオンエッチングはリソグラフ
ィ解像度の制約を受けないため、接続孔２９の開口幅を
最小線幅以下にすることができ、配線をより微細なもの
とすることができる。
【０００８】
【発明が解決しようとする課題】しかし、このように自
己整合的に接続孔を形成する場合、接続孔形成用のフォ
トレジスト膜２８をパターニングする際に、図１４の矢
印Ａで示すように、フォトレジスト膜２８を露光する際
の露光光が配線パターン２３ａから反射してしまい、こ
の反射光の影響により良好なフォトレジスト膜２８のパ
ターニングが行えないという問題があった。
己整合的に接続孔を形成する場合、接続孔形成用のフォ
トレジスト膜２８をパターニングする際に、図１４の矢
印Ａで示すように、フォトレジスト膜２８を露光する際
の露光光が配線パターン２３ａから反射してしまい、こ
の反射光の影響により良好なフォトレジスト膜２８のパ
ターニングが行えないという問題があった。
【０００９】すなわち、配線パターン２３ａからの反射
光によりレジストの一部分に光が集中して、いわゆるハ
レーションによりレジストパターンの寸法にばらつきが
生じてしまったり、あるいは、配線パターン２３ａから
の反射光によりレジスト内で光干渉が生じレジストの高
さ方向に光強度分布が生じるため、いわゆる定在波効果
により露光後に得られるレジストパターンの開口部２８
ａの断面形状が波状に劣化してしまっていた。
光によりレジストの一部分に光が集中して、いわゆるハ
レーションによりレジストパターンの寸法にばらつきが
生じてしまったり、あるいは、配線パターン２３ａから
の反射光によりレジスト内で光干渉が生じレジストの高
さ方向に光強度分布が生じるため、いわゆる定在波効果
により露光後に得られるレジストパターンの開口部２８
ａの断面形状が波状に劣化してしまっていた。
【００１０】したがって、図１５に示すように、接続孔
２９の断面２９ａの形状が不良なものとなってしまい、
配線パターンの高集積化が困難になるとともに、絶縁不
良等の原因となっていた。
２９の断面２９ａの形状が不良なものとなってしまい、
配線パターンの高集積化が困難になるとともに、絶縁不
良等の原因となっていた。
【００１１】そこで本発明は、このような従来の実情に
鑑みて提案されたものであり、光反射率の高い配線パタ
ーンの間に自己整合的に接続孔を形成する際、フォトレ
ジスト膜のパターニングにおける定在波効果を軽減し、
接続孔の形成が良好に行える半導体装置の製造方法を提
供することを目的とする。
鑑みて提案されたものであり、光反射率の高い配線パタ
ーンの間に自己整合的に接続孔を形成する際、フォトレ
ジスト膜のパターニングにおける定在波効果を軽減し、
接続孔の形成が良好に行える半導体装置の製造方法を提
供することを目的とする。
【００１２】
【課題を解決するための手段】上述の目的を達成するた
めに本発明の半導体装置の製造方法は、第１の層間絶縁
膜上に、この第１の層間絶縁膜よりもエッチング速度の
小さい絶縁性反射防止膜で上面及び側壁面が被覆された
複数の配線パターンを形成する工程と、前記第１の層間
絶縁膜とエッチング速度が実質的に等しい第２の層間絶
縁膜で前記配線パターンを被覆する工程と、前記第２の
層間絶縁膜上でフォトレジスト膜をパターニングし、隣
接する前記配線パターンの配線間スペースに臨んで少な
くとも該配線間スペースの幅と同等以上の開口幅を有す
る開口部を形成する工程と、前記開口部を介して前記第
２の層間絶縁膜と前記第１の層間絶縁膜とを一括してエ
ッチングし、前記配線間スペース内に自己整合的に接続
孔を開口する工程と、前記接続孔を形成した後、該接続
孔内に表出した前記絶縁性反射防止膜をプラズマを用い
て酸化する工程とを有するものである。
めに本発明の半導体装置の製造方法は、第１の層間絶縁
膜上に、この第１の層間絶縁膜よりもエッチング速度の
小さい絶縁性反射防止膜で上面及び側壁面が被覆された
複数の配線パターンを形成する工程と、前記第１の層間
絶縁膜とエッチング速度が実質的に等しい第２の層間絶
縁膜で前記配線パターンを被覆する工程と、前記第２の
層間絶縁膜上でフォトレジスト膜をパターニングし、隣
接する前記配線パターンの配線間スペースに臨んで少な
くとも該配線間スペースの幅と同等以上の開口幅を有す
る開口部を形成する工程と、前記開口部を介して前記第
２の層間絶縁膜と前記第１の層間絶縁膜とを一括してエ
ッチングし、前記配線間スペース内に自己整合的に接続
孔を開口する工程と、前記接続孔を形成した後、該接続
孔内に表出した前記絶縁性反射防止膜をプラズマを用い
て酸化する工程とを有するものである。
【００１３】上記半導体装置の製造方法において、前記
絶縁性反射防止膜による前記配線パターンの被覆は、例
えば、該配線パターンを構成する配線膜上に該絶縁性反
射防止膜を積層する工程と、該配線膜と該絶縁性反射防
止膜とを一括パターニングする工程と、形成された配線
パターンを被覆して再び絶縁性反射防止膜を形成する工
程と、この絶縁性反射防止膜を異方的にエッチバックす
る工程とを経て行われる。
絶縁性反射防止膜による前記配線パターンの被覆は、例
えば、該配線パターンを構成する配線膜上に該絶縁性反
射防止膜を積層する工程と、該配線膜と該絶縁性反射防
止膜とを一括パターニングする工程と、形成された配線
パターンを被覆して再び絶縁性反射防止膜を形成する工
程と、この絶縁性反射防止膜を異方的にエッチバックす
る工程とを経て行われる。
【００１４】また、上記半導体装置の製造方法におい
て、絶縁性反射防止膜は、第１の層間絶縁膜及び第２の
層間絶縁膜とエッチング選択比を取り得る必要がある。
したがって、絶縁性反射防止膜には、例えばＳｉＯＮ系
材料膜が用いられ、第１の層間絶縁膜と第２の層間絶縁
膜には、例えばＳｉＯ系材料膜が用いられる。なお、通
常は第１の層間絶縁膜及び第２の層間絶縁膜にはＳｉＯ
2 が用いられるので、絶縁性反射防止膜は、ＳｉＯ2 と
エッチング選択比を取り得るものであればよく、例えば
ＳｉリッチなＳｉＯx でもよいが、ＳｉＯＮ系材料膜が
特に好適である。
て、絶縁性反射防止膜は、第１の層間絶縁膜及び第２の
層間絶縁膜とエッチング選択比を取り得る必要がある。
したがって、絶縁性反射防止膜には、例えばＳｉＯＮ系
材料膜が用いられ、第１の層間絶縁膜と第２の層間絶縁
膜には、例えばＳｉＯ系材料膜が用いられる。なお、通
常は第１の層間絶縁膜及び第２の層間絶縁膜にはＳｉＯ
2 が用いられるので、絶縁性反射防止膜は、ＳｉＯ2 と
エッチング選択比を取り得るものであればよく、例えば
ＳｉリッチなＳｉＯx でもよいが、ＳｉＯＮ系材料膜が
特に好適である。
【００１５】
【００１６】そして、前記絶縁性反射防止膜にＳｉＯＮ
系材料膜を、前記第１の層間絶縁膜と前記第２の層間絶
縁膜にＳｉＯ系材料膜を用いる場合は、前記フォトレジ
スト膜は１５０〜４５０ｎｍの波長域の露光光を用いた
フォトリソグラフィを経てパターニングし、前記ＳｉＯ
Ｎ系材料膜として組成式ＳｉＯxＮyＨz （ただし、ｘは
０．３０〜０．７０、ｙは０．０５〜０．３０、ｚは０
〜０．５０である。）で表される材料膜を用いることが
好ましい。なお、フォトレジスト膜の露光光の波長域
は、ｇ線（波長４３６ｎｍ）、ｉ線（波長３６５ｎ
ｍ）、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、及び
ＡｒＦエキシマレーザ（波長１９３ｎｍ）等の波長を考
慮して、１５０〜４５０ｎｍとした。そして、ｘ，ｙ，
ｚの数値の範囲は、先に本願出願人がシミュレーション
及び実験により見いだしたものである。
系材料膜を、前記第１の層間絶縁膜と前記第２の層間絶
縁膜にＳｉＯ系材料膜を用いる場合は、前記フォトレジ
スト膜は１５０〜４５０ｎｍの波長域の露光光を用いた
フォトリソグラフィを経てパターニングし、前記ＳｉＯ
Ｎ系材料膜として組成式ＳｉＯxＮyＨz （ただし、ｘは
０．３０〜０．７０、ｙは０．０５〜０．３０、ｚは０
〜０．５０である。）で表される材料膜を用いることが
好ましい。なお、フォトレジスト膜の露光光の波長域
は、ｇ線（波長４３６ｎｍ）、ｉ線（波長３６５ｎ
ｍ）、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、及び
ＡｒＦエキシマレーザ（波長１９３ｎｍ）等の波長を考
慮して、１５０〜４５０ｎｍとした。そして、ｘ，ｙ，
ｚの数値の範囲は、先に本願出願人がシミュレーション
及び実験により見いだしたものである。
【００１７】なお、ＳｉＯＮ系材料膜の組成は、例え
ば、成膜ガスの種類及び流量比を任意に設定してプラズ
マＣＶＤ装置で成膜することにより制御できる。例え
ば、ＳｉＨ4 とＮ2 Ｏを成膜ガスとして、これら成膜ガ
スの流量比をかえることにより、成膜されるＳｉＯＮ系
材料膜の組成を制御することができる。そして、このよ
うにＳｉＯＮ系材料膜の組成を制御することにより、Ｓ
ｉＯＮ系材料膜からなる絶縁性反射防止膜の光学定数
（複素振幅屈折率の実数部と虚数部係数）を制御でき、
反射防止効果を最適なものとすることができる。すなわ
ち、反射防止効果が最適となるときの絶縁性反射防止膜
の光学定数の値は、下地材料層の種類等により変化する
ものであるが、このように絶縁性反射防止膜の光学定数
を制御することにより、下地材料層の種類等に応じて最
適な反射防止効果が得られるようにすることができる。
ば、成膜ガスの種類及び流量比を任意に設定してプラズ
マＣＶＤ装置で成膜することにより制御できる。例え
ば、ＳｉＨ4 とＮ2 Ｏを成膜ガスとして、これら成膜ガ
スの流量比をかえることにより、成膜されるＳｉＯＮ系
材料膜の組成を制御することができる。そして、このよ
うにＳｉＯＮ系材料膜の組成を制御することにより、Ｓ
ｉＯＮ系材料膜からなる絶縁性反射防止膜の光学定数
（複素振幅屈折率の実数部と虚数部係数）を制御でき、
反射防止効果を最適なものとすることができる。すなわ
ち、反射防止効果が最適となるときの絶縁性反射防止膜
の光学定数の値は、下地材料層の種類等により変化する
ものであるが、このように絶縁性反射防止膜の光学定数
を制御することにより、下地材料層の種類等に応じて最
適な反射防止効果が得られるようにすることができる。
【００１８】
【作用】配線パターンを絶縁性反射防止膜で被覆した上
で、自己整合的に接続孔を形成することにより、接続孔
形成用のフォトレジスト膜をパターニングする際に露光
光の配線パターンからの反射が防止され、ハレーション
や定在波効果の影響が軽減される。
で、自己整合的に接続孔を形成することにより、接続孔
形成用のフォトレジスト膜をパターニングする際に露光
光の配線パターンからの反射が防止され、ハレーション
や定在波効果の影響が軽減される。
【００１９】また、接続孔を形成した後、該接続孔内に
表出した前記絶縁性反射防止膜をプラズマを用いて酸化
させることにより、絶縁性反射防止膜の絶縁耐圧が向上
する。
表出した前記絶縁性反射防止膜をプラズマを用いて酸化
させることにより、絶縁性反射防止膜の絶縁耐圧が向上
する。
【００２０】また、ＳｉＯＮ系材料膜は、遠紫外線から
近紫外線の波長域（１５０〜４５０ｎｍ程度の波長域）
における反射防止効果に優れているため、本発明に用い
られる絶縁性反射防止膜として好適である。さらに、絶
縁性反射防止膜をＳｉＯＮ系材料膜とし、第１の層間絶
縁膜と第２の層間絶縁膜をＳｉＯ系材料膜とすることに
より、絶縁性反射防止膜の絶縁性及び反射防止効果が優
れたものとなるとともに、第１及び第２の層間絶縁膜と
絶縁性反射防止膜とのエッチングレートの選択比を大き
くすることができるため、自己整合による接続孔の形成
を良好に行うことができる。
近紫外線の波長域（１５０〜４５０ｎｍ程度の波長域）
における反射防止効果に優れているため、本発明に用い
られる絶縁性反射防止膜として好適である。さらに、絶
縁性反射防止膜をＳｉＯＮ系材料膜とし、第１の層間絶
縁膜と第２の層間絶縁膜をＳｉＯ系材料膜とすることに
より、絶縁性反射防止膜の絶縁性及び反射防止効果が優
れたものとなるとともに、第１及び第２の層間絶縁膜と
絶縁性反射防止膜とのエッチングレートの選択比を大き
くすることができるため、自己整合による接続孔の形成
を良好に行うことができる。
【００２１】また、絶縁性反射防止膜にＳｉＯＮ系材料
膜を、前記第１の層間絶縁膜と前記第２の層間絶縁膜に
ＳｉＯ系材料膜を用いる場合に、前記ＳｉＯＮ系材料膜
として組成式ＳｉＯxＮyＨz （ただし、ｘは０．３０〜
０．７０、ｙは０．０５〜０．３０、ｚは０〜０．５０
である。）で表される材料膜を用いることにより、本出
願人による特願平４−３５９７５０号に記載されるよう
に、特に優れた反射防止効果が得られる。
膜を、前記第１の層間絶縁膜と前記第２の層間絶縁膜に
ＳｉＯ系材料膜を用いる場合に、前記ＳｉＯＮ系材料膜
として組成式ＳｉＯxＮyＨz （ただし、ｘは０．３０〜
０．７０、ｙは０．０５〜０．３０、ｚは０〜０．５０
である。）で表される材料膜を用いることにより、本出
願人による特願平４−３５９７５０号に記載されるよう
に、特に優れた反射防止効果が得られる。
【００２２】
【実施例】以下、本発明を適用した具体的な実施例につ
いて説明する。なお、当然のことながら本発明は下記の
実施例により限定を受けるものではない。
いて説明する。なお、当然のことながら本発明は下記の
実施例により限定を受けるものではない。
【００２３】本実施例では、半導体装置の製造における
最小線幅で加工された配線パターン間に自己整合的に接
続孔を形成する工程について説明する。
最小線幅で加工された配線パターン間に自己整合的に接
続孔を形成する工程について説明する。
【００２４】まず、図１に示すように、金属配線材料や
Ｓｉ基板中の不純物拡散領域等よりなる下層配線１上
に、ＳｉＯ2 よりなる第１の層間絶縁膜２、Ａｌよりな
る配線膜３、及びＳｉＯＮよりなる絶縁性反射防止膜４
をこの順に積層する。なお、ＳｉＯＮよりなる絶縁性反
射防止膜４は、例えば、膜厚２３ｎｍ、ｎ＝２．１６、
ｋ＝０．８７５（ｎはｎ＋ｉｋで表される複素振幅屈折
率の実数部であり、ｋはｎ＋ｉｋで表される複素振幅屈
折率の虚数部係数である。）となるように、以下の条件
で成膜する。
Ｓｉ基板中の不純物拡散領域等よりなる下層配線１上
に、ＳｉＯ2 よりなる第１の層間絶縁膜２、Ａｌよりな
る配線膜３、及びＳｉＯＮよりなる絶縁性反射防止膜４
をこの順に積層する。なお、ＳｉＯＮよりなる絶縁性反
射防止膜４は、例えば、膜厚２３ｎｍ、ｎ＝２．１６、
ｋ＝０．８７５（ｎはｎ＋ｉｋで表される複素振幅屈折
率の実数部であり、ｋはｎ＋ｉｋで表される複素振幅屈
折率の虚数部係数である。）となるように、以下の条件
で成膜する。
【００２５】 成膜装置 ：平行平板型枚葉式プラズマＣＶＤ装置 成膜ガス ：ＳｉＨ4＝５０ＳＣＣＭ、Ｎ2Ｏ＝２５ＳＣＣＭ ＲＦバイアスパワー：１９０Ｗ（周波数＝１３．５６ＭＨｚ） 圧力 ：３３３Ｐａ（約２．５Ｔｏｒｒ） 基板温度 ：３６０℃ 電極間距離 ：１ｃｍ 次に、図２に示すように、Ａｌ配線パターンを形成する
ためにフォトレジスト膜５をパターニングする。フォト
レジスト膜５のパターニングは、例えば、レジスト材料
にポジ型化学増幅系レジスト材料（和光純薬株式会社
製、商品名：ＷＫＲ−ＰＴ１）を用いて、ＫｒＦエキシ
マレーザステッパで露光して行う。その後、絶縁性反射
防止膜４及び配線膜３に対して反応性イオンエッチング
を施して、図３に示すように、絶縁性反射防止膜４ａで
上面を被覆された配線パターン３ａを形成する。
ためにフォトレジスト膜５をパターニングする。フォト
レジスト膜５のパターニングは、例えば、レジスト材料
にポジ型化学増幅系レジスト材料（和光純薬株式会社
製、商品名：ＷＫＲ−ＰＴ１）を用いて、ＫｒＦエキシ
マレーザステッパで露光して行う。その後、絶縁性反射
防止膜４及び配線膜３に対して反応性イオンエッチング
を施して、図３に示すように、絶縁性反射防止膜４ａで
上面を被覆された配線パターン３ａを形成する。
【００２６】次に、図４に示すように、ＳｉＯＮよりな
る絶縁性反射防止膜６を全面に上述の条件と同様に成膜
する。そして、図５に示すように、第１の層間絶縁膜２
が配線パターン間に露出するまで、通常のＳｉＯ2 用の
反応性イオンエッチング条件又はポリシリコン用の反応
性イオンエッチング条件にて、絶縁性反射防止膜６をエ
ッチバックすることにより、配線パターン３ａの側壁面
を被覆する絶縁性反射防止膜６ａを形成する。
る絶縁性反射防止膜６を全面に上述の条件と同様に成膜
する。そして、図５に示すように、第１の層間絶縁膜２
が配線パターン間に露出するまで、通常のＳｉＯ2 用の
反応性イオンエッチング条件又はポリシリコン用の反応
性イオンエッチング条件にて、絶縁性反射防止膜６をエ
ッチバックすることにより、配線パターン３ａの側壁面
を被覆する絶縁性反射防止膜６ａを形成する。
【００２７】以上の工程により、図５に示すように、配
線パターン３ａの上面を被覆する絶縁膜４ａと、配線パ
ターン３ａの側壁面を被覆する絶縁膜６ａが形成され、
後工程で配線パターン３ａの配線間スペースに形成され
る配線と配線パターン３ａとの絶縁が成される。
線パターン３ａの上面を被覆する絶縁膜４ａと、配線パ
ターン３ａの側壁面を被覆する絶縁膜６ａが形成され、
後工程で配線パターン３ａの配線間スペースに形成され
る配線と配線パターン３ａとの絶縁が成される。
【００２８】次に、図６に示すように、絶縁性反射防止
膜３ａ，６ａで被覆された配線パターン３ａを覆うよう
に、全面にＳｉＯ2 よりなる第２の層間絶縁膜７を形成
する。そして、接続孔を形成するために、図７に示すよ
うに、配線パターン３ａの配線間スペースに臨んで該配
線間スペースの幅と同等以上の開口幅を有する開口部８
ａが形成されたフォトレジスト膜８を、前記第２の層間
絶縁膜７上にパターニングする。このとき、配線パター
ンはＳｉＯＮよりなる絶縁性反射防止膜４ａ，６ａで覆
われており、フォトレジスト膜８を露光する際の露光光
の配線パターン３ａからの反射は抑制されるため、良好
なフォトレジスト膜８のパターニングが行える。なお、
フォトレジスト膜８の開口部８ａの開口幅を配線間スペ
ースの幅と同等以上としたのは、フォトマスクの合わせ
ずれを考慮して、後工程で形成する接続孔の幅にマージ
ンを持たせて、確実に配線パターン３ａの配線間スペー
スに接続孔が形成されるようにするためである。
膜３ａ，６ａで被覆された配線パターン３ａを覆うよう
に、全面にＳｉＯ2 よりなる第２の層間絶縁膜７を形成
する。そして、接続孔を形成するために、図７に示すよ
うに、配線パターン３ａの配線間スペースに臨んで該配
線間スペースの幅と同等以上の開口幅を有する開口部８
ａが形成されたフォトレジスト膜８を、前記第２の層間
絶縁膜７上にパターニングする。このとき、配線パター
ンはＳｉＯＮよりなる絶縁性反射防止膜４ａ，６ａで覆
われており、フォトレジスト膜８を露光する際の露光光
の配線パターン３ａからの反射は抑制されるため、良好
なフォトレジスト膜８のパターニングが行える。なお、
フォトレジスト膜８の開口部８ａの開口幅を配線間スペ
ースの幅と同等以上としたのは、フォトマスクの合わせ
ずれを考慮して、後工程で形成する接続孔の幅にマージ
ンを持たせて、確実に配線パターン３ａの配線間スペー
スに接続孔が形成されるようにするためである。
【００２９】そして、図８に示すように、配線パターン
３ａの配線間スペースに下層配線１への接続孔９を形成
するために、下層配線１が露出するまで、第２の層間絶
縁膜７及び第１の層間絶縁膜２に対して、エッチングを
施す。このとき、自己整合的に接続孔９を開口するため
に、ＳｉＯＮよりなる絶縁性反射防止膜４ａ，６ａのエ
ッチングが進まず、ＳｉＯ2 よりなる第１の層間絶縁膜
２及び第２の層間絶縁膜７のみを選択的にエッチングす
るように、例えば、以下のような条件でエッチングす
る。なお、エッチング条件は以下の例に限られるもので
はなく、ＳｉＯ2とＳｉＯＮの選択比が得られるもので
あればよく、エッチング装置やエッチングガス等は適宜
選択すればよい。
３ａの配線間スペースに下層配線１への接続孔９を形成
するために、下層配線１が露出するまで、第２の層間絶
縁膜７及び第１の層間絶縁膜２に対して、エッチングを
施す。このとき、自己整合的に接続孔９を開口するため
に、ＳｉＯＮよりなる絶縁性反射防止膜４ａ，６ａのエ
ッチングが進まず、ＳｉＯ2 よりなる第１の層間絶縁膜
２及び第２の層間絶縁膜７のみを選択的にエッチングす
るように、例えば、以下のような条件でエッチングす
る。なお、エッチング条件は以下の例に限られるもので
はなく、ＳｉＯ2とＳｉＯＮの選択比が得られるもので
あればよく、エッチング装置やエッチングガス等は適宜
選択すればよい。
【００３０】 （１）エッチング条件例１ エッチング装置 ：マグネトロン型反応性イオンエッチング装置 エッチングガス ：ＣＨＦ3 ＝３０ＳＣＣＭ、ＣＯ＝１７０ＳＣＣＭ ＲＦパワー ：１４００Ｗ（周波数＝１３．５６ＭＨｚ） 圧力 ：５．３Ｐａ（約４０ｍＴｏｒｒ） 基板温度 ：２０℃ 本条件では、エッチングガスＣＯによるＳｉＯ2 からの
酸素原子引き抜き効果によりＳｉＯ2 のエッチング速度
が上昇する。そして、本条件においては、ＳｉＯ2 ／Ｓ
ｉＯＮのエッチング選択比は約２０：１となる。
酸素原子引き抜き効果によりＳｉＯ2 のエッチング速度
が上昇する。そして、本条件においては、ＳｉＯ2 ／Ｓ
ｉＯＮのエッチング選択比は約２０：１となる。
【００３１】 （２）エッチング条件例２ エッチング装置 ：ＥＣＲプラズマエッチング装置 エッチングガス ：ＣＨＦ3 ＝４５ＳＣＣＭ、ＣＨ2Ｆ2＝５ＳＣＣＭ マイクロ波パワー ：１２００Ｗ（周波数＝２．４５ＧＨｚ） ＲＦバイアスパワー ：２００Ｗ（周波数＝１．８ＭＨｚ） 圧力 ：０．２７Ｐａ（約２ｍＴｏｒｒ） 基板温度 ：２０℃ 本条件では、エッチングガスＣＨ2Ｆ2がカーボン系ポリ
マーを堆積させ得るガスであるためＳｉＯＮのエッチン
グ速度が減少する。そして、本条件においては、ＳｉＯ
2 ／ＳｉＯＮのエッチング選択比は約２０：１となる。
マーを堆積させ得るガスであるためＳｉＯＮのエッチン
グ速度が減少する。そして、本条件においては、ＳｉＯ
2 ／ＳｉＯＮのエッチング選択比は約２０：１となる。
【００３２】（３）エッチング条件例３ エッチング装置 ：誘導結合型プラズマエッチング装置 エッチングガス ：Ｃ2Ｆ6＝５０ＳＣＣＭ ソース放電用ＲＦパワー：１２００Ｗ（周波数＝２ＭＨｚ） 基板ＲＦバイアスパワー：８００Ｗ（周波数＝１．８ＭＨｚ） 圧力 ：０．２７Ｐａ（約２ｍＴｏｒｒ） 基板温度 ：２０℃ 本条件では、エッチングガスに高次フルオロカーボンガ
スを用いるため、及び高密度プラズマよるエッチングの
ため、エッチング種の生成が促進され、エッチングが高
速化する。そして、本条件においては、ＳｉＯ2 ／Ｓｉ
ＯＮのエッチング選択比は３０：１〜５０：１となる。
スを用いるため、及び高密度プラズマよるエッチングの
ため、エッチング種の生成が促進され、エッチングが高
速化する。そして、本条件においては、ＳｉＯ2 ／Ｓｉ
ＯＮのエッチング選択比は３０：１〜５０：１となる。
【００３３】 （４）エッチング条件例４ エッチング装置 ：ＥＣＲプラズマエッチング装置 エッチングガス ：ＣＨＦ3 ＝５０ＳＣＣＭ、Ｓ2Ｆ2＝１０ＳＣＣＭ マイクロ波パワー ：１２００Ｗ（周波数＝２．４５ＧＨｚ） 基板ＲＦバイアスパワー：２００Ｗ 圧力 ：０．２７Ｐａ（約２ｍＴｏｒｒ） 基板温度 ：−５０℃ 本条件では、冷却基板上におけるＳの堆積により選択比
の向上が見込めるため、低バイアス化が可能となりダメ
ージを軽減できる。そして、本条件においては、ＳｉＯ
2 ／ＳｉＯＮのエッチング選択比は５０以上：１とな
る。
の向上が見込めるため、低バイアス化が可能となりダメ
ージを軽減できる。そして、本条件においては、ＳｉＯ
2 ／ＳｉＯＮのエッチング選択比は５０以上：１とな
る。
【００３４】以上のような条件にてエッチングすること
により、配線パターン３ａの配線間スペースに下層配線
１への接続孔９が形成される。そして、図９に示すよう
に、接続孔９の内部に形成される接続用配線部１０ａ
と、前記接続用配線部１０ａに連なり第２の層間絶縁膜
７上に形成される上層配線部１１ｂからなる上層配線１
０を形成する。これにより、配線パターン３ａの配線間
スペースにおいて導通した下層配線１と上層配線１０
と、これらの配線と絶縁された配線パターン３ａが形成
される。
により、配線パターン３ａの配線間スペースに下層配線
１への接続孔９が形成される。そして、図９に示すよう
に、接続孔９の内部に形成される接続用配線部１０ａ
と、前記接続用配線部１０ａに連なり第２の層間絶縁膜
７上に形成される上層配線部１１ｂからなる上層配線１
０を形成する。これにより、配線パターン３ａの配線間
スペースにおいて導通した下層配線１と上層配線１０
と、これらの配線と絶縁された配線パターン３ａが形成
される。
【００３５】図８に示すように、接続孔９を形成した
後、接続孔９内に表出したＳｉＯＮよりなる絶縁性反射
防止膜４ａ，６ａを酸化させる。なお、酸化させる方法
は熱プロセスを避けるために、低温プラズマ酸化によ
り、例えば以下の条件で行う。
後、接続孔９内に表出したＳｉＯＮよりなる絶縁性反射
防止膜４ａ，６ａを酸化させる。なお、酸化させる方法
は熱プロセスを避けるために、低温プラズマ酸化によ
り、例えば以下の条件で行う。
【００３６】 プラズマ装置 ：ＥＣＲプラズマ装置等の高密度プラズマ装置 ガス ：Ｏ２ ＝１００ＳＣＣＭ 圧力 ：０．１３３Ｐａ（約１ｍＴｏｒｒ） 基板温度 ：室温 前記絶縁性反射防止膜であるＳｉＯＮは、ＳｉＯ２の比
べてＳｉリッチな膜であるため、絶縁耐圧が劣ることが
懸念される。これに対して、接続孔形成後に絶縁性反射
防止膜を酸化させることにより、絶縁性反射防止膜の絶
縁耐圧を向上させることができる。
べてＳｉリッチな膜であるため、絶縁耐圧が劣ることが
懸念される。これに対して、接続孔形成後に絶縁性反射
防止膜を酸化させることにより、絶縁性反射防止膜の絶
縁耐圧を向上させることができる。
【００３７】
【発明の効果】以上の説明から明らかなように本発明に
よれば、配線パターン間に自己整合的に接続孔を形成す
る際に、定在波効果の影響が軽減されてレジストパター
ンの寸法が均一なものとなるため、良好な接続孔を形成
できる。
よれば、配線パターン間に自己整合的に接続孔を形成す
る際に、定在波効果の影響が軽減されてレジストパター
ンの寸法が均一なものとなるため、良好な接続孔を形成
できる。
【００３８】また、接続孔を形成した後、該接続孔内に
表出した前記絶縁性反射防止膜をプラズマを用いて酸化
させることにより、絶縁性反射防止膜の絶縁耐圧を向上
させることができる。
表出した前記絶縁性反射防止膜をプラズマを用いて酸化
させることにより、絶縁性反射防止膜の絶縁耐圧を向上
させることができる。
【００３９】したがって、本発明によれば、より微細な
パターンの半導体装置を製造できるため、半導体装置の
高集積化を実現できる。
パターンの半導体装置を製造できるため、半導体装置の
高集積化を実現できる。
【図１】 本発明を適用した半導体装置の製造方法の一
例において、下層配線上に、第１の層間絶縁膜，配線
膜，及び絶縁性反射防止膜を積層する工程を示す要部断
面図である。
例において、下層配線上に、第１の層間絶縁膜，配線
膜，及び絶縁性反射防止膜を積層する工程を示す要部断
面図である。
【図２】 図１に示す工程の次工程として、配線パター
ンを形成するためにフォトレジスト膜をパターニングす
る工程を示す要部断面図である。
ンを形成するためにフォトレジスト膜をパターニングす
る工程を示す要部断面図である。
【図３】 図２に示す工程の次工程として、配線パター
ンを形成する工程を示す要部断面図である。
ンを形成する工程を示す要部断面図である。
【図４】 図３に示す工程の次工程として、絶縁性反射
防止膜を成膜する工程を示す要部断面図である。
防止膜を成膜する工程を示す要部断面図である。
【図５】 図４に示す工程の次工程として、絶縁性反射
防止膜をエッチバックする工程を示す要部断面図であ
る。
防止膜をエッチバックする工程を示す要部断面図であ
る。
【図６】 図５に示す工程の次工程として、第２の層間
絶縁膜を成膜する工程を示す要部断面図である。
絶縁膜を成膜する工程を示す要部断面図である。
【図７】 図６に示す工程の次工程として、接続孔を形
成するためにフォトレジスト膜をパターニングする工程
を示す要部断面図である。
成するためにフォトレジスト膜をパターニングする工程
を示す要部断面図である。
【図８】 図７に示す工程の次工程として、接続孔を形
成する工程を示す要部断面図である。
成する工程を示す要部断面図である。
【図９】 図８に示す工程の次工程として、上層配線を
形成する工程を示す要部断面図である。
形成する工程を示す要部断面図である。
【図１０】 従来の半導体装置の製造方法の一例におい
て、配線パターンを形成するためにフォトレジスト膜を
パターニングする工程を示す要部断面図である。
て、配線パターンを形成するためにフォトレジスト膜を
パターニングする工程を示す要部断面図である。
【図１１】 図１０に示す工程の次工程として、配線パ
ターンを形成する工程を示す要部断面図である。
ターンを形成する工程を示す要部断面図である。
【図１２】 図１１に示す工程の次工程として、絶縁膜
を成膜する工程を示す要部断面図である。
を成膜する工程を示す要部断面図である。
【図１３】 図１２に示す工程の次工程として、絶縁膜
をエッチバックする工程を示す要部断面図である。
をエッチバックする工程を示す要部断面図である。
【図１４】 図１３に示す工程の次工程として、接続孔
を形成するためにフォトレジスト膜をパターニングする
工程を示す要部断面図である。
を形成するためにフォトレジスト膜をパターニングする
工程を示す要部断面図である。
【図１５】 図１４に示す工程の次工程として、接続孔
を形成する工程を示す要部断面図である。
を形成する工程を示す要部断面図である。
１ 下層配線 ２ 第１の層間絶縁膜 ３ 配線膜 ３ａ 配線パターン ４，４ａ 絶縁性反射防止膜 ５ フォトレジスト膜 ６，６ａ 絶縁性反射防止膜 ７ 第２の層間絶縁膜 ８ フォトレジスト膜 ８ａ 開口部 ９ 接続孔 １０ 上層配線 １０ａ 接続用配線部 １０ｂ 上層配線部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−126246（ＪＰ，Ａ) 特開 平１−253256（ＪＰ，Ａ) 特開 平５−3256（ＪＰ，Ａ) 特開 平５−299607（ＪＰ，Ａ) 特開 平７−74170（ＪＰ，Ａ) 特開 平７−122643（ＪＰ，Ａ) 特開 平７−230997（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/768 H01L 21/027 H01L 21/318 H01L 21/3205
Claims (4)
- 【請求項１】 第１の層間絶縁膜上に、この第１の層間
絶縁膜よりもエッチング速度の小さい絶縁性反射防止膜
で上面及び側壁面が被覆された複数の配線パターンを形
成する工程と、 前記第１の層間絶縁膜とエッチング速度が実質的に等し
い第２の層間絶縁膜で前記配線パターンを被覆する工程
と、 前記第２の層間絶縁膜上でフォトレジスト膜をパターニ
ングし、隣接する前記配線パターンの配線間スペースに
臨んで少なくとも該配線間スペースの幅と同等以上の開
口幅を有する開口部を形成する工程と、 前記開口部を介して前記第２の層間絶縁膜と前記第１の
層間絶縁膜とを一括してエッチングし、前記配線間スペ
ース内に自己整合的に接続孔を開口する工程と、前記接続孔を形成した後、該接続孔内に表出した前記絶
縁性反射防止膜をプラズマを用いて酸化する工程と を有
することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記絶縁性反射防止膜による前記配線パ
ターンの被覆は、該配線パターンを構成する配線膜上に
該絶縁性反射防止膜を積層する工程と、該配線膜と該絶
縁性反射防止膜とを一括パターニングする工程と、形成
された配線パターンを被覆して再び絶縁性反射防止膜を
形成する工程と、この絶縁性反射防止膜を異方的にエッ
チバックする工程とを経て行われることを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項３】 前記絶縁性反射防止膜がＳｉＯＮ系材料
膜であり、前記第１の層間絶縁膜と前記第２の層間絶縁
膜がＳｉＯ系材料膜であることを特徴とする請求項１又
は請求項２に記載の半導体装置の製造方法。 - 【請求項４】 前記フォトレジスト膜は１５０〜４５０
ｎｍの波長域の露光光を用いたフォトリソグラフィを経
てパターニングし、前記ＳｉＯＮ系材料膜として組成式
ＳｉＯxＮyＨz （ただし、ｘは０．３０〜０．７０、ｙ
は０．０５〜０．３０、ｚは０〜０．５０である。）で
表される材料膜を用いることを特徴とする請求項１乃至
請求項３のいずれか１項に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15011594A JP3319157B2 (ja) | 1994-06-30 | 1994-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15011594A JP3319157B2 (ja) | 1994-06-30 | 1994-06-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0817922A JPH0817922A (ja) | 1996-01-19 |
| JP3319157B2 true JP3319157B2 (ja) | 2002-08-26 |
Family
ID=15489821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15011594A Expired - Fee Related JP3319157B2 (ja) | 1994-06-30 | 1994-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3319157B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963841A (en) * | 1997-08-01 | 1999-10-05 | Advanced Micro Devices, Inc. | Gate pattern formation using a bottom anti-reflective coating |
-
1994
- 1994-06-30 JP JP15011594A patent/JP3319157B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817922A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710067A (en) | Silicon oxime film | |
| US6884734B2 (en) | Vapor phase etch trim structure with top etch blocking layer | |
| JP3342164B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07183194A (ja) | 多層レジストパターン形成方法 | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| JP3003657B2 (ja) | 半導体装置の製造方法 | |
| KR100414506B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| US6429141B1 (en) | Method of manufacturing a semiconductor device with improved line width accuracy | |
| JP2004031944A (ja) | 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法 | |
| JPH0955351A (ja) | 半導体装置の製造方法 | |
| JP3316407B2 (ja) | 半導体装置の製造方法 | |
| US6787457B2 (en) | Method of etching and anti-reflection film using substituted hydrocarbon with halogen gas | |
| JP3319157B2 (ja) | 半導体装置の製造方法 | |
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| KR100326954B1 (ko) | 반도체기기 제조방법 | |
| US6903007B1 (en) | Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing | |
| JPH07201990A (ja) | パターン形成方法 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| JP3450253B2 (ja) | 半導体装置の製造方法 | |
| JPH10303183A (ja) | パターンの形成方法 | |
| JP3289480B2 (ja) | 半導体装置の製造方法 | |
| KR100465638B1 (ko) | 반도체장치의 식각방법 | |
| KR100205095B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100315029B1 (ko) | 반도체소자의트렌치형성방법 | |
| US7884023B1 (en) | System and method for using siliciding PECVD silicon nitride as a dielectric anti-reflective coating and hard mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |