JP6742165B2 - 窒化珪素膜の処理方法および窒化珪素膜の形成方法 - Google Patents

窒化珪素膜の処理方法および窒化珪素膜の形成方法 Download PDF

Info

Publication number
JP6742165B2
JP6742165B2 JP2016117832A JP2016117832A JP6742165B2 JP 6742165 B2 JP6742165 B2 JP 6742165B2 JP 2016117832 A JP2016117832 A JP 2016117832A JP 2016117832 A JP2016117832 A JP 2016117832A JP 6742165 B2 JP6742165 B2 JP 6742165B2
Authority
JP
Japan
Prior art keywords
silicon nitride
microwave
nitride film
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016117832A
Other languages
English (en)
Other versions
JP2017224669A (ja
Inventor
敏雄 中西
敏雄 中西
大介 片山
大介 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016117832A priority Critical patent/JP6742165B2/ja
Priority to KR1020170068942A priority patent/KR102009923B1/ko
Priority to US15/615,945 priority patent/US10017853B2/en
Priority to CN201710427638.7A priority patent/CN107507774B/zh
Priority to TW106119405A priority patent/TWI735592B/zh
Publication of JP2017224669A publication Critical patent/JP2017224669A/ja
Application granted granted Critical
Publication of JP6742165B2 publication Critical patent/JP6742165B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/475—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Description

本発明は、窒化珪素膜の処理方法および窒化珪素膜の形成方法に関する。
半導体集積回路装置においては、絶縁膜や保護膜等として窒化珪素膜が多用されている。このような窒化珪素膜の製造方法として、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）などのシリコン原料ガスと、窒素ガスやアンモニア等の窒素含有ガスとを使用したプラズマＣＶＤ法が知られている。
ところで、プラズマＣＶＤにより成膜された窒化珪素膜は、膜中に水素が含まれていることが知られており（例えば非特許文献１）、膜中に含まれる水素により、熱により形成されたＳｉＮ膜よりも膜特性が低いものとなる。このため、特許文献１には、マイクロ波励起プラズマを用い、処理温度、処理ガスの組成比、マイクロ波パワー、処理圧力を特定範囲に規定したプラズマＣＶＤにより窒化珪素膜を成膜することにより、膜中の水素量を低減する技術が提案されている。
特開２００９−２４６１２９号公報
富士電機技報 Ｖｏｌ．７８ Ｎｏ．４（２００５） ６４〜６７ページ
近時、ＬＳＩの高集積化、高性能化にともない、プラズマＣＶＤにより窒化珪素膜を成膜する際に、より低温でのプロセスが求められている。しかし、低温で成膜を行うと、成膜条件を調整しただけでは、膜中の水素を十分に低減することができず、所望の特性を満たすことが困難となる。例えば、ハードマスクとして用いられる窒化珪素膜を低温プロセスで成膜することが要求されているが、低温で成膜すると、ハードマスクに求められる、ウエットエッチングやドライエッチングの際の高い耐性（エッチング選択性）を得ることが困難となる。
したがって、本発明は、低温でのＣＶＤにより成膜された窒化珪素膜であっても所望の特性となるように改質することができる窒化珪素膜の処理方法、および窒化珪素膜の形成方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、基板上にマイクロ波プラズマＣＶＤにより成膜された窒化珪素膜の処理方法であって、前記窒化珪素膜に、水素ガス、または水素ガスおよび不活性ガスをマイクロ波により励起することにより生成された、イオンエネルギーが前記窒化珪素膜のＳｉ−Ｎ結合エネルギーより小さいマイクロ波水素プラズマを照射して、前記マイクロ波水素プラズマ中の原子状水素により前記窒化珪素膜の表面部分のＳｉ−Ｈ結合からＳｉ−Ｎ結合を破壊することなく水素をＨ ２ として除去し、該表面部分を水素含有量の少ない状態に改質することを特徴とする窒化珪素膜の処理方法を提供する。
上記第１の観点において、前記マイクロ波水素プラズマを照射する際の処理温度は、２００〜５００℃であることが好ましい。前記マイクロ波水素プラズマを照射する際の処理圧力は、１０〜１００Ｐａであることが好ましい。前記窒化珪素膜の表面部分の改質部分の深さが、１０ｎｍ以上であることが好ましい。
前記マイクロ波水素プラズマの照射は、ＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置により行われることが好ましい。
本発明の第２の観点は、基板上にマイクロ波プラズマＣＶＤにより窒化珪素膜を成膜する第１工程と、成膜された前記窒化珪素膜に上記第１の観点の窒化珪素膜の処理方法に記載された処理を施す第２工程とを有することを特徴とする窒化珪素膜の形成方法を提供する。
上記第２の観点において、前記第１工程と前記第２工程は、同一のマイクロ波プラズマ処理装置内で連続して行われることが好ましい。この場合に、前記マイクロ波プラズマ処理装置は、ＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置を好適に用いることができる。前記第１工程と前記第２工程とを同じ処理温度で行うことが好ましい。
前記第１工程の処理温度は、２００〜５００℃であることが好ましい。また、前記第１工程の処理圧力は、１０〜１００Ｐａであることが好ましい。
本発明によれば、窒化珪素膜にマイクロ波水素プラズマを照射して、マイクロ波プラズマ中の原子状水素により窒化珪素膜の表面部分の水素を除去し、該表面部分を改質するので、所望の特性、例えばウエットエッチングおよびドライエッチングに対する高い選択性を有する窒化珪素膜を得ることができる。
本発明の原理を説明するための図である。 マイクロ波プラズマのイオンエネルギーを誘導結合プラズマ（ＩＣＰ）と比較して示す図である。 窒化珪素の形成方法の一実施形態を示すフローチャートである。 本発明に適用可能なマイクロ波プラズマ処理装置の一例を示す図である。 実験例におけるサンプルＡおよびサンプルＢの深さ方向の各元素の濃度および密度を示す図である。 サンプルＡおよびサンプルＢのウエットエッチング深さとエッチングレートを示す図である。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
＜ＳｉＮ膜の処理方法＞
最初に、窒化珪素膜の処理方法の実施形態について説明する。
プラズマＣＶＤにより窒化珪素膜（以下ＳｉＮ膜と表記する）を成膜する場合、通常、シリコン原料ガスとしてＳｉＨ４ガス等のシラン系ガスが用いられ、原料中に水素が含まれている。また、窒素含有ガスとして、水素を含むＮＨ３ガスが用いられることもある。このため、プラズマＣＶＤにより成膜されたＳｉＮ膜は、膜中に不可避的に水素（Ｈ）が含まれる。
上述したように、近時、ＬＳＩの高集積化、高性能化にともない、ＳｉＮ膜をより低温で成膜することが指向されており、それにともなって膜中の水素含有量がより多くなって、膜特性が低下してしまう。特に、ハードマスクの用途では、ハードマスクに求められる、ウエットエッチングやドライエッチングの際の高い耐性（エッチング選択性）を得ることが困難となる。そして、低温成膜によりＳｉＮ膜中の水素含有量が多くなると、特許文献１のように成膜の際の条件を調整しただけでは、エッチング選択性等の所望の特性を得ることが困難となる。
そこで、本実施形態では、基板の表面にプラズマＣＶＤにより成膜されたＳｉＮ膜に対し、マイクロ波水素プラズマを照射して、プラズマ中の原子状水素（水素ラジカル）によりＳｉＮ膜表面部分の水素（Ｈ）を除去し、改質する。
なお、マイクロ波水素プラズマは、水素ガス（Ｈ２ガス）のみ、またはＨ２ガスを希ガス（例えばＡｒガス）で希釈した混合ガスを、マイクロ波により励起したプラズマである。
次に、その際のメカニズムを図１に示す。図１中、１０１は基板であり、１０２はプラズマＣＶＤにより成膜されたＳｉＮ膜である。ＳｉＮ膜１０２にマイクロ波水素プラズマを照射する場合、マイクロ波プラズマは、電子温度が低いが高電子密度のプラズマであるため、マイクロ波で励起された水素プラズマ中には、多量の原子状水素（水素ラジカル；Ｈ＊）を含み、プラズマのイオンエネルギーを低い状態とすることができ、その値をＳｉ−Ｎ結合よりも低くすることができる。したがって、マイクロ波水素プラズマをＳｉＮ膜に照射することにより、ＳｉＮ膜の表面部分において、Ｓｉ−Ｎ結合を破壊することなく、主にプラズマ中のＨ＊によって、膜中のＳｉ−Ｈ結合からＨをＨ２として除去することができる。これにより、ＳｉＮ膜の表面部分が水素含有量の少ない状態に改質され、密度も高くなる。このようにＳｉＮ膜の表面が改質されることにより、低温成膜で成膜されたＳｉＮ膜であっても、所望の特性（例えばウエットエッチングおよびドライエッチングに対する高い選択性）を有するものとすることができる。
このときの表面改質部分の厚さは、１０ｎｍ以上が好ましい。この範囲で、ウエットエッチングおよびドライエッチングに対する高い選択性を確保することが可能となる。また、特に上限はないが、３０ｎｍ程度までが現実的である。
高密度プラズマとして誘導結合プラズマ（ＩＣＰ）が知られているが、ＩＣＰのイオンエネルギーはＳｉ−Ｎ結合よりも大きく、ＳｉＮ膜のＳｉ−Ｎ結合を破壊することなく膜中のＨを除去することは困難である。
この点について図２に示す。図２は、マイクロ波プラズマとＩＣＰのイオンエネルギーを比較したものである。なお、図２では、横軸は圧力を示し、縦軸はラングミュアープローブにより測定した電子温度から換算したイオンエネルギーを示している。
図２に示すように、ＩＣＰの場合はイオンエネルギーが約６ｅＶであり、Ｓｉ−Ｎ結合の３．５ｅＶよりも高いのに対し、マイクロ波プラズマの場合には、圧力を調整することにより、イオンエネルギーをＳｉ−Ｎ結合の３．５ｅＶよりも小さくできることがわかる。
従来は、水素プラズマは、主に還元処理に用いられていたが、本実施形態のマイクロ波水素プラズマ処理は、還元処理ではなく、プラズマ中のＨ＊を利用して、ＳｉＮ膜中に存在する結合Ｈをスカベンジして改質するものであり、従来にはない新しい発想に基づくものである。
マイクロ波水素プラズマは、基板を収容するチャンバー（処理容器）の上方に、スロットを有する平面アンテナを設け、マイクロ波発生源から導かれたマイクロ波を平面アンテナのスロットおよびチャンバーの天壁を構成する誘電体窓を介してチャンバーに導入し、誘電体窓の直下に表面波プラズマを生成する方式のＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置により生成することが好適である。
ＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置により生成される表面波プラズマにおいては、マイクロ波が表面波として誘電体窓直下にのみ広がり、その領域でプラズマ中の電子が加速されるが、基板を表面波が存在する領域よりも下方に位置することにより、基板位置では電子の加速は行われず低電子温度のプラズマを実現することができる。また、基板を表面波領域の近くに配置することができるので、高プラズマ密度での処理が可能である。
本実施形態において、水素プラズマを生成するために導入するガスは、上述したように、１００％Ｈ２ガスであってもよいが、Ａｒガス等の希ガスを混合してもよく、その場合の希ガスの割合は９０％（ｍｏｌ％）以下であることが好ましい。希ガスとしては、Ａｒの他、Ｋｒ、Ｈｅ、Ｎｅ、Ｘｅを用いることができる。
マイクロ波水素プラズマ処理を行う際の基板の温度は２００〜５００℃が好ましい。また、処理圧力は、１０〜１００Ｐａ（７５〜７５０ｍＴｏｒｒ）であることが好ましい。これは、イオンエネルギーを対象膜の結合エネルギーよりも小さくする観点から処理圧力が低いほうが好ましく、また、ＳｉＮ膜の成膜処理に引き続いて同じ条件でマイクロ波水素プラズマ処理を行うことを考慮した場合に、処理圧力が１００Ｐａ程度になると成膜に適したプラズマを生成することが困難になるためである。さらに、マイクロ波のパワー密度は、０．０１〜０．０４Ｗ／ｃｍ２の範囲が好ましい。さらにまた、処理時間は、パワー密度にもよるが、１５〜３００ｓｅｃ程度が好ましい。
＜ＳｉＮ膜の形成方法＞
次に、ＳｉＮ膜の形成方法の実施形態について説明する。
上記ＳｉＮ膜の処理方法は、プラズマＣＶＤにより成膜した後のＳｉＮ膜をマイクロ波水素プラズマにより処理して膜中の水素を除去するものであるが、マイクロ波プラズマは、低電子温度で高密度のプラズマであり、ラジカル反応により低温でＳｉＮ膜を成膜することができる。
このため、本実施形態では、図３に示すように、マイクロ波プラズマによるプラズマＣＶＤにより基板上にＳｉＮ膜を成膜し（ステップ１）、次いで、このように成膜したＳｉＮ膜に、上述したようにマイクロ波水素プラズマを照射してＳｉＮ膜の表面改質を行い（ステップ２）、所望の特性のＳｉＮ膜を形成する。
ＳｉＮ膜の成膜は、マイクロ波プラズマにより、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）等のシリコン原料ガス、および窒素ガスやアンモニアガス等の窒素含有ガスを励起させ、これらを基板上で反応させることにより行われる。プラズマ生成ガスとして、Ａｒガス等の希ガスを用いてもよい。希ガスとしては、Ａｒの他、Ｋｒ、Ｈｅ、Ｎｅ、Ｘｅを用いることができる。
マイクロ波プラズマは、上述したように、低電子温度で高電子密度のプラズマであるから、ステップ１のＳｉＮ膜の成膜をマイクロ波プラズマによるプラズマＣＶＤで行うことにより、低温で良好な膜質のＳｉＮ膜を成膜することができる。しかし、マイクロ波プラズマによるプラズマＣＶＤによる成膜でも、低温での成膜ではＳｉＮ膜中のＨ含有量が多くなり、エッチング選択性等の特性が低下してしまう。このため、ステップ１のＳｉＮ成膜の後、ステップ２として、上述したマイクロ波水素プラズマの照射による表面改質を行う。
このように、ステップ１のＳｉＮ膜の成膜およびステップ２の表面改質を、いずれもマイクロ波プラズマを用いて行うことにより、これらを同じ装置で連続して行うことができる。特に、これらの工程を上述したＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置で行うことが好ましい。
ステップ１のＳｉＮ膜の成膜の際の基板の温度および処理圧力は、マイクロ波水素プラズマによる表面改質と同様、２００〜５００℃、１０〜１００Ｐａ（７５〜７５０ｍＴｏｒｒ）であることが好ましい。ステップ１のＳｉＮ膜の成膜およびステップ２の表面改質は同じ温度で行うことが好ましい。
＜マイクロ波プラズマ処理装置＞
次に、以上のＳｉＮ膜の処理方法またはＳｉＮ膜の形成方法に好適なマイクロ波プラズマ処理装置の一例について説明する。
図４は、本発明の実施形態に係るＳｉＮ膜の処理方法またはＳｉＮ膜の形成方法に好適なマイクロ波プラズマ処理装置を示す断面図である。図４のマイクロ波プラズマ処理装置は、ＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置として構成されている。
図４に示すように、マイクロ波プラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されており、底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。
チャンバー１内には基板、例えば半導体ウエハ（以下、「ウエハ」と記す）Ｗを水平に支持するためのＡｌＮ等のセラミックスからなるサセプタ２が設けられている。このサセプタ２は、排気室１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材３により支持されている。サセプタ２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２には抵抗加熱型のヒーター５が埋め込まれており、このヒーター５はヒーター電源６から給電されることによりサセプタ２を加熱しウエハＷを加熱する。また、サセプタ２は電極７が埋め込まれており、電極７には整合器８を介してバイアス印加用の高周波電源９が接続されている。
サセプタ２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）がサセプタ２の表面に対して突没可能に設けられている。
チャンバー１の側壁には環状をなすガス導入部１５が設けられており、このガス導入部１５には均等にガス放射孔１５ａが形成されている。このガス導入部１５にはガス供給機構１６が接続されている。
ガス供給機構１６は、プラズマ生成ガスとして用いられるＡｒガス等の希ガスを供給する希ガス供給源、Ｈ２ガスを供給するＨ２ガス供給源、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）等のシリコン原料ガスを供給するシリコン原料ガス供給源、および窒素ガスやアンモニア等の窒素含有ガスを供給する窒素含有ガス供給源を有する。これらのガスは、別個の配管によりマスフローコントローラ等の流量制御器により独立に流量制御され、ガス導入部１５へ供給される。なお、プラズマ処理装置１００での処理がＳｉＮ膜の表面改質処理だけの場合は、ガス供給機構１６は、Ｈ２ガス供給源および希ガス供給源を有していればよい。
なお、ガス導入部１５よりも下方に、例えばシャワープレート等の別のガス導入部を設け、シリコン原料ガス等のプラズマにより完全に解離されないほうが好ましいガスを別のガス導入部から、よりウエハＷに近い電子温度がより低い領域に供給してもよい。
上記排気室１１の側面には排気管２３が接続されており、この排気管２３には真空ポンプや自動圧力制御バルブ等を含む排気機構２４が接続されている。排気機構２４の真空ポンプを作動させることによりチャンバー１内のガスが、排気室１１の空間１１ａ内へ均一に排出され、排気管２３を介して排気され、自動圧力制御バルブによりチャンバー１内を所定の真空度に制御可能となっている。
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
チャンバー１の上部は開口部となっており、その開口部の周縁部がリング状の支持部２７となっている。この支持部２７に誘電体、例えば石英やＡｌ２Ｏ３等のセラミックスからなる円板状のマイクロ波透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
マイクロ波透過板２８の上方には、マイクロ波透過板２８に対応する円板状をなす平面アンテナ３１がマイクロ波透過板２８に密着するように設けられている。この平面アンテナ３１はチャンバー１の側壁上端に係止されている。平面アンテナ３１は導電性材料からなる円板で構成されている。具体的には、例えば表面が銀または金メッキされた銅板またはアルミニウム板からなり、多数のマイクロ波放射孔３２（スロット）が所定のパターンで貫通して形成された構成となっている。パターンの例としては、Ｔ字状に配置された２つのマイクロ波放射孔３２を一対として複数対のマイクロ波放射孔３２が同心円状に配置されているものを挙げることができる。マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λg）に応じて決定され、例えばマイクロ波放射孔３２は、それらの間隔がλg／４、λg／２またはλgとなるように配置される。なお、マイクロ波放射孔３２は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配置することもできる。
この平面アンテナ３１の上面には、真空よりも大きい誘電率を有する誘電体、例えば石英、ポリテトラフルオロエチレン、ポリイミドなどの樹脂からなる遅波材３３が密着して設けられている。遅波材３３はマイクロ波の波長を真空中より短くして平面アンテナ３１を小さくする機能を有している。遅波材３３は、その厚さによりマイクロ波の位相を調整することができ、平面アンテナ３１の接合部が定在波の「はら」になるように厚さを調整することにより、マイクロ波の放射エネルギーが最大となるようにすることができる。
なお、平面アンテナ３１とマイクロ波透過板２８との間、また、遅波材３３と平面アンテナ３１との間は、それぞれ密着して配置されているが、離間して配置されていてもよい。
チャンバー１の上面には、これら平面アンテナ３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼、銅等の金属材からなるシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、冷却水流路３４ａが形成されており、そこに冷却水を通流させることにより、シールド蓋体３４、遅波材３３、平面アンテナ３１、マイクロ波透過板２８を冷却するようになっている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁の中央には開口部３６が形成されており、この開口部には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ３１へ伝搬されるようになっている。なお、マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ、８６０ＭＨｚ、９１５ＭＨｚ等、種々の周波数を用いることができる。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。矩形導波管３７ｂと同軸導波管３７ａとの間のモード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。同軸導波管３７ａの中心には内導体４１が延在しており、この内導体４１の下端部は、平面アンテナ３１の中心に接続固定されている。これにより、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ３１へ均一に効率よく伝播される。
マイクロ波プラズマ処理装置１００は制御部５０を有している。制御部５０は、マイクロ波プラズマ処理装置１００の各構成部、例えばマイクロ波発生装置３９、ヒーター電源６、高周波電源９、排気機構２４、ガス供給機構１６のバルブや流量制御器等を制御するＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。制御部５０の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、マイクロ波プラズマ処理装置１００に、所定の動作を実行させる。
次に、このように構成されるマイクロ波プラズマ処理装置１００において、ＳｉＮ膜の成膜とＳｉＮ膜の表面改質処理を連続的に行う場合の動作について説明する。
まず、ゲートバルブ２６を開にして搬入出口２５から窒化処理すべきウエハＷをチャンバー１内に搬入し、サセプタ２上に載置する。
そして、ガス供給機構１６からガス導入部１５を介してチャンバー１内にプラズマ生成ガスである希ガス、例えばＡｒガスを導入し、マイクロ波発生装置３９からの所定のパワーのマイクロ波を、マッチング回路３８を経て導波管３７に導く。マイクロ波は、導波管３７に導かれたマイクロ波は、矩形導波管３７ｂをＴＥモードで伝播される。ＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードにモード変換され、ＴＥＭモードのマイクロ波が同軸導波管３７ａをＴＥＭモードで伝播される。そして、ＴＥＭモードのマイクロ波は、遅波材３３、平面アンテナ３１のスロット３２、およびマイクロ波透過板２８を透過し、チャンバー１内に放射される。マイクロ波は表面波としてマイクロ波透過板２８の直下領域にのみ広がり、表面波プラズマが生成される。そして、プラズマは下方に拡散し、ウエハＷの配置領域では、高電子密度かつ低電子温度のプラズマとなる。
一方、高周波電源９からイオン引き込み用の高周波バイアスをサセプタ２に印加するとともに、さらにガス供給機構１６からガス導入部１５を介して、処理ガスとして、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）等のシリコン原料ガス、および窒素ガスやアンモニアガス等の窒素含有ガスをチャンバー１内に供給する。これら処理ガスは、チャンバー１内のプラズマにより励起され、例えばＳｉＨやＮＨ等の活性種に解離され、これらがウエハＷ上で反応してＳｉＮ膜が成膜される。
なお、シリコン原料ガス等のプラズマにより完全に解離されないほうが好ましいガスを、ガス導入部１５よりも下方に設けられたシャワープレート等の別のガス導入部から、よりウエハＷに近い電子温度の低い領域に導入して解離を抑制するようにしてもよい。
このようにして高電子密度でかつ低電子温度のマイクロ波プラズマによるプラズマＣＶＤによりＳｉＮ膜を成膜することにより、低温でダメージの少ない良質な膜が形成される。
プラズマ生成ガスとしてＡｒガスを用い、Ｓｉ原料ガスとしてＳｉＨ４ガスを用い、窒素含有ガスとしてＮ２ガスを用いたときの好ましい条件は、以下のとおりである。
処理温度（サセプタ２表面の温度）：２００〜５００℃
処理圧力：１０〜１００Ｐａ（７５〜７５０ｍＴｏｒｒ）
Ａｒガス流量：０〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＳｉＨ４ガス流量：１０〜２００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス流量：１０〜２００ｍＬ／ｍｉｎ（ｓｃｃｍ）
マイクロ波パワー密度：０．０１〜０．０４Ｗ／ｃｍ２
このようにしてＳｉＮ膜を成膜した後、マイクロ波の給電およびガスの供給を停止し、ＳｉＮ膜が形成されたウエハＷをサセプタ２に保持した状態で、チャンバー１内を排気しつつパージガスを供給してチャンバー１内をパージする。
次いで、好ましくは、サセプタ２の温度を同じ温度に維持した状態で、ガス供給機構１６からガス導入部１５を介してチャンバー１内にＨ２ガス、またはＨ２ガスおよびＡｒガス等の希ガスを導入し、マイクロ波発生装置３９からの所定のパワーのマイクロ波を、マッチング回路３８を経て導波管３７に導く。導波管３７に導かれたマイクロ波は、矩形導波管３７ｂをＴＥモードで伝播され、モード変換器４０でＴＥＭモードにモード変換されて、同軸導波管３７ａを伝播される。そして、ＴＥＭモードのマイクロ波は、遅波材３３、平面アンテナ３１のスロット３２、およびマイクロ波透過板２８を透過し、マイクロ波透過板２８の直下領域に表面波プラズマが生成され、そのプラズマがウエハ配置領域に拡散されてウエハにマイクロ波水素プラズマが照射される。
上述したように、マイクロ波プラズマは、電子温度が低いが高電子密度のプラズマであるため、Ｈ２ガスをマイクロ波で励起したマイクロ波水素プラズマは、多量のＨ＊を含む、イオンエネルギーの低いプラズマとして存在する。このため、イオンエネルギーがＳｉ−Ｎ結合よりも低い状態でマイクロ波水素プラズマをＳｉＮ膜に照射することができ、ＳｉＮ膜の表面部分において、Ｓｉ−Ｎ結合を破壊することなく、主にプラズマ中のＨ＊によって、膜中のＳｉ−Ｈ結合からＨがＨ２として除去され、ＳｉＮ膜の表面部分が水素含有量の少ない状態に改質される。これにより、低温成膜で成膜されたＳｉＮ膜であっても、所望の特性（例えばウエットエッチングおよびドライエッチングに対する高い選択性）を有するものとすることができる。
マイクロ波水素プラズマ照射による表面改質処理の好ましい条件は、以下のとおりである。
処理温度（サセプタ２表面の温度）：２００〜５００℃
処理圧力：１０〜１００Ｐａ（７５〜７５０ｍＴｏｒｒ）
Ａｒガス流量：０〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｈ２ガス流量：１００〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス流量／Ｈ２ガス流量＝０〜０．９
マイクロ波のパワー密度：０．０１〜０．０４Ｗ／ｃｍ２
処理時間：３０〜６００ｓｅｃ
表面改質部分の厚さ：１０ｎｍ以上
以上のように、同一のマイクロ波プラズマ処理装置１００により、ＳｉＮ膜の成膜および表面改質処理を連続して行えるので、高スループットの処理を行うことができる。特に、これらを同じ温度で行うことにより、スループットをより高めることができる。
なお、マイクロ波プラズマ処理装置１００において、予め他の装置でＳｉＮ膜を成膜したウエハＷに、マイクロ波水素プラズマによる表面改質処理のみを行ってもよい。
＜実験例＞
次に、実験例について説明する。
ここでは、シリコンウエハ上にプラズマＣＶＤでＳｉＮ膜を成膜したままのサンプルＡ（Ｈ２プラズマ処理なし）と、ＳｉＮ膜にマイクロ波水素プラズマを照射して表面改質処理を行った後のサンプルＢ（Ｈ２プラズマ処理あり）について、ＳｉＮ膜の深さ方向の各元素の濃度と密度をＲＢＳにより測定した。その結果を図５に示す。
なお、ＳｉＮ膜の成膜条件および表面改質処理の条件は、以下のとおりとした。
（ｉ）ＳｉＮ膜成膜
Ａｒガス流量：６００ｓｃｃｍ
ＳｉＨ４ガス流量：５０ｓｃｃｍ
Ｎ２ガス流量：５０ｓｃｃｍ
マイクロ波パワー密度：０．０２Ｗ／ｃｍ２
処理時間：６０ｓｅｃ
（ii）表面改質処理
処理温度：３２０℃
処理圧力：２０Ｐａ
Ｈ２ガス流量：４００ｓｃｃｍ
時間：３００ｓｅｃ
図５に示すように、成膜したままのサンプルＡ（図５（ａ））に比べて、マイクロ波水素プラズマを照射して表面改質処理を行った後のサンプルＢ（図５（ｂ））のほうが、表面の１０ｎｍ程度の範囲において、Ｈ濃度が低く、Ｓｉ３Ｎ４（Ｎ／Ｓｉ〜１．３）組成に近づいており、かつ密度も高いことがわかる。このことから、マイクロ波水素プラズマ照射により、ＳｉＮ膜の表面の１０ｎｍ程度の範囲において、水素含有量が低く、密度が高い改質層が形成されていることが確認された。
次に、サンプルＡおよびサンプルＢについて、０．５％希フッ酸（ＤＨＦ）にてウエットエッチングを行った。図６に、その際のウエットエッチング深さとウエットエッチングレートとの関係を示す。ここでは、サンプルＢについてウエハの各位置でのエッチングレートを求め、サンプルＡについてはウエハの一箇所のエッチングレートを求めた。この図に示すように、サンプルＢでは、改質層よりも深い、深さ１０ｎｍ以上の部分では、ウエットエッチングレートが０．３〜０．５ｎｍ／ｍｉｎであったが、改質層に対応する深さ１０ｎｍ程度までの部分において、ウエットエッチングレートがほとんど０．１〜０．２ｎｍ／ｍｉｎと急激に低下していることがわかる。これに対して、ＳｉＮ膜を成膜したままのサンプルＡは、全ての深さ部分においてウエットエッチングレートが０．５ｎｍ／ｍｉｎ以上であった。このことから、マイクロ波水素プラズマ照射による表面改質処理により、良好なエッチング選択性が得られることが確認された。
＜他の適用＞
以上、添付図面を参照して本発明の実施形態について説明したが、本発明は、上記の実施の形態に限定されることなく、本発明の思想の範囲内において種々変形可能である。例えば、上記実施形態では、マイクロ波プラズマによるプラズマＣＶＤにより成膜したＳｉＮ膜に表面改質処理を施した場合について示したが、ＳｉＮ膜はＩＣＰ等、他のプラズマを用いたＣＶＤで成膜したものであってもよい。
また、上記実施形態では、マイクロ波プラズマ処理装置として、ＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置を例示したが、これに限るものではない。
さらに、ＳｉＮ膜が成膜される基板としては、半導体ウエハに限定されず、ＦＰＤ（フラットパネルディスプレイ）基板や、セラミックス基板等の他の基板であってもよい。
１；チャンバー
２；サセプタ
５；ヒーター
１５；ガス導入部
１６；ガス供給機構
２４；排気機構
２８；マイクロ波透過板
３１；平面アンテナ
３２；スロット
３３；遅波材
３７；導波管
３８；マッチング回路
３９；マイクロ波発生装置
４０；モード変換器
５０；制御部
１００；マイクロ波プラズマ処理装置
Ｗ；半導体ウエハ（基板）

Claims (11)

  1. 基板上にマイクロ波プラズマＣＶＤにより成膜された窒化珪素膜の処理方法であって、
    前記窒化珪素膜に、水素ガス、または水素ガスおよび不活性ガスをマイクロ波により励起することにより生成された、イオンエネルギーが前記窒化珪素膜のＳｉ−Ｎ結合エネルギーより小さいマイクロ波水素プラズマを照射して、前記マイクロ波水素プラズマ中の原子状水素により前記窒化珪素膜の表面部分のＳｉ−Ｈ結合からＳｉ−Ｎ結合を破壊することなく水素をＨ ２ として除去し、該表面部分を水素含有量の少ない状態に改質することを特徴とする窒化珪素膜の処理方法。
  2. 前記マイクロ波水素プラズマを照射する際の処理温度は、２００〜５００℃であることを特徴とする請求項１に記載の窒化珪素膜の処理方法。
  3. 前記マイクロ波水素プラズマを照射する際の処理圧力は、１０〜１００Ｐａであることを特徴とする請求項１または請求項２に記載の窒化珪素膜の処理方法。
  4. 前記窒化珪素膜の表面部分の改質部分の深さが、１０ｎｍ以上であることを特徴とする請求項１から請求項３のいずれか１項に記載の窒化珪素膜の処理方法。
  5. 前記マイクロ波水素プラズマの照射は、ＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置により行われることを特徴とする請求項１から請求項４のいずれか１項に記載の窒化珪素膜の処理方法。
  6. 基板上にマイクロ波プラズマＣＶＤにより窒化珪素膜を成膜する第１工程と、
    成膜された前記窒化珪素膜に請求項１から請求項４のいずれか１項に記載された処理を施す第２工程と
    を有することを特徴とする窒化珪素膜の形成方法。
  7. 前記第１工程と前記第２工程は、同一のマイクロ波プラズマ処理装置内で連続して行われることを特徴とする請求項６に記載の窒化珪素膜の形成方法。
  8. 前記マイクロ波プラズマ処理装置は、ＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置であることを特徴とする請求項７に記載の窒化珪素膜の形成方法。
  9. 前記第１工程と前記第２工程とを同じ処理温度で行うことを特徴とする請求項７または請求項８に記載の窒化珪素膜の形成方法。
  10. 前記第１工程の処理温度は、２００〜５００℃であることを特徴とする請求項６から請求項９のいずれか１項に記載の窒化珪素膜の形成方法。
  11. 前記第１工程の処理圧力は、１０〜１００Ｐａであることを特徴とする請求項６から請求項１０のいずれか１項に記載の窒化珪素膜の形成方法。
JP2016117832A 2016-06-14 2016-06-14 窒化珪素膜の処理方法および窒化珪素膜の形成方法 Active JP6742165B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016117832A JP6742165B2 (ja) 2016-06-14 2016-06-14 窒化珪素膜の処理方法および窒化珪素膜の形成方法
KR1020170068942A KR102009923B1 (ko) 2016-06-14 2017-06-02 질화 규소막의 처리 방법 및 질화 규소막의 형성 방법
US15/615,945 US10017853B2 (en) 2016-06-14 2017-06-07 Processing method of silicon nitride film and forming method of silicon nitride film
CN201710427638.7A CN107507774B (zh) 2016-06-14 2017-06-08 氮化硅膜的处理方法以及氮化硅膜的形成方法
TW106119405A TWI735592B (zh) 2016-06-14 2017-06-12 氮化矽膜之處理方法及氮化矽膜之形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016117832A JP6742165B2 (ja) 2016-06-14 2016-06-14 窒化珪素膜の処理方法および窒化珪素膜の形成方法

Publications (2)

Publication Number Publication Date
JP2017224669A JP2017224669A (ja) 2017-12-21
JP6742165B2 true JP6742165B2 (ja) 2020-08-19

Family

ID=60572380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016117832A Active JP6742165B2 (ja) 2016-06-14 2016-06-14 窒化珪素膜の処理方法および窒化珪素膜の形成方法

Country Status (5)

Country Link
US (1) US10017853B2 (ja)
JP (1) JP6742165B2 (ja)
KR (1) KR102009923B1 (ja)
CN (1) CN107507774B (ja)
TW (1) TWI735592B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163623B1 (en) * 2017-10-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Etch method with surface modification treatment for forming semiconductor structure
JP6983103B2 (ja) * 2018-04-23 2021-12-17 東京エレクトロン株式会社 処理装置及び埋め込み方法
JP7043704B2 (ja) * 2018-05-23 2022-03-30 株式会社エスイー プラズマ照射装置
KR102550099B1 (ko) 2018-08-23 2023-06-30 삼성전자주식회사 가변 저항 메모리 소자
US11437250B2 (en) 2018-11-15 2022-09-06 Tokyo Electron Limited Processing system and platform for wet atomic layer etching using self-limiting and solubility-limited reactions
US11217443B2 (en) * 2018-11-30 2022-01-04 Applied Materials, Inc. Sequential deposition and high frequency plasma treatment of deposited film on patterned and un-patterned substrates
KR20200143254A (ko) * 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
US11915941B2 (en) 2021-02-11 2024-02-27 Tokyo Electron Limited Dynamically adjusted purge timing in wet atomic layer etching
JP2022166614A (ja) * 2021-04-21 2022-11-02 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7002165B1 (ja) 2021-06-10 2022-01-20 株式会社アビット・テクノロジーズ 基板処理装置及び基板処理方法
US11802342B2 (en) 2021-10-19 2023-10-31 Tokyo Electron Limited Methods for wet atomic layer etching of ruthenium
US11866831B2 (en) 2021-11-09 2024-01-09 Tokyo Electron Limited Methods for wet atomic layer etching of copper

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833406B1 (ko) * 2000-03-13 2008-05-28 다다히로 오미 플래시 메모리 소자 및 그 제조 방법, 유전체막의 형성 방법
CN100585814C (zh) * 2001-01-25 2010-01-27 东京毅力科创株式会社 等离子体处理方法
US7172792B2 (en) * 2002-12-20 2007-02-06 Applied Materials, Inc. Method for forming a high quality low temperature silicon nitride film
US6924241B2 (en) * 2003-02-24 2005-08-02 Promos Technologies, Inc. Method of making a silicon nitride film that is transmissive to ultraviolet light
US8318614B2 (en) * 2007-03-26 2012-11-27 Tokyo Electron Limited Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus
JP2009246129A (ja) 2008-03-31 2009-10-22 Tokyo Electron Ltd プラズマｃｖｄ窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法
JP2011077322A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 結晶性珪素膜の成膜方法およびプラズマｃｖｄ装置
JP5941653B2 (ja) * 2011-02-24 2016-06-29 東京エレクトロン株式会社 シリコン窒化膜の成膜方法及びシリコン窒化膜の成膜装置
JP6088178B2 (ja) * 2011-10-07 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2013137115A1 (ja) * 2012-03-15 2013-09-19 東京エレクトロン株式会社 成膜方法及び成膜装置
US20140273530A1 (en) * 2013-03-15 2014-09-18 Victor Nguyen Post-Deposition Treatment Methods For Silicon Nitride
CN103346080A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 减少金属硅化物掩模层缺陷的方法
US20150167160A1 (en) * 2013-12-16 2015-06-18 Applied Materials, Inc. Enabling radical-based deposition of dielectric films
JP6566430B2 (ja) * 2014-08-12 2019-08-28 東京エレクトロン株式会社 基板処理方法
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides

Also Published As

Publication number Publication date
CN107507774A (zh) 2017-12-22
US10017853B2 (en) 2018-07-10
TWI735592B (zh) 2021-08-11
JP2017224669A (ja) 2017-12-21
KR20170141117A (ko) 2017-12-22
US20170356084A1 (en) 2017-12-14
TW201812073A (zh) 2018-04-01
KR102009923B1 (ko) 2019-08-12
CN107507774B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
JP6742165B2 (ja) 窒化珪素膜の処理方法および窒化珪素膜の形成方法
JP4435666B2 (ja) プラズマ処理方法、成膜方法
JP4979575B2 (ja) 基板の窒化処理方法および絶縁膜の形成方法
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP2007042951A (ja) プラズマ処理装置
WO2011040455A1 (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
KR101943754B1 (ko) 마이크로파 플라즈마원 및 마이크로파 플라즈마 처리 장치
WO2007139142A1 (ja) プラズマｃｖｄ方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
JP6700118B2 (ja) プラズマ成膜装置および基板載置台
JP4906659B2 (ja) シリコン酸化膜の形成方法
JP2010087187A (ja) 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP5096047B2 (ja) マイクロ波プラズマ処理装置およびマイクロ波透過板
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5422396B2 (ja) マイクロ波プラズマ処理装置
WO2010038654A1 (ja) シリコン酸化膜の形成方法及び装置
WO2007136049A1 (ja) シリコン酸化膜の形成方法および形成装置
JP5559988B2 (ja) シリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法
JP6861479B2 (ja) プラズマ成膜方法およびプラズマ成膜装置
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置
JP2013033979A (ja) マイクロ波プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200602

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200728

R150 Certificate of patent or registration of utility model

Ref document number: 6742165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250