JP6566430B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP6566430B2
JP6566430B2 JP2017507853A JP2017507853A JP6566430B2 JP 6566430 B2 JP6566430 B2 JP 6566430B2 JP 2017507853 A JP2017507853 A JP 2017507853A JP 2017507853 A JP2017507853 A JP 2017507853A JP 6566430 B2 JP6566430 B2 JP 6566430B2
Authority
JP
Japan
Prior art keywords
substrate
fluorine
layer
based layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017507853A
Other languages
English (en)
Other versions
JP2017526181A (ja
JP2017526181A5 (ja
Inventor
エヌ． タピリー，カンダバラ
エヌ． タピリー，カンダバラ
文貴 天野
文貴 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2017526181A publication Critical patent/JP2017526181A/ja
Publication of JP2017526181A5 publication Critical patent/JP2017526181A5/ja
Application granted granted Critical
Publication of JP6566430B2 publication Critical patent/JP6566430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Description

本願は、全般に、半導体製造の分野における基板を処理する技術に関し、特に、フッ素系の層で半導体基板の表面をパッシベーションし、表面を酸化から保護し、長いキュータイムを可能にする方法に関する。
SiGe、Ge、およびIII-V族半導体のような、高移動度のチャネルを有する装置は、従来のSi系の装置を超える高い装置特性を提供する可能性がある。特に、Geは、その低い有効質量、およびSiに比べて電荷担体が高い移動度を有するため、魅力的な代替材である。
GeおよびIII-V族化合物のような、高移動度チャネルの主な問題の一つは、酸化特性および界面品質が劣ることであり、これらは装置特性の劣化につながる。
ある実施例では、基板を処理する方法が提供される。当該方法は、
上部に酸化層が形成された基板を提供するステップと、
フッ素系層で前記酸化層を置換するステップと、
酸化雰囲気に前記フッ素系層を暴露するステップであって、前記フッ素系層は、前記酸化雰囲気による酸化に対して前記基板を保護する、ステップと、
プラズマプロセスを用いて、前記基板から前記フッ素系層を除去するステップと、
を有する。
別の実施例では、当該方法は、
上部にGeを含む酸化層が形成されたGe含有基板を提供するステップと、
a）NH3およびHF、またはb）NF3およびHFを含む清浄化ガスへの暴露により、前記Ge含有基板から前記酸化層を除去するステップであって、前記清浄化ガスへの暴露は、さらに、フッ素系層を用いて前記Ge含有基板をパッシベーションする、ステップと、
を有する。当該方法は、さらに、酸化雰囲気に前記フッ素系層を暴露するステップであって、前記フッ素系層は、前記酸化雰囲気による酸化に対して前記基板を保護する、ステップを有する。当該方法は、さらに、H2ガスを含むマイクロ波プラズマプロセスを用いて、前記Ge含有基板から前記フッ素系層を除去するステップと、マイクロ波プラズマプロセスを用いて、前記Ge含有基板上に酸素含有界面層を形成するステップと、前記酸素含有界面層上に高k膜を成膜するステップであって、前記Ge基板は、前記フッ素系層を除去するステップの前から、前記高k膜を成膜するステップの後まで、真空条件下に維持される、ステップと、を有する。
別の実施例では、当該方法は、
真空処理ツール内にパッシベーションされた基板を提供するステップであって、前記パッシベーションされた基板は、酸化雰囲気による酸化に対して前記パッシベーションされた基板を有効に保護するフッ素系層を有する、ステップと、
前記真空処理ツール内で、マイクロ波プラズマプロセスを用いて、前記パッシベーションされた基板から前記フッ素系層を除去し、これにより清浄な基板を形成するステップと、
真空条件下で、前記清浄な基板を処理するステップと、
を有する。
本発明の実施例による基板を処理する方法のプロセスフロー図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の別の実施例による基板を処理する方法のプロセスフロー図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 本発明の実施例による基板を処理する方法を、概略的に示した断面図である。 キュータイムの関数として、Ge基板上のフッ素系層のOおよびFの含有量（％）を示した図である。 キュータイムの関数として、Si基板上のフッ素系層のOおよびFの含有量（％）を示した図である。 フッ素系層の異なる基板処理後の、SiN基板上のフッ素系層のFの含有量（％）を示した図である。 後方SIMS（二次イオン質量分光分析）により測定された、SiN基板上の相対F含有量を示した図である。 本発明の実施例による基板を処理するマイクロ波プラズマ源を有するプラズマ処理システムを概略的に示した図である。 本発明の実施例による基板を処理するマイクロ波プラズマ源を有する別のプラズマ処理システムを概略的に示した図である。 図10におけるプラズマ処理システムのガス供給ユニットの上面図である。 図10におけるプラズマ処理システムの別の部分の部分断面を示した図である。
本発明の実施例では、フッ素系層で半導体基板の表面をパッシベーションし、表面を酸化から保護し、キュータイムをより長くすることができる方法が提供される。半導体装置を製造する処理プロセス同士の間の待機時間は、通常、キュータイムと称される。ドライ表面洗浄プロセスを用いて、フッ素系層で半導体基板の表面がパッシベーションされる。フッ素系層は、プラズマプロセスにより除去され、基板のさらなる処理のための清浄な表面が提供される。この方法では、界面トラップ密度（Dit）、移動度、およびサブ閾値スイング（SS）などの点で、改善された半導体装置特性が得られる。
以下、図面を参照して、本発明の実施例について説明する。ある実施例では、基板を処理する方法が提供される。この方法は、上部に酸化層が形成された基板を提供するステップと、フッ素系層で酸化層を置換するステップと、酸化雰囲気にフッ素系層を暴露するステップであって、フッ素系層は、酸化雰囲気による酸化に対して基板を保護するステップと、プラズマプロセスを用いて、基板からフッ素系層を除去するステップとを有する。ある実施例では、酸化雰囲気は、大気であっても良い。他の実施例では、酸化雰囲気は、しばしば、真空処理ツール内に認められる、O2、H2OおよびCO2を含む酸素含有ガスを含む。これらの酸素含有ガスは、通常、真空減圧処理システムにおいて、極めて低濃度で認められるが、これらのガスに半導体基板を暴露するステップは、半導体製造プロセスにおいて、許容できない基板の酸化をもたらし得る。
別の実施例では、当該方法は、真空処理ツール内にパッシベーションされた基板を提供するステップであって、パッシベーションされた基板は、酸化雰囲気による酸化に対してパッシベーションされた基板を有効に保護するフッ素系層を有する、ステップと、真空処理ツール内で、マイクロ波プラズマプロセスを用いて、パッシベーションされた基板からフッ素系層を除去し、これにより清浄な基板を形成するステップと、真空条件下で、清浄な基板を処理するステップと、を有する。
図1には、本発明の一実施例による基板を処理する方法の処理フロー図1を示す。また、図2Aを参照すると、この方法は、100において、上部に酸化層202が形成された基板を提供するステップを有する。基板200は、シリコン（Si）、ゲルマニウム（Ge）、化合物半導体（例えばガリウムヒ素（GeAs）、またはインジウムガリウムヒ素（InGaAs））、またはこれらの2もしくは3以上の組み合わせを含んでも良い。ある実施例では、基板は、Si、SiGe、SiC、ドープされたSi（例えばボロン、アンチモン、リン、またはヒ素ドープ）、ドープされたGeもしくはSiGe（例えばボロン、アンチモン、リン、またはヒ素ドープ）、またはこれらの2もしくは3以上の組み合わせを含んでも良い。酸化層202は、熱酸化層、または大気暴露により、もしくは別の酸化雰囲気への暴露により、基板200に形成された酸化層であっても良い。酸化層202は、基板の酸化された表面、例えばSiOx、SiGeOxまたはGeOxを含んでも良い。
当該方法は、さらに、102において、フッ素系層206で酸化層202を置換するステップを有する。これは、図2B乃至2Dに概略的に示されている。図2Cには、酸化層202がフッ素系層206で部分的に置換されることが示されている。ある例では、a）NH3およびHF、またはb）NF3およびHFを含む清浄化ガス204に、酸化層202を暴露することにより、酸化層202がフッ素系層206で置換されても良い。清浄化ガス204に対する暴露により、酸化層202が除去され、基板200がフッ素系層206でパッシベーションされる。
ある実施例では、フッ素系層206で酸化層202を置換するステップは、基板200から酸化層202を除去するステップと、その後、基板200をフッ素系層206でパッシベーションするステップと、を有する。酸化層202を除去するステップは、a）NH3およびHF、またはb）NF3およびHFを含む清浄化ガス204に、酸化層202を暴露するステップと、その後、基板200を熱処理して、フッ素系副生成物を基板200から除去するステップと、を有する。Si基板の場合、フッ素系副生成物は、(NH4)2SiF6を含む。熱処理後に、基板に少量のフッ素が存在しても良い。ただし、この少量のフッ素は、酸化雰囲気による酸化から、基板を適正に保護しないため、フッ素による基板のさらなるパッシベーションが必要となり得る。パッシベーションは、フッ素含有プラズマに基板200を暴露するステップを有する。フッ素含有プラズマは、マイクロ波プラズマ源を用いて、真空処理ツールに流通されたフッ素含有ガスのプラズマ励起により、または真空処理ツールの壁に由来する、もしくは真空処理ツール内の低いバックグラウンドのガス状フッ素種に由来する、プラズマ励起ガス状フッ素種により、発生させても良い。
いったんフッ素系層206を有する基板200に対する、真空処理ツール内でのさらなる処理の準備ができると、当該方法は、さらに、プラズマプロセスを用いて、基板200からフッ素系層206を除去することにより、清浄な基板200を調製するステップを有する。プラズマプロセスは、H2、N2、Ar、NH3、またはこれらの2もしくは3以上の組み合わせを含むプラズマに、フッ素系層を暴露するステップを有する。その後、図2Eに示すように、真空条件下で、清浄な基板200がさらに処理される。本発明の実施例では、基板は、フッ素系層206を除去するステップの前の時間から、洗浄な基板200を処理するステップの後の時間まで、真空条件下に維持される。これは、真空条件下で、複数の真空処理ツールまたはチャンバ同士の間で、清浄な基板200を移動するステップを含む。
ある実施例では、図2Fに示すように、清浄な基板200は、さらに処理され、基板200上に酸素含有界面層208が形成され、酸素含有界面層208上に、高k膜210が形成される。その後、基板200が大気に晒されても、有害な影響は生じない。ある実施例では、高ｋ膜210上に、ゲート電極層212が成膜される。ある例では、O、O3、H2O、またはこれらの組み合わせを含む酸素含有プラズマに基板200を暴露することにより、酸素含有界面層208が形成されても良い。プラズマは、マイクロ波プラズマ源を用いて生成しても良い。高ｋ膜の例には、HfO2、HfSiO、ZrO2、ZrSiO、ならびに希土類酸化物およびシリケートが含まれる。
ある実施例では、当該方法は、上部にGeおよびOを含む酸化層が形成されたGe含有基板を提供するステップと、a）NH3およびHF、またはb）NF3およびHFを含む清浄化ガスに対する暴露により、Ge含有基板から酸化層を除去するステップと、を有する。ここで、清浄化ガスに対する暴露により、フッ素系層でGe含有基板がパッシベーションされる。当該方法は、さらに、フッ素系層を酸化雰囲気に暴露するステップを有し、フッ素系層は、酸化雰囲気による酸化に対して基板を保護する。当該方法は、さらに、プラズマプロセスを用いて、Ge含有基板からフッ素系層を除去するステップと、その後、Ge含有基板上に酸素含有界面層を形成するステップと、酸素含有界面層上に高ｋ膜を成膜するステップと、を有する。Ge含有基板は、フッ素系層が除去される前の時間から、高k膜が成膜される後の時間まで、真空条件下に維持される。
別の実施例では、当該方法は、上部に酸化層が形成された基板を提供するステップであって、基板は化合物半導体を有するステップと、酸化層をフッ素系層で置換するステップと、フッ素系層を酸化雰囲気に暴露するステップであって、フッ素系層は、酸化雰囲気による酸化に対して基板を保護するステップと、を有する。当該方法は、さらに、プラズマプロセスを用いて、フッ素系層を基板から除去するステップと、その後、H2、N2、アルミニウム含有ガス、またはこれらの2もしくは3以上の組み合わせを含むプラズマに、基板を暴露することより、基板上に界面層を形成するステップと、を有する。その後、界面層上に、高ｋ膜が成膜されても良い。ある例では、アルミニウム含有ガスは、トリメチルアルミニウム（TMA）を含む。例えば、化合物半導体は、GaAsまたはInGaAsを含んでも良い。
図3には、本発明の実施例による半導体装置を形成するためのプロセスフローを示す。当該方法は、300において、真空処理ツール内に、パッシベーションされた基板を提供するステップを有する。基板は、フッ素系層を用いてパッシベーションされても良い。基板は、Si、Ge、化合物半導体（例えばGaAsまたはInGaAs）、またはこれらの2もしくは3以上の組み合わせを含んでも良い。ある実施例では、基板は、Si、SiGe、SiC、ドープされたSi（例えばボロン、アンチモン、リン、またはヒ素ドープ）またはドープされたGe（例えばボロン、アンチモン、リン、またはヒ素ドープ）、またはこれらの2もしくは3以上の組み合わせを含んでも良い。
フッ素系層は、酸化雰囲気による酸化に対して基板を保護する上で効果的である。基板上のフッ素系層の存在は、フッ素系層が存在しない場合に観測される基板の自然酸化を防止し、または遅らせる。これは、フッ素系層を利用することで、基板の酸化を防止した状態で、長期のキュータイムが可能となることを意味する。
その後、当該方法は、302において、真空処理ツール内でマイクロ波プラズマプロセスを用いて、基板からフッ素系層を除去し、これにより、清浄な基板が形成される。マイクロ波プラズマプロセスは、H2、N2、Ar、NH3またはこれらの2もしくは3以上の組み合わせを含むプラズマに、フッ素系層を暴露するステップを有する。その後、当該方法は、さらに304において、真空条件下で清浄な基板を処理するステップを有する。本発明の実施例では、基板は、フッ素系層が除去されるステップの前から、清浄な基板が処理されステップの後まで、真空条件下に維持される。
図4A乃至4Hには、本発明の実施例による基板を処理する方法の断面を、概略的に示す。図4A乃至4Hに示す実施例には、基板を酸化させずにキュータイムを有意に長くするため、基板上に金属ゲート構造の半導体を製造する際に、どのようにフッ素系層を使用するかが記載されている。図4Ａには、基板400を示し、図4Bには、基板400上に成膜された第1の金属ゲート層402を示す。ある実施例では、第1の金属ゲート層402は、厚さが0.5から1nmのTiN層を有しても良い。図4Bには示されていないが、第1の金属ゲート層402と基板400の間には、界面層、高k層、またはこれらの両方が存在しても良い。図4Cには、第1の金属ゲート層402上に形成されたフッ素系層406を示す。フッ素系層406は、前述のように形成されても良い。フッ素系層406は、第1の金属ゲート層402を酸化から保護し、これにより、必要な場合、長いキュータイムが可能となる。その後、フッ素系層406は、プラズマプロセスにより除去される。図4Dには、得られる構造が示されており、これは、清浄な第1の金属ゲート層402を含む。フッ素系層を除去するプラズマプロセスは、前述の通りである。
図4Eには、第1の金属ゲート層402上に成膜された仕事関数調節層408を示す。仕事関数調節層408は、TiC、TiAlC、またはこれらの組み合わせを有し、2nｍから4nmの間の厚さを有しても良い。別の実施例では、仕事関数調節層408は省略され、代わりに第1の金属ゲート層402が、第1の金属ゲート層402の仕事関数を調節するため、H2またはO2を有するマイクロ波プラズマに暴露されても良い。
図4Fには、仕事関数調節層408上に形成されたフッ素系層410を示す。フッ素系層410は、前述のように形成されても良い。図4Fにおけるフッ素系層410は、仕事関数調節層408を酸化から保護し、これにより、必要な場合、長いキュータイムが可能になる。その後、フッ素系層410は、プラズマプロセスにより除去される。図4Gには、得られる構造を示す。フッ素系層410を除去するプラズマプロセスは、前述の通りである。図4Hには、仕事関数調節層408の上に成膜された、第2の金属ゲート層412を示す。ある例では、第2の金属ゲート層412は、厚さが3から4nmのTiN層を含んでも良い。
再度図4A乃至4Hを参照すると、本発明の実施例により、しばしば長いキュータイムが必要となる、清浄な表面を提供するための方法が提供される。図4A乃至4Hに記載した例では、フッ素系層406および410を用いて、想定される長いキュータイムの間、第1の金属ゲート層402および仕事関数調節層408が酸化から保護される。図4A乃至4Hに示した他の層を含む半導体製造の際に、1または2以上のフッ素系層が使用できることは、当業者には容易に理解できる。
別の実施例では、基板は、Si、Ge、化合物半導体、またはこれらの2もしくは3以上の組み合わせを有し、さらに、金属を含んでも良い。ある例では、金属は、基板上の陥凹特徴部における金属コンタクトであっても良い。この例では、金属コンタクトおよび陥凹特徴部の他の表面を酸化から保護するため、フッ素系層は、金属コンタクト上、および陥凹特徴部の他の表面に形成される。これにより、必要な場合、長いキュータイムが可能となる。
図5には、キュータイムの関数として、Ge基板上のフッ素系層のOおよびFの含有量（％）を示す。OおよびFの％量は、X線光電子分光測定法（XPS）により測定した。OおよびFの％量は、O、F、およびGeの異なる感度用に補正した。第1のGe基板を、標準的な化学的酸化物除去（COR）プロセスに供し、HFおよびNH3に暴露することにより、第1のGe基板から酸化層を除去した。その後、熱処理を実施した。第1のGe基板は、その後大気中に晒された。得られた第1のGe基板は、トレース506として示されるように、少量のフッ素（〜5％）と、トレース504として示されるように、多量の酸素とを含んでいた。図5には、少量のフッ素では、酸化に対して、第1のGe基板を有効に保護しないことが明確に示されている。酸素Oの%は、わずか500分のキュータイム後に、〜65％で既に飽和しているからである。第2のGe基板をHFおよびNH3に暴露した。ただし、さらなる加熱は実施しなかった。これにより、酸化雰囲気における酸化から、第2のGe基板を保護するフッ素系層が形成された。トレース502に示すように、得られた第2のGe基板は、500分のキュータイムで多量のフッ素（〜50％）を含有していた。トレース500におけるOの％に示すように、この多量のフッ素は、酸化に対する第2のGe基板の保護に極めて有効であった。これにより、長いキュータイムが可能となる。
図6には、キュータイムの関数として、Si基板上のフッ素系層のOおよびFの％量を示す。第1のSｉ基板をCORプロセスに供し、HFおよびNH3に暴露することにより、第1のSi基板から酸化層を除去した。その後、熱処理した。次に、第1のSi基板を大気に晒した。得られた第1のSi基板は、トレース606として表されているように、少量のフッ素（〜25％）を含み、トレース604で表されているように、多量の酸素を含んでいた。図6には、少量のフッ素では、酸化に対して、第1のSi基板を有効に保護できないことが明確に示されている。わずか300分のキュータイムの後、Oの％が70％を超えているからである。第2のSi基板をHFおよびNH3に暴露した。ただし、さらなる熱処理は実施しなかった。これにより、酸化雰囲気による酸化から第2のSi基板を保護するフッ素系層が形成された。得られた第2のSi基板は、トレース602に示すように、300分のキュータイムにおいて、多量のフッ素（〜50％）を含む。トレース600において示されるOの％量のように、この多量のフッ素は、酸化に対する第2のSi基板の保護に極めて有効であり、これにより、長いキュータイムが可能となる。
図7には、フッ素系層の異なる基板処理後の、SiN基板上のフッ素系層のFの％量を示す。開始SiN基板は、Fの%が約8.5％であるフッ素系層を有する（ラベル700）。異なる基板処理は、1）Arプラズマ（ラベル702）、2）H2プラズマ（トレース704）、3）N2プラズマ（ラベル706）、4）700℃での熱処理（熱アニール）（ラベル708）を含む。1）から3）の基板処理には、プラズマを発生させるため、マイクロ波プラズマ源を使用した。本願における基板処理および他のプロセスにおける処理条件は、以下の表1に示されている。図7の結果は、熱アニールに比べて、マイクロ波プラズマ処理プロセスが、フッ素除去により有効であることを示す。特に、H2プラズマ処理は、基板からのフッ素除去に極めて有効である。
Figure 0006566430
 表1において、stdCORは、COR中のHFとNH3の暴露を表し、stdPHTは、その後の熱処理により、基板からフッ素含有副生成物を除去したことを表す。SPAは、マイクロ波プラズマ源を用いたプラズマ処理プロセスを表す。
図8には、後方SIMS（二次イオン質量分光分析法）により測定された、SiN基板における相対的なフッ素含有量を示す。トレース800は、SiN基板上のフッ素系層の相対的なフッ素含有量を示しており、トレース802は、SiN基板上のフッ素系層を、H2ガスを含むマイクロ波プラズマに暴露した後の、相対的なフッ素含有量を示している。図8には、H2マイクロ波プラズマ処理は、SiN基板からフッ素を除去する上で極めて有効であることが示されている。
（マイクロ波プラズマ処理システムの実施例）
図9には、本発明の実施例による、基板を処理するためのRLSA（登録商標）プラズマを備えるマイクロ波プラズマ処理システムの概略図を示す。プラズマ処理システム510で生成されるプラズマは、低電子温度および高プラズマ密度であるという特徴を有する。プラズマ処理システム510は、プラズマ処理チャンバ550を有し、該プラズマ処理チャンバ550の上部には、基板558よりも大きな開口部551が設けられる。円筒状の誘電体上部板554は、石英、アルミニウム窒化物、またはアルミニウム酸化物で構成され、開口部551のカバーを提供する。
上部板554の下側のプラズマ処理チャンバ550の上部の側壁には、ガスライン572が設置される。ある例では、ガスライン572の数は、16本である（図9には、このうち2本が記載されている）。あるいは、異なる数のガスライン572を使用しても良い。ガスライン572は、プラズマ処理チャンバ550に円周状に配置される。ただし、これは、本発明に必須ではない。プロセスガスは、ガスライン572から、プラズマ処理チャンバ550のプラズマ領域559に、均一および均等に供給される。
プラズマ処理システム510において、複数のスロット560Aを有するスロットアンテナ560を介して、上部板554を通りプラズマ処理チャンバ550に、マイクロ波パワーが提供される。スロットアンテナ560は、被処理基板558と対面し、スロットアンテナ560は、例えば銅のような金属板で構成されても良い。スロットアンテナ560にマイクロ波パワーを供給するため、上部板554には導波管563が設置される。導波管563は、マイクロ波電源561に接続される。マイクロ波電源561は、例えば、周波数が約2.45GHzのマイクロ波を発生する。導波管563は、下端がスロットアンテナ560に接続された平坦円形導波管563Aと、円形導波管563Aの上側表面側に接続された、円形導波管563Bと、円形導波管563Bの上側表面側に接続された同軸導波管変換器563Cとを有する。また、同軸導波管変換器563Cの側表面、およびマイクロ波電源561には、矩形導波管563Dが接続される。
円形導波管563Bの内部には、導電性材料の軸部分562が同軸に設けられ、その結果、軸部分562の一端は、スロットアンテナ560の上表面の中央部（または略中央部）に接続され、軸部分562の他端は、円形導波管563Bの上表面に接続される。これにより、同軸構造が形成される。その結果、円形導波管563Bは、同軸導波管として機能するように構成される。マイクロ波パワーは、例えば、約0.5W／cm2から約4W／cm2の範囲である。あるいは、マイクロ波パワーは、約0.5W／cm2から約3W／cm2の間であっても良い。マイクロ波照射は、約300MHzから約10GHzの間、例えば約2.45GHzのマイクロ波周波数を有しても良い。プラズマは、1、1.5、2、2.5、3、3.5、4、4.5、5 eVまたはこれらの任意の組み合わせを含む、5eV以下の電子温度を有しても良い。別の例では、電子温度は、5eV未満であり、4.5eV未満であり、4eV未満であり、または3.5eV未満であっても良い。ある例では、電子温度は、3.0から3.5eVの間、3.5から4.0eVの間、または4.0から4.5eVの間であっても良い。プラズマは、約1×1011／cm3から約1×1013／cm3の密度、またはそれ以上の密度を有しても良い。
また、プラズマ処理チャンバ550には、上部板554と対向するように基板ホルダ552が設けられ、これは、基板（例えばウェハ）558を支持し加熱する。基板ホルダ552は、基板525を加熱するヒータ557を有する。ヒータ557は、抵抗式ヒータであっても良い。あるいは、ヒータ557は、ランプヒータまたは他の任意のタイプのヒータであっても良い。また、プラズマ処理チャンバ550は、真空ポンプ555およびプラズマ処理チャンバ550の底部に接続された排気ライン553を有する。
プラズマ処理システム510は、さらに、基板バイアスシステム556を有し、これは、基板ホルダ552および基板558をバイアス化するように構成され、これによりプラズマが生成し、および／または基板558から引き出されるイオンのエネルギーが制御される。基板バイアスシステム556は、基板ホルダ552にパワーを結合するように構成された基板電源を有する。基板電源は、RF発生器およびインピーダンス整合ネットワークを有する。基板電源は、基板ホルダ552内の電極を活性化することにより、基板ホルダ552にパワーを結合するように構成される。RFバイアス用の通常の周波数は、約0.1MHzから約100MHzの範囲であり、13.56MHzとすることができる。ある例では、RFバイアスは、1MHz未満であり、例えば、0.8MHz未満、0.6MHz未満、0.4MHz未満、または0.2MHz未満であっても良い。ある例では、RFバイアスは、約0.4MHzである。あるいは、RFパワーは、複数の周波数で、電極に印加されても良い。基板バイアスシステム556は、0Wから100Wの間、100Wから200Wの間、200Wから300Wの間、300Wから400Wの間、または400Wから500Wの間の、RFバイアスパワーを供給するように構成される。ある例では、RFバイアスパワーは、例えば、100W未満、50W未満、または25W未満である。プラズマプロセス用のRFバイアスシステムは、当業者には良く知られている。また、基板バイアスシステム556は、直流電圧発生器を有し、-5kVから+5kVの間の直流バイアスを、基板ホルダ552に供給することができる。
基板バイアスシステム556は、さらに、必要な場合、RFバイアスパワーのパルスを提供するように構成される。パルス周波数は、1Hzよりも大きく、例えば、2Hz、4Hz、6Hz、8Hz、10Hz、20Hz、30Hz、50Hz、またはそれ以上とすることができる。当業者は、基板バイアスシステム556のパワーレベルを、処理される基板の寸法と関連付けることができることに留意する必要がある。例えば、300mmのSiウェハでは、処理中、200mmのウェハよりも大きなパワー消費が必要となる。
再度図9を参照すると、プラズマ処理システム510を制御するように、制御器599が構成される。制御器599は、マイクロプロセッサ、メモリ、およびデジタルI/Oポートを有し、プラズマ処理システム510の入力、およびプラズマ処理システム510からのモニター出力を伝達し、活性化するのに十分な制御電圧が生成される。また、制御器599は、プラズマ処理チャンバ550、真空ポンプ555、ヒータ557、基板バイアスシステム556、およびマイクロ波電源561に結合され、これらと情報を交換する。メモリに保管されたプログラムを用いて、保管された処理レシピにより、プラズマ処理システム510の前述の部材が制御される。制御器599の一例は、UNIX（登録商標）系ワークステーションである。あるいは、制御器599は、汎用コンピュータ、デジタル処理システム等として、実施されても良い。
図10には、本発明の別の実施例による、基板を処理するためのRLSA（登録商標）を有する、マイクロ波プラズマ処理システムの概略図を示す。図10に示すように、プラズマ処理システム10は、プラズマ処理チャンバ20（真空チャンバ）、アンテナユニット50、および基板ホルダ21を有する。プラズマ処理チャンバ20の内部は、プラズマガス供給ユニット30の下方に配置されたプラズマ発生領域R1と、基板ホルダ21の上部のプラズマ拡散領域R2とに、大まかに区画化されている。プラズマ発生領域R1において生じたプラズマは、数電子ボルト（eV）の電子温度を有する。プラズマがプラズマ拡散領域R2に拡散すると、膜形成プロセスが実施され、基板ホルダ21近傍のプラズマの電子温度は、約2eV未満の値に低下する。基板ホルダ21は、プラズマ処理チャンバ20の底部の中央に配置され、基板Wを支持する基板ホルダとして機能する。基板ホルダ21の内部には、絶縁部材21a、冷却ジャケット21b、および基板温度を制御する温度制御ユニット（図示されていない）が提供される。
プラズマ処理チャンバ20の上部は、開放端となっている。プラズマガス供給ユニット30は、基板ホルダ21とは反対の側に配置され、Oリング（図示されていない）のようなシール部材を介して、プラズマ処理チャンバ20の上部に取り付けられる。誘電体窓としても機能し得る、プラズマガス供給ユニット30は、アルミニウム酸化物または石英のような材料で構成されても良く、平坦な表面を有する。プラズマガス供給ユニット30の平坦表面の基板ホルダ21との反対側には、複数のガス供給孔31が設けられる。複数のガス供給孔31は、ガスフローチャネル32を介して、プラズマガス供給ポート33と連通する。プラズマガス供給源34は、例えば、アルゴン（Ar）ガス、または他の不活性ガスのようなプラズマガスを、プラズマガス供給ポート33に提供する。次に、プラズマガスは、複数のガス供給孔31を介して、プラズマ発生領域R1に均一に供給される。
プラズマ処理システム10は、さらに、プロセスガス供給ユニット40を有し、これは、プラズマ処理チャンバ20のプラズマ発生領域R1とプラズマ拡散領域R2の間に、中心化される。プロセスガス供給ユニット40は、例えば、マグネシウム（Mg）を含有するアルミニウム合金、またはステンレス鋼のような、導電性材料で構成されても良い。プラズマガス供給ユニット30と同様、プロセスガス供給ユニット40の平坦表面には、複数のガス供給孔41が設けられる。プロセスガス供給ユニット40の平坦表面は、基板ホルダ21の反対側に設けられる。
プラズマ処理チャンバ20は、さらに、プラズマ処理チャンバ20の底部に接続された排気ライン26と、該排気ライン26を圧力制御器バルブ28および真空ポンプ29に接続する、真空ライン27とを有する。圧力制御器バルブ28を用いて、プラズマ処理チャンバ20内で所望のガス圧力が達成されても良い。
図11には、プロセスガス供給ユニット40の上面図を示す。この図に示すように、プロセスガス供給ユニット40内には、グリッド状のガスフローチャネル42が形成される。グリッド状ガスフローチャネル42は、鉛直方向に形成された複数のガス供給孔41の上部端と連通する。複数のガス供給孔41の下側部分は、基板ホルダ21に向かって開放されている。複数のガス供給孔41は、グリッドパターン状のガスフローチャネル42を介して、プロセスガス供給ポート43と連通する。
また、プロセスガス供給ユニット40には、複数の開口44が形成され、該複数の開口44は、鉛直方向にプロセスガス供給ユニット40を貫通する。複数の開口44は、プラズマガス、例えば、アルゴン（Ar）ガス、ヘリウム（He）ガス、または他の不活性ガスを、基板ホルダ21の上部のプラズマ拡散領域R2に導入する。図11に示すように、複数の開口44は、隣接するガスフローチャネル42同士の間に形成される。プロセスガスは、3つの別個のプロセスガス供給源45-47から、プロセスガス供給ポート43に供給されても良い。プロセスガス供給源45-47は、H2ガス、O2ガス、またはArガスを供給しても良い。ただし、他のガスを使用しても良い。
プロセスガスは、グリッド状ガスフローチャネル42を通って流れ、複数のガス供給孔41を介して、プラズマ拡散領域R2に均一に供給される。さらに、プラズマ処理システム10は、プロセスガスの供給を制御する、4つのバルブ（V1乃至V4）と、4つのマスフロー流速制御器（MFC1-MFC4）と、を有する。
外部マイクロ波発生器55は、同軸導波管54を介して、所定の周波数、例えば2.45GHzのマイクロ波を、アンテナユニット50に提供する。同軸導波管54は、内部導体54Bと、外部導体54Aとを有する。マイクロ波発生器55からのマイクロ波は、プラズマガス供給ユニット30の直下のプラズマ発生領域R1に電場を形成し、この電場により、プラズマ処理チャンバ20内のプロセスガスの励起が生じる。
図12には、アンテナユニット50の部分断面図を示す。この図に示すように、アンテナユニット50は、平坦アンテナの主本体部51と、放射状ラインスロット板52と、マイクロ波の波長を短くする誘電体板53とを有しても良い。平坦アンテナの主本体部51は、開放端底部表面を有する、円形状であっても良い。平坦アンテナの主本体部51および放射状ラインスロット板52は、導電性材料で構成されても良い。
放射状ラインスロット板52には、複数のスロット56が設けられ、円偏向された波が形成される。複数のスロット56は、各スロットの間に微小ギャップを有し、実質的にT形状に配置される。複数のスロット56は、同心円パターンで、または周囲方向に沿ったらせんパターンで、配置される。スロット56aおよび56bは、相互に垂直であるため、2つの直交偏向成分を有する円偏向の波は、放射状ラインスロット板52から、平面波として放射される。
誘電体板53は、低ロスの誘電体材料、例えばアルミニウム酸化物（Al2O3）、またはシリコン窒化物（Si3N4）で構成される。これは、放射状ラインスロット板52と平坦アンテナ主本体部51の間に配置される。放射状ラインスロット板52は、シール部材（図示されていない）用いて、放射状ラインスロット板52がカバー板23と密着するようにして、プラズマ処理チャンバ20に取り付けられる。カバー板23は、プラズマガス供給ユニット30の上部表面に配置され、アルミニウム酸化物（Al2O3）のような、マイクロ波透過性誘電体材料から形成される。
外部高周波電源22は、整合ネットワーク25を介して、基板ホルダ21と電気的に接続される。外部高周波電源22は、所定の周波数、例えば13.56MHzのRFバイアスパワーを生成し、基板Wに誘導される、プラズマ内のイオンのエネルギーを制御する。電源22は、さらに、必要な場合、RFバイアスパワーのパルスを提供するように構成される。パルスの周波数は、1Hzよりも大きく、例えば、2Hz、4Hz、6Hz、8Hz、10Hz、20Hz、30Hz、50Hz、またはより大きくても良い。電源22は、0Wから100Wの間、100Wから200Wの間、200Wから300Wの間、300Wから400Wの間、または400Wから500Wの間のRFバイアスパワーを供給するように構成される。電源22のパワーレベルが被処理基板の寸法に相関することは、当業者には明らかである。例えば、300mmのSiウェハでは、処理の間、200mmのウェハよりも大きなパワー消費が必要となる。プラズマ処理システム10は、さらに、直流電圧発生器35を有し、基板ホルダ21に、-5kVから+5kVの間の直流電圧バイアスを提供することができる。
基板を処理するための複数の実施例について、説明した。前述の本発明の実施例は、一例を示し説明するために提供されたものであり、本発明を記載通りの形態に限定することを意図するものではない。本記載および以下の特許請求の範囲は、記載の目的のみのために使用される用語を含み、これらは限定することを意図するものではない。
前述の示唆に基づいて、多くの変更および修正が可能であることは、当業者には明らかである。当業者は、図に示された各種部材の様々な等価な組み合わせおよび置換を認識し得る。従って、本発明の範囲は、この詳細な説明によっては限定されず、請求項の記載によって限定されることが意図される。

Claims (17)

  1. 基板を処理する方法であって、
    上部に酸化層が形成された基板を提供するステップと、
    フッ素系層で前記酸化層を置換するステップと、
    酸化雰囲気に前記フッ素系層を暴露するステップであって、前記フッ素系層は、前記酸化雰囲気による酸化に対して前記基板を保護する、ステップと、
    プラズマプロセスを用いて、前記基板から前記フッ素系層を除去するステップと、
    を有し、
    前記置換するステップは、
    a）NH 3 およびHF、またはb）NF 3 およびHFを含む清浄化ガスに、前記酸化層を暴露するステップ
    を有し、
    前記暴露するステップは、前記フッ素系層で基板をパッシベーションする、方法。
  2. 基板を処理する方法であって、
    上部に酸化層が形成された基板を提供するステップと、
    フッ素系層で前記酸化層を置換するステップと、
    酸化雰囲気に前記フッ素系層を暴露するステップであって、前記フッ素系層は、前記酸化雰囲気による酸化に対して前記基板を保護する、ステップと、
    プラズマプロセスを用いて、前記基板から前記フッ素系層を除去するステップと、
    を有し、
    前記置換するステップは、
    前記基板から前記酸化層を除去するステップと、
    その後、前記フッ素系層で前記基板をパッシベーションするステップと、
    を有し、
    前記酸化層を除去するステップは、
    a）NH 3 およびHF、またはb）NF 3 およびHFを含む清浄化ガスに、前記酸化層を暴露するステップと、
    その後、前記基板を熱処理するステップと、
    を有する、方法。
  3. 前記パッシベーションするステップは、
    前記基板をフッ素含有プラズマに暴露するステップ
    を有する、請求項2に記載の方法。
  4. 前記フッ素含有プラズマは、マイクロ波プラズマ源を用いて生成される、請求項3に記載の方法。
  5. 前記酸化雰囲気は、空気を含む、請求項1乃至4のいずれか一つに記載の方法。
  6. 前記除去するステップは、
    H2、N2、Ar、NH3、またはこれらの2もしくは3以上の組み合わせを含有するプラズマに、前記フッ素系層を暴露するステップ
    を有する、請求項1乃至5のいずれか一つに記載の方法。
  7. 前記基板は、Si、SiGe、Ge、または化合物半導体を有する、請求項1乃至6のいずれか一つに記載の方法。
  8. 基板を処理する方法であって、
    上部に酸化層が形成された基板を提供するステップと、
    フッ素系層で前記酸化層を置換するステップと、
    酸化雰囲気に前記フッ素系層を暴露するステップであって、前記フッ素系層は、前記酸化雰囲気による酸化に対して前記基板を保護する、ステップと、
    プラズマプロセスを用いて、前記基板から前記フッ素系層を除去するステップと、
    前記除去するステップの後、前記基板上に酸素含有界面層を形成するステップと、
    前記酸素含有界面層上に高k膜を成膜するステップと、
    を有する、方法。
  9. 前記基板上に酸素含有界面層を形成するステップは、
    O、O3、H2O、またはこれらの組み合わせを含む酸素含有プラズマに、前記基板を暴露するステップ
    を有する、請求項8に記載の方法。
  10. 前記酸素含有プラズマは、マイクロ波プラズマ源を用いて形成される、請求項9に記載の方法。
  11. 前記基板は、前記フッ素系層を除去するステップの前から、前記高k膜を成膜するステップの後まで、真空条件下に維持される、請求項10に記載の方法。
  12. 基板を処理する方法であって、
    上部にGeを含む酸化層が形成されたGe含有基板を提供するステップと、
    a）NH3およびHF、またはb）NF3およびHFを含む清浄化ガスへの暴露により、前記Ge含有基板から前記酸化層を除去するステップであって、前記清浄化ガスへの暴露は、さらに、フッ素系層を用いて前記Ge含有基板をパッシベーションする、ステップと、
    酸化雰囲気に前記フッ素系層を暴露するステップであって、前記フッ素系層は、前記酸化雰囲気による酸化に対して前記Ge含有基板を保護する、ステップと、
    H2ガスを含むマイクロ波プラズマプロセスを用いて、前記Ge含有基板から前記フッ素系層を除去するステップと、
    その後、マイクロ波プラズマプロセスを用いて、前記Ge含有基板上に酸素含有界面層を形成するステップと、
    前記酸素含有界面層上に高k膜を成膜するステップであって、前記Ge含有基板は、前記フッ素系層を除去するステップの前から、前記高k膜を成膜するステップの後まで、真空条件下に維持される、ステップと、
    を有する、方法。
  13. 基板を処理する方法であって、
    真空処理ツール内にパッシベーションされた基板を提供するステップであって、前記パッシベーションされた基板は、酸化雰囲気による酸化に対して前記パッシベーションされた基板を有効に保護するフッ素系層を有する、ステップと、
    前記真空処理ツール内で、マイクロ波プラズマプロセスを用いて、前記パッシベーションされた基板から前記フッ素系層を除去し、これにより清浄な基板を形成するステップと、
    真空条件下で、前記清浄な基板を処理するステップと、
    を有し、
    前記パッシベーションされた基板を提供するステップは、
    上部に酸化層が形成された前記基板を提供するステップと、
    前記酸化層を前記フッ素系層で置換するステップと、
    を有し、
    前記置換するステップは、
    a）NH 3 およびHF、またはb）NF 3 およびHFを含む清浄化ガスに、前記酸化層を暴露するステップ
    を有し、
    前記暴露するステップは、前記酸化層を除去し、前記フッ素系層を用いて前記基板をパッシベーションする、方法。
  14. 前記パッシベーションされた基板は、Si、SiGe、Ge、または化合物半導体を有する、請求項13に記載の方法。
  15. 前記基板は、前記フッ素系層を除去するステップの前から、前記清浄な基板を処理するステップの後まで、真空条件下に維持される、請求項13に記載の方法。
  16. 前記パッシベーションされた基板は、陥凹特徴部と、該陥凹特徴部内の金属コンタクトとを有する、請求項13に記載の方法。
  17. 前記除去するステップの後に、前記基板上に酸素含有界面層を形成するステップと、
    前記酸素含有界面層上に高k膜を成膜するステップと、
    を有する、請求項13に記載の方法。
JP2017507853A 2014-08-12 2015-08-11 基板処理方法 Active JP6566430B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462036474P 2014-08-12 2014-08-12
US62/036,474 2014-08-12
PCT/US2015/044623 WO2016025462A1 (en) 2014-08-12 2015-08-11 Substrate processing method

Publications (3)

Publication Number Publication Date
JP2017526181A JP2017526181A (ja) 2017-09-07
JP2017526181A5 JP2017526181A5 (ja) 2018-09-06
JP6566430B2 true JP6566430B2 (ja) 2019-08-28

Family

ID=55302680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017507853A Active JP6566430B2 (ja) 2014-08-12 2015-08-11 基板処理方法

Country Status (5)

Country Link
US (1) US9558962B2 (ja)
JP (1) JP6566430B2 (ja)
KR (1) KR102396247B1 (ja)
TW (1) TWI587389B (ja)
WO (1) WO2016025462A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150118416A1 (en) * 2013-10-31 2015-04-30 Semes Co., Ltd. Substrate treating apparatus and method
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
US10276469B2 (en) * 2015-04-17 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor device structure
US10876206B2 (en) 2015-09-01 2020-12-29 Silcotek Corp. Thermal chemical vapor deposition coating
US20170283943A1 (en) 2016-03-29 2017-10-05 Silcotek Corp. Treated article, system having treated article, and process incorporating treated article
US10580658B2 (en) * 2016-04-13 2020-03-03 Tokyo Electron Limited Method for preferential oxidation of silicon in substrates containing silicon and germanium
JP6742165B2 (ja) * 2016-06-14 2020-08-19 東京エレクトロン株式会社 窒化珪素膜の処理方法および窒化珪素膜の形成方法
US10707152B2 (en) * 2017-01-16 2020-07-07 Innolux Corporation High-frequency device and manufacturing method thereof
US11388809B2 (en) * 2019-03-25 2022-07-12 Recarbon, Inc. Systems for controlling plasma reactors
WO2020252306A1 (en) 2019-06-14 2020-12-17 Silcotek Corp. Nano-wire growth

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313042B1 (en) * 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas
US6579812B2 (en) * 2001-05-22 2003-06-17 Macronix International Co Ltd. Method for removing residual polymer after the dry etching process and reducing oxide loss
US6872323B1 (en) * 2001-11-01 2005-03-29 Novellus Systems, Inc. In situ plasma process to remove fluorine residues from the interior surfaces of a CVD reactor
US6746970B2 (en) * 2002-06-24 2004-06-08 Macronix International Co., Ltd. Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
US20050045206A1 (en) * 2003-08-26 2005-03-03 Smith Patricia Beauregard Post-etch clean process for porous low dielectric constant materials
US7977244B2 (en) * 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process
JP5084250B2 (ja) * 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
JP5374039B2 (ja) 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
US8133797B2 (en) 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
JP5508701B2 (ja) * 2008-08-28 2014-06-04 岩谷産業株式会社 半導体処理装置及び処理方法
JP5492574B2 (ja) * 2010-01-08 2014-05-14 東京エレクトロン株式会社 基板のクリーニング方法及び基板のクリーニング装置
US20120273861A1 (en) * 2011-04-29 2012-11-01 Shanghan Institute Of Microsystem And Imformation Technology,Chinese Academ Method of depositing gate dielectric, method of preparing mis capacitor, and mis capacitor
US20130012012A1 (en) * 2011-07-10 2013-01-10 Chien-Liang Lin Semiconductor process
US8679982B2 (en) * 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) * 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen

Also Published As

Publication number Publication date
TW201614728A (en) 2016-04-16
JP2017526181A (ja) 2017-09-07
WO2016025462A9 (en) 2016-04-07
TWI587389B (zh) 2017-06-11
WO2016025462A1 (en) 2016-02-18
US20160049309A1 (en) 2016-02-18
KR20170042315A (ko) 2017-04-18
US9558962B2 (en) 2017-01-31
KR102396247B1 (ko) 2022-05-09

Similar Documents

Publication Publication Date Title
JP6566430B2 (ja) 基板処理方法
KR101163264B1 (ko) 플라즈마 프로세싱을 사용하여 하이-ｋ 층을 포함하는 게이트 유전체 스택을 변형하는 방법
US7655574B2 (en) Method of modifying insulating film
JP5042038B2 (ja) 半導体装置を製造する方法
KR101938441B1 (ko) 반도체 디바이스의 형성 방법
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
TWI618152B (zh) 基板上三維結構之層的含氨電漿氮化
KR102083036B1 (ko) 수소 플라즈마를 사용하여 반도체 상에 계면층을 형성하는 방법
KR20170074766A (ko) 수소 플라즈마 처리된 표면에 대한 도펀트 가스를 사용한 컨포멀한 도핑
KR102396835B1 (ko) 마이크로파 플라즈마에 의한 나노와이어의 모서리 라운딩 및 트리밍 방법
KR102003058B1 (ko) 피처리 기체의 처리 방법
TWI621218B (zh) 包含鍺之半導體元件及其形成方法
JP2016225356A (ja) 半導体素子の製造方法
TW201034078A (en) Methods for forming conformal oxide layers on semiconductor devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190723

R150 Certificate of patent or registration of utility model

Ref document number: 6566430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250