JP2016225356A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2016225356A
JP2016225356A JP2015107555A JP2015107555A JP2016225356A JP 2016225356 A JP2016225356 A JP 2016225356A JP 2015107555 A JP2015107555 A JP 2015107555A JP 2015107555 A JP2015107555 A JP 2015107555A JP 2016225356 A JP2016225356 A JP 2016225356A
Authority
JP
Japan
Prior art keywords
plasma
doping
substrate
processed
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015107555A
Other languages
English (en)
Inventor
博一 上田
Hiroichi Ueda
博一 上田
三好　秀典
Shusuke Miyoshi
秀典 三好
正浩 岡
Masahiro Oka
正浩 岡
源志 中村
Motoshi Nakamura
源志 中村
勇気 小林
Yuuki Kobayashi
勇気 小林
靖広 杉本
Yasuhiro Sugimoto
靖広 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015107555A priority Critical patent/JP2016225356A/ja
Priority to KR1020160063384A priority patent/KR20160140423A/ko
Priority to US15/165,085 priority patent/US20160351398A1/en
Publication of JP2016225356A publication Critical patent/JP2016225356A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32293—Microwave generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

【課題】ゲルマニウムまたはＩＩＩ−Ｖ族を含む被処理基板を用いて高品質なＰＮ接合を伴う半導体素子を製造すること。
【解決手段】被処理基板にドーパントを注入して半導体素子を製造する方法である。マイクロ波を用いて処理容器内に高周波プラズマを発生させる。発生させた高周波プラズマを用いて、処理容器内の保持台に保持されたゲルマニウムを含む被処理基板に対してプラズマドーピング処理を行う。
【選択図】図４

Description

この発明は、半導体素子の製造方法に関するものである。
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）やＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体素子は、被処理基板となる半導体基板（ウェハ）に対して、ドーピング、エッチング、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング等の処理を施して製造される。
ここで、ドーピングを行う手法として、イオン注入装置を用いたドーピングであるイオンドーピングがあり、直接プラズマを利用してドーパントのラジカルやイオンを被処理対象物の表面に注入する事を特徴としたプラズマドーピング手法がある。また、近年、３次元構造を有するＦｉｎ型ＦＥＴ（Ｆｉｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）型半導体素子のようなドーピング被対象物に対して、立体的な構造物の凹凸部位に関わらす均一にドーパント不純物を注入する方法（コンフォーマルドーピング）の要求が非常に強くなった事から、プラズマを用いたドーピング手法が多数試みられ、報告されている。
また他方、近年、シリコン基板を用いた微細化や高速化がほぼ限界となりつつある。このため、被処理基板としてシリコンに代えてシリコンよりも電気的特性が優れた材料を用いる試みが活発になっている。たとえば、シリコンよりもキャリア移動度が高いゲルマニウム（Ｇｅ）や、インジウム等のＩＩＩ−Ｖ族が半導体素子の基板材料として検討されている。
K. Han*、 S. Tang、 T. Rockwell、 L. Godet、 H. Persing、 C. Campbell、 S. Salimian、 Junction Technology （IWJT）、 2012 12th International Workshop on 、 Date 14-15 May 2012、 IEEE Y. Sasaki、 L. Godet1、 T. Chiarella、 D. P. Brunco2、 T. Rockwell1、 J. W. Lee、 B.Colombeau1、 M. Togo、 S. A. Chew、 G. Zschaetszch、 K.B. Noh3、 A. De Keersgieter、 G. Boccardi、 M. S. Kim、 G. Hellings、 P.Martin1、W. Vandervorst、 A. Thean、 and N. Horiguchi、 "Improved Sidewall Doping of Extensions by AsH3 Ion Assisted Deposition and Doping(IADD) with Small Implant Angle for Scaled NMOS Si Bulk FinFETs"、 proceeding IEDM 2013、 IEEE Janssens et al., IVST B24, 510 (2006) Impellizzeri et al., J. Appl. Phys. 106, 013518 (2009) H. Ueda, P.L.G. Ventzek, M. Oka, M. Horigome, Y. Kobayashi, Y.Sugimoto, T. Nozawa, and S. Kawakami, "Conformal doping of topographic silicon structures using a radial line slot antenna plasma source" J. Appl. Phys. 115, 214904 (2014) H. Miyoshi et al., JJAP 53 (2014) 04EA05. S.Brotzmann et al., JAP 103 (2009), 033508. C.O. Chui et al., APL 83 (2003) p. 3275.
しかしながら、非特許文献３に示すように、たとえばゲルマニウムを被処理基板として用いた場合、従来シリコン基板に施していた処理条件と同様の処理条件でイオン注入やアニーリングを実施すると、激しい表面荒れが生じる。このため、従来のシリコン基板に用いていた処理と同様の処理をゲルマニウムやＩＩＩ−Ｖ族に用いたのでは、表面が滑らかな製品を製造することができない。
そこで、非特許文献４が示すように、表面荒れを抑制するために、ゲルマニウム基板上に二酸化シリコンを堆積する技術や、イオン注入時にウェハを液体窒素で冷却して表面荒れを抑制する技術が提案されている。
しかしながら、これらの方法は、プロセス（工程）を組み立てる上で大きな制約を強いる手法であり、適応させる場合には新たな課題を生じさせる懸念がある。たとえば、非特許文献４が示すようなゲルマニウム基板上に二酸化シリコンを堆積する方法は、ゲルマニウム基板中に元素を浅く注入したい場合は使えない。また、イオン注入時にウェハを液体窒素で冷却する方法は、ウェハ表面の結露の対策等が必要であるので、ＬＳＩ製造プロセス向けにウェハ基板材料を冷却しながらイオン注入を実施できる設備の構築は容易ではない。
また、ゲルマニウムを被処理基板とした場合、基板内のｎ型不純物の活性化濃度が低くなる事が知られている。さらに、不純物の不活性化は特にｎ型不純物において顕著であるが、ｐ型不純物についても、基板表面付近で不純物喪失が生じる。
さらに、シリコン基板の場合と同様、ゲルマニウムを被処理基板に用いた場合も、３次元構造を有するＦｉｎＦＥＴ型半導体素子のような形状については、コンフォーマルドーピングを達成することが難しい。これについては、非特許文献５に詳細な説明がある。
開示する半導体素子の製造方法は、１つの実施態様において、被処理基板にドーパントを注入して半導体素子を製造する方法であって、マイクロ波を用いて処理容器内に高周波プラズマを発生させることで、処理容器内の保持台に保持されたゲルマニウムを含む被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程を含む。
開示する半導体素子の製造方法の１つの実施態様によれば、被処理基板にゲルマニウムやＩＩＩ−Ｖ族が含まれる場合でも高品質なＰＮ接合を伴う半導体素子を製造することができるという効果を奏する。
図１は、第１の実施形態に係るドーピング装置の要部を示す概略断面図である。 図２は、図２に示すドーピング装置に含まれるスロットアンテナ板を、図１中の矢印ＩＩＩの方向から見た概略図である。 図３は、第１の実施形態に係る半導体素子の製造方法の処理の流れの一例を示すフローチャートである。 図４は、第１の実施形態に係る半導体素子の製造方法を用いてゲルマニウム基板にヒ素をドーピングした際に得られるＳＩＭＳプロファイルの一例を示す図である。 図５は、第１の実施形態に係る半導体素子の製造方法を用いた場合のドーパントのアニール温度に対する拡散係数をプロットした図である。 図６は、第１の実施形態に係る半導体素子の製造方法を用いてアニール処理を実施した場合の、アニール温度に対するシート抵抗値を４端針法およびホール効果測定法で検証した結果を示す図である。
以下に、開示する半導体素子の製造方法の実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により開示する発明が限定されるものではない。実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
以下に説明する実施形態に係るマイクロ波を利用したプラズマドーピングは、ドーパントの注入原理が異なる手法すなわちドーパントをイオン化して注入する手法に対して、全く新しい被対象サンプルへのドーパントの注入原理を提案するものである。
本実施形態に係るプラズマドーピングでは、積極的に低エネルギーイオン（１〜２ｅＶ）またはドーパントのラジカル成分を高圧条件下（１００ｍＴｏｒｒ以上）で利用する。マイクロ波プラズマは、ＩＣＰ（Inductively Coupled Plasma、誘導結合プラズマ）等を利用する手法と比較して、同一圧力条件下で生成できるプラズマ中の電子温度を約半分にすることができる。さらに、マイクロ波プラズマは、プラズマ中の電子密度を濃く生成することができる。このため、上記のような高圧条件下でのプラズマドーピング処理が可能である。これに対して、他のプラズマ源（たとえばＩＣＰ）等では、被処理基板へのダメージを抑えるためには低圧（１００ｍＴｏｒｒ以下）を選択するしかなく、この条件では、特にヒ素のような質量が大きい元素を凹凸を有する基板に低ダメージで打ちこむことはできないと考えられていた。
以下に説明する実施形態においては、マイクロ波を利用したプラズマドーピングを用いることにより、ヒ素等の質量が大きい元素であっても凹凸を有する基板に低ダメージで打ちこむことを可能にする。さらに、２段階アニーリングを施すことで凹凸を有する基板に対してもコンフォーマルドーピングを達成する。
（第１の実施形態）
第１の実施形態に係る半導体素子の製造方法は、被処理基板にドーパントを注入して半導体素子を製造する方法であって、マイクロ波を用いて処理容器内に高周波プラズマを発生させることで、処理容器内の保持台に保持されたゲルマニウムを含む被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程を含む。
また、第１の実施形態に係る半導体素子の製造方法において、プラズマドーピング処理工程は、高周波プラズマとして表面波プラズマを発生させる。
また、第１の実施形態に係る半導体素子の製造方法は、プラズマドーピング処理が行われた被処理基板に対してアニール処理を行うアニール処理工程をさらに含む。
また、第１の実施形態に係る半導体素子の製造方法は、アニール処理工程において、中間的アニーリング処理を実行した後、被処理基板内の不純物を活性化するための活性化アニーリング処理を実行する。
また、第１の実施形態に係る半導体素子の製造方法において、中間的アニーリング処理は、３００℃以上６５０℃以下の温度で実施する。
また、第１の実施形態に係る半導体素子の製造方法において、活性化アニーリング処理は、約６５０℃以上８００℃以下の温度で実施する。
第１の実施形態に係る半導体素子の製造方法においては、被処理基板に対してプラズマドーピングを実施する。たとえば、第１の実施形態に係る半導体素子の製造方法において、ドーピング装置は、マイクロ波を用いて高周波プラズマを生成する。またたとえば、第１の実施形態に係る半導体素子の製造方法において、ドーピング装置は、マイクロ波を用いて表面波プラズマを生成する。またたとえば、第１の実施形態に係る半導体素子の製造方法において、ドーピング装置は、プラズマドーピングにより、ゲルマニウムを含む被処理基板に所定のドーパントを打ちこむ。被処理基板に対するダメージが少ないプラズマドーピングを使用することによって、表面荒れを生じやすいゲルマニウムを含む被処理基板の表面荒れを抑制する。
第１の実施形態では、被処理基板としてゲルマニウムを含む基板を用いる。たとえばシリコンゲルマニウム（ＳｉＧｅ）基板を用いる。また、ゲルマニウムと同様に従来のイオン注入等の手法では表面荒れを生じやすい他の材料も同様に用いることができる。たとえば、ＩＩＩ−Ｖ族半導体等の材料を用いてもよい。ＩＩＩ族元素としては、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等が挙げられる。また、Ｖ族元素としては、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等が挙げられる。ＩＩＩ−Ｖ族半導体はたとえば、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）等が挙げられる。
また、第１の実施形態に係る半導体素子の製造方法では、プラズマドーピングを実施したのち、被処理基板に対して２段階アニーリング処理を実施することで、コンフォーマルドーピングを実現する。２段階アニーリング処理では、コンフォーマルドーピングを達成するための中間的アニーリング処理を実行したのちに、ドーピングされた不純物の活性化を目的とする活性化アニーリング処理を別途行う。２段階アニーリング処理の詳細は後述する。
（第１の実施形態に係るドーピング装置）
図１は、第１の実施形態に係るドーピング装置の要部を示す概略断面図である。また、図２は、図１に示すドーピング装置に含まれるスロットアンテナ板を下方側、すなわち、図１中の矢印ＩＩＩの方向から見た図である。なお、図１において、理解の容易の観点から、部材の一部のハッチングを省略している。また、この実施形態においては、図１における紙面上下方向を、ドーピング装置における上下方向としている。
図１及び図２を参照して、ドーピング装置３１は、その内部で被処理基板Ｗにドーピングを行う処理容器３２と、処理容器３２内にプラズマ励起用のガスや、ドーピングガスを供給するガス供給部３３と、その上で被処理基板Ｗを保持する円板状の保持台３４と、マイクロ波を用いて処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、処理容器３２内の圧力を調整する圧力調整機構と、保持台３４に交流のバイアス電力を供給するバイアス電力供給機構と、ドーピング装置３１全体の動作を制御する制御部２８とを備える。制御部２８は、ガス供給部３３におけるガス流量、処理容器３２内の圧力、保持台３４に供給されるバイアス電力等、ドーピング装置３１全体の制御を行う。
処理容器３２は、保持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、及び誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第１のガス供給部４６と、被処理基板Ｗの外側からガスを吹付ける第２のガス供給部４７とを含む。第１のガス供給部４６においてガスを供給するガス供給孔３０は、誘電体窓３６の径方向中央であって、保持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第１のガス供給部４６は、第１のガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ励起用の不活性ガスやドーピングガスを供給する。第２のガス供給部４７は、側壁４２の上部側の一部において、処理容器３２内にプラズマ励起用の不活性ガスやドーピングガスを供給する複数のガス供給孔５０を設けることにより形成されている。複数のガス供給孔５０は、周方向に等しい間隔を開けて設けられている。第１のガス供給部４６及び第２のガス供給部４７には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスやドーピングガスが供給される。なお、要求や制御内容等に応じて、第１のガス供給部４６及び第２のガス供給部４７から別のガスを供給することもでき、それらの流量比等を調整することもできる。
保持台３４には、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源５８がマッチングユニット５９を介して保持台３４内の電極に電気的に接続されている。この高周波電源５８は、例えば、１３．５６ＭＨｚの高周波を所定の電力（バイアスパワー）で出力可能である。マッチングユニット５９は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器３２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。なお、ドーピング時において、この保持台３４へのバイアス電圧の供給は、必要に応じて適宜変更される。制御部２８は、バイアス電力供給機構として、保持台３４に供給される交流のバイアス電力を制御する。
保持台３４は、静電チャック（図示せず）によりその上に被処理基板Ｗを保持可能である。また、保持台３４は、温度制御のためのヒータ３４ａ等を備え、保持台３４の内部に設けられた温度調整機構２９により所望の温度に設定可能である。保持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。環状の排気孔４３の下方側には排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。制御部２８は、圧力調整機構として、排気装置による排気の制御等により、処理容器３２内の圧力を調整する。
プラズマ発生機構３９は処理容器３２外に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５を含む。また、プラズマ発生機構３９は、保持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６を含む。また、プラズマ発生機構３９は、複数のスロット孔４０が設けられており、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射するスロットアンテナ板３７を含む。また、プラズマ発生機構３９は、スロットアンテナ板３７の上方側に配置され、後述する同軸導波管５６から導入されたマイクロ波を径方向に伝播する誘電体部材３８を含む。
マッチング５３を有するマイクロ波発生器３５は、モード変換器５４及び導波管５５を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の具体的な材質としては、石英やアルミナ等があげられる。
スロットアンテナ板３７は、薄板状であって、円板状である。複数のスロット孔４０については、図２に示すように、それぞれ所定の間隔を開けて直交するように２つのスロット孔４０が一対となるように設けられており、一対をなしたスロット孔４０が周方向に所定の間隔を開けて設けられている。また、径方向においても、複数の一対のスロット孔４０が所定の間隔を開けて設けられている。ここで、スロットアンテナ板３７、好ましくは、ラジアルラインスロットアンテナである。
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って伝播される。マイクロ波は、内部に冷媒を循環させる循環路６０を有し誘電体部材３８等の温度調整を行う冷却ジャケット５２とスロットアンテナ板３７との間に挟まれた領域を径方向外側に向かって放射状に広がり、スロットアンテナ板３７に設けられた複数のスロット孔４０から誘電体窓３６に放射される。誘電体窓３６を透過したマイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。
このように、プラズマ発生機構は、処理容器３２内に露出していて保持台３４と対向する位置に設けられる誘電体窓３６を有する。ここで、誘電体窓３６と保持台３４に保持される被処理基板Ｗとの間の最短距離は、５．５ｃｍ以上１５ｃｍ以下とする。
ドーピング装置３１においてマイクロ波プラズマを発生させた場合、誘電体窓３６の下面４８の直下、具体的には、誘電体窓３６の下面４８の数ｃｍ程度下に位置する領域においては、プラズマの電子温度が比較的高いいわゆるプラズマ生成領域が形成される。そして、その鉛直方向下側に位置する領域には、プラズマ生成領域で生成されたプラズマが拡散するいわゆるプラズマ拡散領域が形成される。このプラズマ拡散領域は、プラズマの電子温度が比較的低い領域であり、この領域でプラズマドーピング処理、すなわち、ドーピングを行う。なお、ドーピング装置３１においてマイクロ波プラズマを発生させた場合、相対的にプラズマの電子密度が高くなる。そうすると、ドーピング時における被処理基板Ｗに対するいわゆるプラズマダメージを与えず、かつ、プラズマの電子密度が高いので、効率的なドーピング、具体的には例えば、ドーピング時間の短縮を図ることができる。
ここで、一般的なプラズマ源の誘導結合プラズマ（ＩＣＰ等）では、プラズマ中のラジカルおよび低エネルギーイオン成分に比べて、高エネルギーイオンの生成量が非常に多くなる為、被処理基板へのプラズマ照射ダメージも同時に増えてしまう。これに対して、マイクロ波プラズマを用いることで、圧力が１００ｍＴｏｒｒ以上の高圧帯において、効率よくラジカルおよび低エネルギーイオン成分を生成可能となる。また、マイクロ波プラズマを用いることで、ラジカル（活性種）はプラズマ電界に影響されない。つまり電気的に中性であるために、イオンに比べて、被処理基板へのプラズマ照射ダメージを圧倒的に軽減可能となる。
（第１の実施形態に係る半導体素子の製造方法の処理の流れの一例）
次に、上記のようなドーピング装置を用いて、被処理基板Ｗを用いて半導体素子を製造する方法について説明する。図３は、第１の実施形態に係る半導体素子の製造方法の処理の流れの一例を示すフローチャートである。
図３に示すように、第１の実施形態に係る半導体素子の製造方法では、まず、ゲルマニウムを含有する被処理基板Ｗを準備する（ステップＳ１）。そして、被処理基板Ｗを処理容器３２内に搬入し、保持台３４の上に保持する。ゲルマニウムを含有する被処理基板Ｗの一例としては上述のシリコンゲルマニウム（ＳｉＧｅ）基板が挙げられる。
次に、所定の処理条件でプラズマドーピングを実施する（ステップＳ２）。すなわち、処理容器３２内にドーピングガス（処理ガス）を供給し、プラズマドーピング処理を行う。すなわち、マイクロ波を用いて処理容器３２内にプラズマたとえば表面波プラズマを発生させることで、処理容器３２内の保持台３４に保持された被処理基板Ｗに対してプラズマドーピング処理を行うプラズマドーピング処理工程を実行する。より詳細には、制御部２８は、ラジアルラインスロットアンテナを介して、ラジカルおよび低エネルギーイオン成分を発生させることで、被処理基板Ｗをドーピングする。
ドーパントとしてヒ素（Ａｓ）を用いてゲルマニウムを含有する被処理基板Ｗにプラズマドーピングを実施する場合の処理条件の一例を以下に挙げる。
ドーピング装置： マイクロ波プラズマドーピング装置
マイクロ波パワー：５ｋＷ／ｃｍ２
圧力： ２３０ｍＴｏｒｒ
ＲＦバイアス： ３００Ｗ
処理ガス： ＡｓＨ３（０．７％）／Ｈｅ希釈ガス
処理ガス流量： ３４３ｓｃｃｍ（トータルガス流量１０００ｓｃｃｍ）
Ｈ２流量： ５ｓｃｃｍ
ドーピング時間： １００ｓｅｃ
なお、ＲＦバイアス（１３．５６ＭＨｚ）はプラズマをより安定させる目的で印加するので、ステージへのＲＦバイアス印加は必須要件ではない。また、制御部２８は、処理ガスのトータル流量を１０００ｓｃｃｍとした上で、ＡｓＨ３（０．７％）／Ｈｅ希釈ガス流量を３４３ｓｃｃｍ流し、残りのガスとしてＨｅガスを用いる。また、制御部２８は、Ｈ２ガスを添加してもよい。このＨ２ガスの添加は、プラズマ生成の均一性を改善させる目的で添加するため、本実施形態の半導体素子の製造方法においては必須要件ではない。なお、プラズマドーピングを実施する場合の処理条件は、上に示す条件に限定されるわけではない。
マイクロ波を用いてプラズマを生成させると、他のプラズマ源（例えばＩＣＰや容量結合プラズマ（ＣＣＰ）等のプラズマソース）と比べて、被処理サンプル（Wafer）に対して電子密度が高くかつ電子温度が低い特異的な状況下で、プラズマ処理が出来る事が知られている。このような状態のプラズマ中では、より多くの活性種（ラジカル）および低エネルギーイオンの生成が可能であるため、主にラジカルおよび低エネルギーイオン成分によるプラズマドーピング処理が可能である。
また、マイクロ波の投入電力を故意に下げ、かつ被処理サンプル（Wafer）の保持台に、ＲＦバイアスを強く印加させて故意に被処理基板に対して引き込み電界を与えた場合には、イオン性のプラズマ中原子が強く被処理サンプル（Wafer）に照射されることになり、主にイオンによるプラズマドーピング処理となる。例えば、５００Ｗ以上/（３００ｍｍウエハステージ)=７ｍＷ／ｃｍ２以上の１３．５６ＭＨｚのＲＦバイアスを印加させた場合には、主にイオンによるプラズマドーピング処理となる。このことを踏まえ、ＲＦバイアスを強く印加させて故意に被処理基板に対して引き込み電界を与えないことが好ましい。例えば、５００Ｗ以上/（３００ｍｍウエハステージ)=７ｍＷ／ｃｍ２以上の１３．５６ＭＨｚのＲＦバイアスをかけないことが好ましい。
また、プラズマドーピングの処理条件は、ドーパントや被処理基板の種類に応じて設定する。第１の実施形態では、フィン側面に高濃度にドーピングするために、ＡｓＨ３流量は多く、圧力は高くなるように設定する。ＡｓＨ３流量を多くし、圧力を高くすると、イオン成分を少なくして、主にフィン上面に高濃度ヒ素を含むヒ素酸化膜を厚く成膜することができる。なお、圧力の上限値は約５Ｔｏｒｒである。
上記の処理条件でプラズマドーピングを実施した後、プラズマドーピング処理が行われた被処理基板Ｗに対して熱処理（アニール処理）を実施する。これは非特許文献５に示すように、従来のＳｉ基板において、三次元構造を伴う被ドーピング基板サンプルへのコンフォーマルドーピングを所望する場合、コンフォーマルドーピング効果が確認されている、２段階による熱処理方式を用いることへの応用である。
熱処理は、中間的アニーリングと活性化アニーリングの２段階に分けて実施する。例えば、制御部２８は、保持台３４のヒータ３４ａや温度調整機構２９を制御することで、被処理基板Ｗを加熱する。
まず、制御部２８は、中間的アニーリングを実施する（ステップＳ３）。ここで、制御部２８は、３００度以上６５０度以下で中間的アニーリングを行う。
ここで、プラズマドーピング処理工程後の被処理基板に対してのアニール処理は、プラズマドーピング処理を行う装置内にて、プラズマドーピング処理の終了後に連続して実行して良い。ただし、これに限定されるものではない。例えば、プラズマドーピング処理を行う装置から一度搬出し、別の装置を用いてアニール処理を実行しても良い。アニール処理は、例えば、公知のＲＴＡ（Rapid Thermal Anneal）又はマイクロ波アニールを用いて実行して良い。
中間的アニーリングは、プラズマドーピング直後に被処理基板上に過剰に堆積したドーパントを含む化合物を揮発させて除去することを主たる目的とする。なお、中間的アニーリングを、ゲルマニウム基板中のドーパントの活性化処理を兼ねて実行するようにしてもよい。
次に、中間的アニーリングが実施された被処理基板Ｗに対して活性化アニーリングを実施する（ステップＳ４）。活性化アニーリングはドーピングされた不純物の活性化を目的とする。活性化アニーリングは、中間的アニーリングとは別に、スパイクアニールやフラッシュアニールなどの超高温かつ超短時間熱処理を行うものである。制御部２８は、たとえば、約６５０℃以上８００℃以下で活性化アニーリングを行う。
そして、アニール処理が終了した後、被処理基板Ｗは、保持台３４から外され、処理容器３２外に搬出される。
（第１の実施形態における効果−物理的ダメージの抑制）
ここで、従来の処理ではダメージを受けやすく表面荒れが生じやすいゲルマニウムやＩＩＩ−Ｖ族を含む被処理基板に対して、ラジアルラインスロットアンテナを用いて発生させたマイクロ波プラズマを使用する利点について説明する。例として、ラジアルラインスロットアンテナを用いて発生させたマイクロ波プラズマを用いて処理を行う場合と、一般的なプラズマ源である誘導結合プラズマを用いて処理を行う場合と、を比較する。以下、処理条件中、電子温度や電子密度、要求される圧力環境について説明する。
誘導結合により生成したプラズマの場合は、誘電体窓の下面からの距離にほぼ関係なく、およそ２．０ｅＶ程度の電子温度となる。このレベルの電子温度であると、プラズマ処理時に被処理基板にダメージを与える恐れがある。これに対して、ラジアルラインスロットアンテナを用いて生成したマイクロ波プラズマの場合、誘電体窓の下面からの距離にほぼ関係なく、およそ１．５ｅＶ程度の電子温度となる。このレベルのいわゆる低電子温度であれば、プラズマ処理時に被処理基板にダメージを与えることなく、プラズマ処理を実現できる。
また、誘導結合により生成したプラズマの場合は、誘電体窓の下面から離れるにつれて電子密度が高くなり、下面の距離が５０ｍｍ程度でピークとなり、さらに下面から離れるにつれて徐々に減少する。これに対してラジアルラインスロットアンテナを用いて生成したマイクロ波プラズマの場合は、誘電体窓の下面からの距離が離れるにつれ、電子密度が徐々に減少する。このため、ラジアルラインスロットアンテナを用いて生成したマイクロ波プラズマの場合は、所望の処理効率に応じて誘電体窓からの距離を調整して容易にプラズマ処理を実現できる。
また、ラジアルラインスロットアンテナを用いて生成したマイクロ波プラズマの場合、供給電力の大きさに関わらず、誘導結合により生成したプラズマの電子温度よりも低い電子温度で処理を実現できる。他方、電子密度については、供給電力を同じにした場合、ラジアルラインスロットアンテナを用いて生成したマイクロ波プラズマの方が、誘導結合により生成したプラズマよりも高い電子密度を実現できる。
このように、ラジアルラインスロットアンテナを用いて生成したマイクロ波プラズマを用いることで、低電子温度および高電子密度の状態でドーピングを行うことができる。このため、ドーピングによる被処理基板に対するプラズマダメージを低減することができ、低濃度のドーピングを効率的に実現できる。
また、ラジアルラインスロットアンテナを用いたマイクロ波によれば、低圧から高圧まで幅広い圧力環境下でプラズマを発生させることができる。このため、希釈ガスやプラズマ励起用のガスの種類にこだわる必要なく、また、ドーピングガスを処理容器内に供給した状態でプラズマを発生させてからドーピングを行うことができる。このため、被処理基板におけるドーズ量の面内均一性を高めることができる。
このようにラジアルラインスロットアンテナを用いてマイクロ波によりプラズマを生成した場合、一般的なプラズマ源である誘導結合プラズマと比較して、被処理基板へのプラズマ照射ダメージを低減することができる。
次に、具体的なデータを用いて、ゲルマニウム基板に対してプラズマドーピングを施した場合の物理的ダメージについて説明する。ゲルマニウム基板に対してプラズマドーピングを施した場合に基板に与えられる物理的なダメージは、熱処理を加えた場合のドーパントの広がりすなわち拡散の度合いにもとづいて評価することができる。これは結晶欠陥ダメージがある場合、ＴＥＤ（Tangent enhanced diffusion）効果により、拡散係数Ｄｏ（Diffusion Coefficiency）が増大するという原理を応用した評価方法である。
図４は、第１の実施形態に係る半導体素子の製造方法を用いてゲルマニウム基板にヒ素をドーピングした際に得られるＳＩＭＳプロファイルの一例を示す図である。図４の例は、マイクロ波プラズマを用いてヒ素をゲルマニウム基板にプラズマドーピングした後、ＲＴＡ熱処理（アニール処理）を行った場合のＳＩＭＳプロファイルである。図４は、横軸に基板の表面からの拡散距離を、縦軸にドーパント濃度を示す。
また、図５は、第１の実施形態に係る半導体素子の製造方法を用いた場合のドーパントのアニール温度に対する拡散係数をプロットした図である。結晶欠陥ダメージがある場合、ＴＥＤ効果により、拡散係数Ｄｏ（Diffusion Coefficiency）が増大することが知られている。図５は、発明者らが実施したマイクロ波プラズマを用いたヒ素ドーピングの実験データ（ＳＩＭＳプロファイル）から計算で得たＤｏ（４つの黒丸プロット）および、参考値としてIntrinsic Ｇｅ基板に対して熱拡散によりＡｓドープ層を形成させた場合およびＰドープ層を形成させた場合（非特許文献７）のＤｏおよびビームイオン注入の場合（非特許文献８）のＤｏと熱処理温度の関係を示した二つの直線を示している。
以下の式（１）により定数Ｄ０と活性化エネルギーＥａとを求める。
Figure 2016225356
 ただし、式（１）中、Ｄ０は定数、Ｅａは活性化エネルギー（ｅＶ）、ｋはボルツマン常数、Ｔは温度（Ｋ）である。
この結果から、発明者らの実施したマイクロ波プラズマを用いたＡｓドーピングでは、ＴＥＤがきわめて少ない、むしろ固体ドーパントを熱拡散により被対象基板へドーピングさせる固体不純物の熱拡散法（Solid Source Thermal Diffusion）に近いドーピングが実施可能であることが分かる。図５のプロットより明白ではあるが、得られたＤｏ値をビームイオン注入の場合と比較すると、発明者らの実施したマイクロ波プラズマを用いたＡｓドーピングでは、Ｄｏ＝０．１５（ｃｍ２／ｓ）に対して、比較対象のビームイオン注入の場合ではＤｏ＝３２（ｃｍ２／ｓ）となる。
図６は、第１の実施形態に係る半導体素子の製造方法を用いてアニール処理を実施した場合の、アニール温度に対するシート抵抗値を４端針法（４ＰＰ）およびホール効果測定法（ｖｄＰ）で検証した結果を示す図である。具体的には、発明者らが実施したマイクロ波プラズマを用いたＡｓドーピングに対してアニール処理を実施した場合において、適切な活性化がされているかどうかを確認するために、様々なアニール温度に対するシート抵抗値を４端針法（４ＰＰ）およびｖｄＰ（ホール効果測定法）で検証した結果を示す。この結果から、ゲルマニウム基板の場合には、４ＰＰおよびｖｄＰにおいて、シート抵抗値の一致がみられないが、いずれも温度を上げるとともにシート抵抗が減少している事から、マイクロ波プラズマを用いたＡｓドーピングに対してアニール処理を実施した場合でも、アニール温度に相当する活性化がなされていると考えられる。なお、４ＰＰおよびｖｄＰにおいて、シート抵抗値の一致が見られない理由については、測定上の誤差と考えられる。
このように、ヒ素のようにイオン質量が大きいドーパントを用いてゲルマニウム基板にプラズマドーピングを実施しても、熱拡散（Thermal Diffusion）によってドーピングを実施した場合と同様の拡散係数が得られる。すなわち、プラズマドーピングを用いることでゲルマニウム基板に対するダメージを小さく抑えてドーピングを実現することができる。
なお、プラズマドーピングの中でも特に、表面波プラズマを用いるプラズマドーピングでは、被処理基板に対するダメージが少ない。このため、表面波プラズマを用いることで、ゲルマニウム等従来のイオン注入では表面荒れを生じやすい材料であっても、少ないダメージでドーピングを実現することができる。
２８ 制御部
２９ 温度調整機構
３０ ガス供給孔
３１ ドーピング装置
３２ 処理容器
３３ ガス供給部
３４ 保持台
３４ａ ヒータ
３５ マイクロ波発生器
３６ 誘電体窓
３７ スロットアンテナ板
３８ 誘電体部材
３９ プラズマ発生機構
４０ スロット孔
K. Han*、 S. Tang、 T. Rockwell、 L. Godet、 H. Persing、 C. Campbell、 S. Salimian、 Junction Technology （IWJT）、 2012 12th International Workshop on 、 Date 14-15 May 2012、 IEEE Y. Sasaki、 L. Godet、 T. Chiarella、 D. P. Brunco、 T. Rockwell、 J. W. Lee、 B.Colombeau、 M. Togo、 S. A. Chew、 G. Zschaetszch、 K.B. Noh、 A. De Keersgieter、 G. Boccardi、 M. S. Kim、 G. Hellings、 P.Martin、W. Vandervorst、 A. Thean、 and N. Horiguchi、 "Improved Sidewall Doping of Extensions by AsH3 Ion Assisted Deposition and Doping(IADD) with Small Implant Angle for Scaled NMOS Si Bulk FinFETs"、 proceeding IEDM 2013、 IEEE Janssens et al., IVST B24, 510 (2006) Impellizzeri et al., J. Appl. Phys. 106, 013518 (2009) H. Ueda, P.L.G. Ventzek, M. Oka, M. Horigome, Y. Kobayashi, Y.Sugimoto, T. Nozawa, and S. Kawakami, "Conformal doping of topographic silicon structures using a radial line slot antenna plasma source" J. Appl. Phys. 115, 214904 (2014) H. Miyoshi et al., JJAP 53 (2014) 04EA05. S.Brotzmann et al., JAP 103 (2008), 033508. C.O. Chui et al., APL 83 (2003) p. 3275.

Claims (6)

  1. 被処理基板にドーパントを注入して半導体素子を製造する方法であって、
    マイクロ波を用いて処理容器内に高周波プラズマを発生させることで、処理容器内の保持台に保持されたゲルマニウムを含む被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程を含む半導体素子の製造方法。
  2. 前記プラズマドーピング処理工程は、高周波プラズマとして表面波プラズマを発生させることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記プラズマドーピング処理が行われた被処理基板に対してアニール処理を行うアニール処理工程をさらに含むことを特徴とする請求項１または２に記載の半導体素子の製造方法。
  4. 前記アニール処理工程において、中間的アニーリング処理を実行した後、前記被処理基板内の不純物を活性化するための活性化アニーリング処理を実行することを特徴とする請求項３に記載の半導体素子の製造方法。
  5. 前記中間的アニーリング処理は、３００℃以上６５０℃以下の温度で実施することを特徴とする請求項４に記載の半導体素子の製造方法。
  6. 前記活性化アニーリング処理は、約６５０℃以上８００℃以下の温度で実施することを特徴とする請求項４または５に記載の半導体素子の製造方法。
JP2015107555A 2015-05-27 2015-05-27 半導体素子の製造方法 Pending JP2016225356A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015107555A JP2016225356A (ja) 2015-05-27 2015-05-27 半導体素子の製造方法
KR1020160063384A KR20160140423A (ko) 2015-05-27 2016-05-24 반도체 소자의 제조 방법
US15/165,085 US20160351398A1 (en) 2015-05-27 2016-05-26 Semiconductor element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015107555A JP2016225356A (ja) 2015-05-27 2015-05-27 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2016225356A true JP2016225356A (ja) 2016-12-28

Family

ID=57397692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015107555A Pending JP2016225356A (ja) 2015-05-27 2015-05-27 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US20160351398A1 (ja)
JP (1) JP2016225356A (ja)
KR (1) KR20160140423A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252083A (ja) * 1993-02-25 1994-09-09 Toshiba Corp 半導体のドーピング方法
JP2005322893A (ja) * 2004-04-05 2005-11-17 Toshiba Corp 不純物添加方法及び半導体装置の製造方法
WO2013105324A1 (ja) * 2012-01-13 2013-07-18 東京エレクトロン株式会社 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
JP2014154765A (ja) * 2013-02-12 2014-08-25 Nagoya Univ 半導体結晶、その製造方法、及び多層膜構造体
JP2014194962A (ja) * 2013-03-28 2014-10-09 Tokyo Electron Ltd 照射制御方法及び照射制御装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056101A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Ion doping apparatus and ion doping method
CN103460353B (zh) * 2011-04-25 2016-08-10 应用材料公司 微波处理半导体基板的设备和方法
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
WO2014165669A2 (en) * 2013-04-04 2014-10-09 Tokyo Electron Limited Pulsed gas plasma doping method and apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252083A (ja) * 1993-02-25 1994-09-09 Toshiba Corp 半導体のドーピング方法
JP2005322893A (ja) * 2004-04-05 2005-11-17 Toshiba Corp 不純物添加方法及び半導体装置の製造方法
WO2013105324A1 (ja) * 2012-01-13 2013-07-18 東京エレクトロン株式会社 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
JP2013165254A (ja) * 2012-01-13 2013-08-22 Tokyo Electron Ltd プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
JP2014154765A (ja) * 2013-02-12 2014-08-25 Nagoya Univ 半導体結晶、その製造方法、及び多層膜構造体
JP2014194962A (ja) * 2013-03-28 2014-10-09 Tokyo Electron Ltd 照射制御方法及び照射制御装置

Also Published As

Publication number Publication date
US20160351398A1 (en) 2016-12-01
KR20160140423A (ko) 2016-12-07

Similar Documents

Publication Publication Date Title
US9472404B2 (en) Doping method, doping apparatus and method of manufacturing semiconductor device
US8569186B2 (en) Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
JP6566430B2 (ja) 基板処理方法
US20100167507A1 (en) Plasma doping apparatus and plasma doping method
WO2013105324A1 (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US9343291B2 (en) Method for forming an interfacial layer on a semiconductor using hydrogen plasma
JP2013534712A (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US9029249B2 (en) Plasma doping apparatus and plasma doping method
JP5097538B2 (ja) プラズマドーピング方法およびこれに用いられる装置
JP2016225356A (ja) 半導体素子の製造方法
WO2016104206A1 (ja) ドーピング方法、ドーピング装置および半導体素子の製造方法
US20140094024A1 (en) Plasma doping apparatus, plasma doping method, and method for manufacturing semiconductor device
WO2013164940A1 (ja) 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
US20160189963A1 (en) Doping method and semiconductor element manufacturing method
JP2015056499A (ja) 基板処理方法及び基板処理装置
JP4964736B2 (ja) プラズマ処理装置
JP2020021765A (ja) 半導体素子の製造方法
JP2013258319A (ja) 極浅接合の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170404