JPH06252083A - 半導体のドーピング方法 - Google Patents
半導体のドーピング方法Info
- Publication number
- JPH06252083A JPH06252083A JP3628493A JP3628493A JPH06252083A JP H06252083 A JPH06252083 A JP H06252083A JP 3628493 A JP3628493 A JP 3628493A JP 3628493 A JP3628493 A JP 3628493A JP H06252083 A JPH06252083 A JP H06252083A
- Authority
- JP
- Japan
- Prior art keywords
- doping
- plasma
- semiconductor
- ion
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ドーピング剤ガスを高効率で分解し、また磁
場による質量分離など要せずに、大面積型の半導体層
（板，膜）に所要濃度の導電型ドーピング元素を容易に
ドーピングし得る半導体のドーピング方法の提供を目的
とする。 【構成】 たとえば、Si，Geなどの半導体に、 B， Pな
ど導電型を付与するドーピング元素をプラズマ分解し、
このプラズマを電界によって加速してイオン打ち込みす
るに当り、前記ドーピング剤ガスを、先ずマイクロ波に
よりプラズマ分解し、引き続きさらに高周波によりプラ
ズマ分解し、この２段的なプラズマ分解により、効率よ
くドーピング剤ガスを分解・イオン化した後、このプラ
ズマを電界で加速し、所要濃度のイオン元素の打ち込み
を行うことを骨子とする。
場による質量分離など要せずに、大面積型の半導体層
（板，膜）に所要濃度の導電型ドーピング元素を容易に
ドーピングし得る半導体のドーピング方法の提供を目的
とする。 【構成】 たとえば、Si，Geなどの半導体に、 B， Pな
ど導電型を付与するドーピング元素をプラズマ分解し、
このプラズマを電界によって加速してイオン打ち込みす
るに当り、前記ドーピング剤ガスを、先ずマイクロ波に
よりプラズマ分解し、引き続きさらに高周波によりプラ
ズマ分解し、この２段的なプラズマ分解により、効率よ
くドーピング剤ガスを分解・イオン化した後、このプラ
ズマを電界で加速し、所要濃度のイオン元素の打ち込み
を行うことを骨子とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体のドーピング方法
に係り、特に薄膜半導体素子（装置）など、ドーピング
対象面の大きい半導体素子の製造に適する半導体のドー
ピング方法に関する。
に係り、特に薄膜半導体素子（装置）など、ドーピング
対象面の大きい半導体素子の製造に適する半導体のドー
ピング方法に関する。
【０００２】
【従来の技術】液晶を用いた表示素子（装置）は、テレ
ビ表示やグラフィックディスプレイなどを指向した大容
量，高密度化の点から、たとえばラビングによる配向処
理をそれぞれ施した２枚の基板を、配向方向が互いに90
°を成すように平行に対向配置し、この平行に対向配置
した基板間に、ネマチックタイプの液晶組成物を挟持さ
せた構成の、ツィステッドネマチック(TN)型と呼称され
るアクティブマトリックス型液晶表示素子が注目されて
いる。このアクティブマトリックス型液晶表示素子で
は、クロストークのない高コントラスト表示を行い得る
ように、各画素の駆動および制御を半導体スイッチで行
う方式が採られている。そして、この半導体スイッチと
しては、透過型の表示が可能であり、大面積化も容易
で、さらに低温プロセスも可能であるなどの理由から、
透明絶縁基板面上に形成・配置した非晶質硅素（ａ-Si)
系の薄膜トランジスタ (TFT)が用いられている。
ビ表示やグラフィックディスプレイなどを指向した大容
量，高密度化の点から、たとえばラビングによる配向処
理をそれぞれ施した２枚の基板を、配向方向が互いに90
°を成すように平行に対向配置し、この平行に対向配置
した基板間に、ネマチックタイプの液晶組成物を挟持さ
せた構成の、ツィステッドネマチック(TN)型と呼称され
るアクティブマトリックス型液晶表示素子が注目されて
いる。このアクティブマトリックス型液晶表示素子で
は、クロストークのない高コントラスト表示を行い得る
ように、各画素の駆動および制御を半導体スイッチで行
う方式が採られている。そして、この半導体スイッチと
しては、透過型の表示が可能であり、大面積化も容易
で、さらに低温プロセスも可能であるなどの理由から、
透明絶縁基板面上に形成・配置した非晶質硅素（ａ-Si)
系の薄膜トランジスタ (TFT)が用いられている。
【０００３】ところで、前記ａ−Si系薄膜トランジスタ
は、活性層であるａ−Si層（膜）を挟んで下層にゲート
電極，上層にソース電極・ドレイン電極を配置した逆ス
タガード構造を採っている場合が多く、また、この逆ス
タガード構造では、ａ−Si活性層とソース電極とドレイ
ン電極との間にチャンネル保護膜を有するものと、チャ
ンネル保護膜を有しないものとに大別される。そして、
この種のａ−Si系の薄膜トランジスタでは、通常ａ−Si
層とソース電極，ドレイン電極を各別に構成する金属層
との間に、プラズマ CVD法によりｎ型の低抵抗ａ−Siを
形成することで、正孔電流をブロックし、電子電流に対
してオーミック接合が得られるようにしている。
は、活性層であるａ−Si層（膜）を挟んで下層にゲート
電極，上層にソース電極・ドレイン電極を配置した逆ス
タガード構造を採っている場合が多く、また、この逆ス
タガード構造では、ａ−Si活性層とソース電極とドレイ
ン電極との間にチャンネル保護膜を有するものと、チャ
ンネル保護膜を有しないものとに大別される。そして、
この種のａ−Si系の薄膜トランジスタでは、通常ａ−Si
層とソース電極，ドレイン電極を各別に構成する金属層
との間に、プラズマ CVD法によりｎ型の低抵抗ａ−Siを
形成することで、正孔電流をブロックし、電子電流に対
してオーミック接合が得られるようにしている。
【０００４】一方、ダストの発生や低い生産性など、プ
ラズマ CVD特有の問題を回避できることから、前記チャ
ンネル保護膜を有する薄膜トランジスタにおいては、ｎ
型の低抵抗ａ−Siを成膜によって形成する代りに、予め
形成・成膜した高抵抗のａ−Siに Pなどドーピング元素
を後から、たとえばイオン注入法でドーピングし、ｎ型
の低抵抗ａ−Si化することも試みられている。つまり、
液晶表示素子用の薄膜トランジスタの形成においては、
一度に大面積基板面に対し、均一にドーピング処理する
必要があり、そのためには高周波プラズマ、もしくはア
ーク放電プラズマなどによりドーピング剤のイオンを生
成させ、このイオンを半導体基板面に打ち込み、ドーピ
ングする手段が適しているからである。
ラズマ CVD特有の問題を回避できることから、前記チャ
ンネル保護膜を有する薄膜トランジスタにおいては、ｎ
型の低抵抗ａ−Siを成膜によって形成する代りに、予め
形成・成膜した高抵抗のａ−Siに Pなどドーピング元素
を後から、たとえばイオン注入法でドーピングし、ｎ型
の低抵抗ａ−Si化することも試みられている。つまり、
液晶表示素子用の薄膜トランジスタの形成においては、
一度に大面積基板面に対し、均一にドーピング処理する
必要があり、そのためには高周波プラズマ、もしくはア
ーク放電プラズマなどによりドーピング剤のイオンを生
成させ、このイオンを半導体基板面に打ち込み、ドーピ
ングする手段が適しているからである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記イ
オン注入法によって、所要のドーピング元素をドーピン
グする方法は、ドーピング剤ガスの分解効率が低く、所
要のドーピング処理に比較的長時間を要し（ドーピング
処理時間の短縮化が困難）、量産性の点において劣ると
いう不都合が認められる。特に、ドーピング剤がPF3 ，
BF3 などのフッ素系ガスの場合は、分解効率が悪く実用
に適さない。一方、マイクロ波プラズマによってイオン
を生成させる手段の場合は、プラズマ中の電子密度が大
きいので（特に、電子を磁場で共鳴させる ECR…電子ス
ピン共鳴…法を用いると低圧で非常に電子密度の大きい
プラズマを生成し得る）、効率よくドーピング剤ガスの
分解を行い得るが、磁場を用いる質量分離によって、ド
ーピングするイオン種（ドーピング元素）を選別する必
要がある。しかしながら、ドーピング対象面が大面積化
するａ−Si系薄膜トランジスタなどの場合は、前記のよ
うに、磁場を用いる質量分離によってドーピング元素を
選別し、イオン注入を行い得ないので、大面積型化する
薄膜トランジスタなどの製造に、マイクロ波プラズマを
利用するイオン注入法は不適応視されていた。
オン注入法によって、所要のドーピング元素をドーピン
グする方法は、ドーピング剤ガスの分解効率が低く、所
要のドーピング処理に比較的長時間を要し（ドーピング
処理時間の短縮化が困難）、量産性の点において劣ると
いう不都合が認められる。特に、ドーピング剤がPF3 ，
BF3 などのフッ素系ガスの場合は、分解効率が悪く実用
に適さない。一方、マイクロ波プラズマによってイオン
を生成させる手段の場合は、プラズマ中の電子密度が大
きいので（特に、電子を磁場で共鳴させる ECR…電子ス
ピン共鳴…法を用いると低圧で非常に電子密度の大きい
プラズマを生成し得る）、効率よくドーピング剤ガスの
分解を行い得るが、磁場を用いる質量分離によって、ド
ーピングするイオン種（ドーピング元素）を選別する必
要がある。しかしながら、ドーピング対象面が大面積化
するａ−Si系薄膜トランジスタなどの場合は、前記のよ
うに、磁場を用いる質量分離によってドーピング元素を
選別し、イオン注入を行い得ないので、大面積型化する
薄膜トランジスタなどの製造に、マイクロ波プラズマを
利用するイオン注入法は不適応視されていた。
【０００６】本発明は上記事情に対処してなされたもの
で、ドーピング剤ガスを高効率で分解し、また磁場によ
る質量分離など要せずに、大面積型の半導体層面に所要
濃度の導電型ドーピング元素を、容易にドーピングし得
る半導体のドーピング方法の提供を目的とする。
で、ドーピング剤ガスを高効率で分解し、また磁場によ
る質量分離など要せずに、大面積型の半導体層面に所要
濃度の導電型ドーピング元素を、容易にドーピングし得
る半導体のドーピング方法の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体のド
ーピング方法は、半導体表面にドーピング剤元素をイオ
ン打ち込みする半導体のドーピング方法であって、前記
ドーピング剤ガスを予めマイクロ波によってプラズマ分
解し、さらに高周波によってプラズマ分解した後、この
プラズマを電界によって加速し、イオン打ち込みするこ
とを特徴とする。
ーピング方法は、半導体表面にドーピング剤元素をイオ
ン打ち込みする半導体のドーピング方法であって、前記
ドーピング剤ガスを予めマイクロ波によってプラズマ分
解し、さらに高周波によってプラズマ分解した後、この
プラズマを電界によって加速し、イオン打ち込みするこ
とを特徴とする。
【０００８】本発明は、たとえばSi，Geなどの半導体
に、 B， Pなど導電型を付与するドーピング元素をプラ
ズマ分解し、このプラズマを電界によって加速してイオ
ン打ち込みするに当り、前記ドーピング剤ガスを、先ず
マイクロ波によりプラズマ分解し、引き続いてさらに高
周波によりプラズマ分解し、このような２段的なプラズ
マ分解により、効率よくドーピング剤ガスを分解した
後、このプラズマを電界で加速し、所要濃度に所定イオ
ン元素の打ち込みを行うことを骨子とする。
に、 B， Pなど導電型を付与するドーピング元素をプラ
ズマ分解し、このプラズマを電界によって加速してイオ
ン打ち込みするに当り、前記ドーピング剤ガスを、先ず
マイクロ波によりプラズマ分解し、引き続いてさらに高
周波によりプラズマ分解し、このような２段的なプラズ
マ分解により、効率よくドーピング剤ガスを分解した
後、このプラズマを電界で加速し、所要濃度に所定イオ
ン元素の打ち込みを行うことを骨子とする。
【０００９】
【作用】本発明に係る半導体のドーピング方法によれ
ば、半導体層（板）面へのドーピングに先立って、ドー
ピング剤ガスはマイクロ波によりプラズマ分解され、こ
のマイクロ波分解したプラズマは、さらに高周波により
プラズマ分解される。この２段的なプラズマ分解におい
ては、先ずドーピング剤ガスはマイクロ波によるプラズ
マ分解に伴うラジカル生成の状態で、次の高周波による
プラズマ分解を受けて、容易に多量のドーピングイオン
が生成される。つまり、ドーピングイオンを効率よく、
かつ多量に生成することができるため、所要量（所要濃
度）のドーピングイオンの打ち込みを短時間に達成し得
ることになり、良好な性能を備えた半導体素子（装置）
を歩留まりよく、また量産的に製造し得る。
ば、半導体層（板）面へのドーピングに先立って、ドー
ピング剤ガスはマイクロ波によりプラズマ分解され、こ
のマイクロ波分解したプラズマは、さらに高周波により
プラズマ分解される。この２段的なプラズマ分解におい
ては、先ずドーピング剤ガスはマイクロ波によるプラズ
マ分解に伴うラジカル生成の状態で、次の高周波による
プラズマ分解を受けて、容易に多量のドーピングイオン
が生成される。つまり、ドーピングイオンを効率よく、
かつ多量に生成することができるため、所要量（所要濃
度）のドーピングイオンの打ち込みを短時間に達成し得
ることになり、良好な性能を備えた半導体素子（装置）
を歩留まりよく、また量産的に製造し得る。
【００１０】
【実施例】以下図１および図２を参照して、本発明に係
る半導体のドーピング方法を、アクティブマトリックス
型液晶素子用の薄膜トランジスタの製造（形成）に適用
した場合の実施例を説明する。
る半導体のドーピング方法を、アクティブマトリックス
型液晶素子用の薄膜トランジスタの製造（形成）に適用
した場合の実施例を説明する。
【００１１】図１は本発明に係る半導体のドーピング方
法の実施に使用するイオンドーピング処理装置の概略構
成を示す断面図である。イオンドーピング処理装置は、
たとえば直径30cmのメッシュ状の円形高周波電極１、こ
の円形高周波電極１に対向する接地電極２、前記の両電
極１，２間に配置されたメッシュ状の加速電極３を備え
た高周波プラズマ反応領域4a、およびドーピング領域4b
を内装したイオンドーピング室４と、このイオンドーピ
ング室４の前段に配置されたマイクロ波プラズマ反応室
５とを具備した構成を成している。ここで、接地電極２
は試料６の載置台としての役割を兼ねており、またマイ
クロ波プラズマ反応室５は、直径10cm程度の円筒状マイ
クロ波導波管5a，およびこのマイクロ波導波管5a内に同
軸的に配置された石英管から成るマイクロ波プラズマ反
応室5bで構成されており、前記イオンドーピング室４と
の間を輸送管７で接続されている。さらに、マイクロ波
プラズマ反応室５の上流側には、たとえばPH3 および H
2 （希釈ガス）の供給口８、イオンドーピング室４の下
流側には、イオンドーピング室４内を排気するターボ分
子ポンプおよびロータリーポンプ（いずれも図示省略）
を接続する排気系９が配設されている。
法の実施に使用するイオンドーピング処理装置の概略構
成を示す断面図である。イオンドーピング処理装置は、
たとえば直径30cmのメッシュ状の円形高周波電極１、こ
の円形高周波電極１に対向する接地電極２、前記の両電
極１，２間に配置されたメッシュ状の加速電極３を備え
た高周波プラズマ反応領域4a、およびドーピング領域4b
を内装したイオンドーピング室４と、このイオンドーピ
ング室４の前段に配置されたマイクロ波プラズマ反応室
５とを具備した構成を成している。ここで、接地電極２
は試料６の載置台としての役割を兼ねており、またマイ
クロ波プラズマ反応室５は、直径10cm程度の円筒状マイ
クロ波導波管5a，およびこのマイクロ波導波管5a内に同
軸的に配置された石英管から成るマイクロ波プラズマ反
応室5bで構成されており、前記イオンドーピング室４と
の間を輸送管７で接続されている。さらに、マイクロ波
プラズマ反応室５の上流側には、たとえばPH3 および H
2 （希釈ガス）の供給口８、イオンドーピング室４の下
流側には、イオンドーピング室４内を排気するターボ分
子ポンプおよびロータリーポンプ（いずれも図示省略）
を接続する排気系９が配設されている。
【００１２】そして、図２に要部構造を断面的に示す液
晶表示素子の半導体スイッチとして機能する薄膜トラン
ジスタの製造に当たっての、半導体層へのドーピングは
次のように実施される。
晶表示素子の半導体スイッチとして機能する薄膜トラン
ジスタの製造に当たっての、半導体層へのドーピングは
次のように実施される。
【００１３】先ず、透明な絶縁基板10、たとえばガラス
板（コーニング社製7059など）を用意し、この絶縁基板
10の所定領域面に、たとえばMo−Taから成るゲート電極
11を形成・配置する。次いで、前記ゲート電極11を形成
・配置した絶縁基板１面に、たとえば絶縁基板10を 400
℃に設定し、常圧熱 CVD法によって膜厚 0.3μm の酸化
硅素膜 12aを、その後絶縁基板10を 350℃に設定してプ
ラズマ CVD法により膜厚0.05μm の窒化硅素膜 12bを順
次形成し、所要のケード絶縁膜12を形成する。引き続
き、前記窒化硅素膜 12bを形成した場合と同様な手段
で、膜厚0.05μm のａ−Siから成る半導体膜13、および
この半導体膜13上にチャンネル保護膜14を成す窒化硅素
膜を形成する。その後、前記窒化硅素膜面上にレジスト
パターニングし、選択的に窒化硅素膜をエッチングし
て、チャンネル保護膜14としての所定形状に加工する。
この時点で、チャンネル部はチャンネル保護膜14により
保護され、ソース部，ドレイン部を成すａ−Si13面は露
出した状態となっている。
板（コーニング社製7059など）を用意し、この絶縁基板
10の所定領域面に、たとえばMo−Taから成るゲート電極
11を形成・配置する。次いで、前記ゲート電極11を形成
・配置した絶縁基板１面に、たとえば絶縁基板10を 400
℃に設定し、常圧熱 CVD法によって膜厚 0.3μm の酸化
硅素膜 12aを、その後絶縁基板10を 350℃に設定してプ
ラズマ CVD法により膜厚0.05μm の窒化硅素膜 12bを順
次形成し、所要のケード絶縁膜12を形成する。引き続
き、前記窒化硅素膜 12bを形成した場合と同様な手段
で、膜厚0.05μm のａ−Siから成る半導体膜13、および
この半導体膜13上にチャンネル保護膜14を成す窒化硅素
膜を形成する。その後、前記窒化硅素膜面上にレジスト
パターニングし、選択的に窒化硅素膜をエッチングし
て、チャンネル保護膜14としての所定形状に加工する。
この時点で、チャンネル部はチャンネル保護膜14により
保護され、ソース部，ドレイン部を成すａ−Si13面は露
出した状態となっている。
【００１４】次に、以下に詳述するドーピング方法（手
段）に従って、ソース部およびドレイン部を成すａ−Si
13面に、ドーピング元素、たとえば Pをイオン注入し、
ｎ型化して低抵抗半導体領域15を形成する。ここでのド
ーピングは、次ぎのように行われる。すなわち、前記イ
オンドーピング室４内の接地電極２面上に、前記チャン
ネル部をチャンネル保護膜14により保護し、ソース部，
ドレイン部を成すａ−Si13面が露出した状態で設けられ
ている絶縁基板10をクランプし、前記供給口から、たと
えばPH3 および H2 （希釈剤）をPH3 1 sccm ， H2 2
0 sccmの割合でマイクロ波プラズマ反応室５内に供給
（導入）し、さらに輸送管７を介してイオンドーピング
室４内に供給（導入）する一方、ターボ分子ポンプおよ
びロータリーポンプを駆動して排気系９から排気する。
このとき、排気系９のバルブ開度を調節（調整）して、
イオンドーピング反応室４内の圧力を10-4 Torr 程度に
制御するとともに、マイクロ波プラズマ反応室５のマイ
クロ波導波管5aに2.45 MHz，600 Wのマイクロ波を、ま
たイオンドーピング反応室４の高周波電極１に 13.56MH
z， 300 Wの高周波をそれぞれ印加すると、それぞれの
反応質５，４でプラズマ放電が発生する。このプラズマ
放電によって、前記供給されるPH3 は、先ずマイクロ波
プラズマによって分解され、輸送管７を介してイオンド
ーピング反応室４内に輸送される。このとき、マイクロ
波プラズマによる分解で生成したイオンはその寿命が短
いため、前記輸送管７を介しての輸送過程で大部分失わ
れてしまうが、中性のラジカルとしての性状を保って輸
送される。そして、イオンドーピング反応室４内のメッ
シュ状に加工された円形高周波電極１を通じて拡散さ
れ、均等に高周波プラズマ反応領域4aに導入されて高周
波プラズマによって効率よく再びイオン化される。つま
り、マイクロ波プラズマによって予めラジカルを形成し
ておくことにより、PH3 分子の状態から高周波プラズマ
分解する場合に比べて、より多量のイオンを生成するこ
とが可能となる。ここで、加速電極３の電位を、絶縁基
板10がクランプされた接地電極２に対して約50kVに設定
すると、放電で生成した陽イオンが引き出され、電界で
加速されて絶縁基板10のａ−Si露出面に打ち込まれ、効
率よく所要のドーピングが行われる。この電界・加速に
よる陽イオンの打ち込みに当たって、マイクロ波プラズ
マ室に磁場をかけて ECR（電子スピン共鳴）とすると、
より一層、効率のよいプラズマ分解が可能となるととも
に、低圧でも安定した所要の放電が行われる。
段）に従って、ソース部およびドレイン部を成すａ−Si
13面に、ドーピング元素、たとえば Pをイオン注入し、
ｎ型化して低抵抗半導体領域15を形成する。ここでのド
ーピングは、次ぎのように行われる。すなわち、前記イ
オンドーピング室４内の接地電極２面上に、前記チャン
ネル部をチャンネル保護膜14により保護し、ソース部，
ドレイン部を成すａ−Si13面が露出した状態で設けられ
ている絶縁基板10をクランプし、前記供給口から、たと
えばPH3 および H2 （希釈剤）をPH3 1 sccm ， H2 2
0 sccmの割合でマイクロ波プラズマ反応室５内に供給
（導入）し、さらに輸送管７を介してイオンドーピング
室４内に供給（導入）する一方、ターボ分子ポンプおよ
びロータリーポンプを駆動して排気系９から排気する。
このとき、排気系９のバルブ開度を調節（調整）して、
イオンドーピング反応室４内の圧力を10-4 Torr 程度に
制御するとともに、マイクロ波プラズマ反応室５のマイ
クロ波導波管5aに2.45 MHz，600 Wのマイクロ波を、ま
たイオンドーピング反応室４の高周波電極１に 13.56MH
z， 300 Wの高周波をそれぞれ印加すると、それぞれの
反応質５，４でプラズマ放電が発生する。このプラズマ
放電によって、前記供給されるPH3 は、先ずマイクロ波
プラズマによって分解され、輸送管７を介してイオンド
ーピング反応室４内に輸送される。このとき、マイクロ
波プラズマによる分解で生成したイオンはその寿命が短
いため、前記輸送管７を介しての輸送過程で大部分失わ
れてしまうが、中性のラジカルとしての性状を保って輸
送される。そして、イオンドーピング反応室４内のメッ
シュ状に加工された円形高周波電極１を通じて拡散さ
れ、均等に高周波プラズマ反応領域4aに導入されて高周
波プラズマによって効率よく再びイオン化される。つま
り、マイクロ波プラズマによって予めラジカルを形成し
ておくことにより、PH3 分子の状態から高周波プラズマ
分解する場合に比べて、より多量のイオンを生成するこ
とが可能となる。ここで、加速電極３の電位を、絶縁基
板10がクランプされた接地電極２に対して約50kVに設定
すると、放電で生成した陽イオンが引き出され、電界で
加速されて絶縁基板10のａ−Si露出面に打ち込まれ、効
率よく所要のドーピングが行われる。この電界・加速に
よる陽イオンの打ち込みに当たって、マイクロ波プラズ
マ室に磁場をかけて ECR（電子スピン共鳴）とすると、
より一層、効率のよいプラズマ分解が可能となるととも
に、低圧でも安定した所要の放電が行われる。
【００１５】次いで、前記ドーピングで形成した低抵抗
半導体領域15を含むａ−Si膜13を加工して、チャンネル
領域，ソース領域，ドレイン領域を設定する一方、ゲー
ト絶縁膜12面上に ITO(Indium Tin Oxide)から成る画素
電極16を形成する。その後、前記ソース領域上には、前
記の画素電極16に接続するソース電極17を、ドレイン領
域上にはドレイン電極18をそれぞれ形成する。このよう
にして、ゲート電極11，ゲート絶縁膜12，ａ−Siから成
る半導体膜13，ソース電極17およびドレイン電極18を具
備して成る薄膜トランジスタ (TFT)素子19を有する液晶
表示素子用の能動素子基板20が得られた。図２におい
て、21は前記能動素子基板20の表面保護層、22は共通電
極23を有する透明絶縁基板24から成る対向基板、25は前
記能動素子基板20の表面保護層21と対向基板22の共通電
極23面とを対向・配置して形成された領域に液密に充填
された液晶である。
半導体領域15を含むａ−Si膜13を加工して、チャンネル
領域，ソース領域，ドレイン領域を設定する一方、ゲー
ト絶縁膜12面上に ITO(Indium Tin Oxide)から成る画素
電極16を形成する。その後、前記ソース領域上には、前
記の画素電極16に接続するソース電極17を、ドレイン領
域上にはドレイン電極18をそれぞれ形成する。このよう
にして、ゲート電極11，ゲート絶縁膜12，ａ−Siから成
る半導体膜13，ソース電極17およびドレイン電極18を具
備して成る薄膜トランジスタ (TFT)素子19を有する液晶
表示素子用の能動素子基板20が得られた。図２におい
て、21は前記能動素子基板20の表面保護層、22は共通電
極23を有する透明絶縁基板24から成る対向基板、25は前
記能動素子基板20の表面保護層21と対向基板22の共通電
極23面とを対向・配置して形成された領域に液密に充填
された液晶である。
【００１６】なお、本発明は上記例示の実施態様に限定
されるものでなく、発明の趣旨の範囲内でいろいろの変
形を採り得る。たとえば、ドーピング剤ガスは、PH3 に
限られず、たとえばPF3 ，PF5 ， B2 H 6 ，BF3 ， AsH
3 ， BCl3 ， BBr3 などでもよく、またドーピング対象
の半導体としては、ａ−Siに限られず、たとえばポリシ
リコン，SiGe， SiC，ダイヤモンドなど例示し得る。さ
らに、このドーピング方法の適用も、前記アクティブマ
トリックス型液晶表示素子用のスイッチング素子の製造
に限られず、たとえばａ−Si密着センサの製造などにも
適用し得る。
されるものでなく、発明の趣旨の範囲内でいろいろの変
形を採り得る。たとえば、ドーピング剤ガスは、PH3 に
限られず、たとえばPF3 ，PF5 ， B2 H 6 ，BF3 ， AsH
3 ， BCl3 ， BBr3 などでもよく、またドーピング対象
の半導体としては、ａ−Siに限られず、たとえばポリシ
リコン，SiGe， SiC，ダイヤモンドなど例示し得る。さ
らに、このドーピング方法の適用も、前記アクティブマ
トリックス型液晶表示素子用のスイッチング素子の製造
に限られず、たとえばａ−Si密着センサの製造などにも
適用し得る。
【００１７】
【発明の効果】以上説明したように、本発明に係る半導
体のドーピング方法によれば、半導体にドーピング剤を
イオンドーピングするに当たり、前記ドーピング剤のガ
スを、先ずマイクロ波プラズマで分解してラジカルを形
成した状態で、高周波プラズマ分解を連続的に行うた
め、後段の高周波プラズマ分解では多量のドーピングイ
オンの生成が可能となる。つまり、ドーピング剤ガスは
効率よくプラズマ分解し、また多量のドーピングイオン
が生成されるので、電界を加えての加速注入においても
所要濃度のドーピングを容易に、かつ短時間に効率よく
達成し得ることになり、量産性の点などで実用上多くの
利点をもたらすものといえる。
体のドーピング方法によれば、半導体にドーピング剤を
イオンドーピングするに当たり、前記ドーピング剤のガ
スを、先ずマイクロ波プラズマで分解してラジカルを形
成した状態で、高周波プラズマ分解を連続的に行うた
め、後段の高周波プラズマ分解では多量のドーピングイ
オンの生成が可能となる。つまり、ドーピング剤ガスは
効率よくプラズマ分解し、また多量のドーピングイオン
が生成されるので、電界を加えての加速注入においても
所要濃度のドーピングを容易に、かつ短時間に効率よく
達成し得ることになり、量産性の点などで実用上多くの
利点をもたらすものといえる。
【図１】本発明に係る半導体のドーピング方法の実施に
用いるイオンドーピング装置の概略構成例を示す断面
図。
用いるイオンドーピング装置の概略構成例を示す断面
図。
【図２】本発明に係る半導体のドーピング方法を適用し
て構成（形成）した液晶表示素子例の要部構成を示す断
面図。
て構成（形成）した液晶表示素子例の要部構成を示す断
面図。
１…円形高周波電極 ２接地電極 ３…加速電極
４イオンドーピング室 4a…高周波プラズマ反応領
域 4b…イオンドーピング領域 ５…マイクロ波プ
ラズマ反応室 5a…マイクロ波導波管 5b…石英管
６…試料 ７…輸送管 ８…ドーピング剤ガス供給口 ９…排
気系 10…透明な絶縁基板 11…ゲート電極 12
…ケート絶縁膜 12a…酸化硅素膜 12b…窒化硅
素膜 13…半導体膜 14…チャンネル保護膜 15
…低抵抗半導体領域 16…画素電極 17…ソース電
極 18…ドレイン電極 19…薄膜トランジスタ
20…能動素子基板 21…保護膜層 22…対向基板
23…共通電極 24…透明絶縁基板
４イオンドーピング室 4a…高周波プラズマ反応領
域 4b…イオンドーピング領域 ５…マイクロ波プ
ラズマ反応室 5a…マイクロ波導波管 5b…石英管
６…試料 ７…輸送管 ８…ドーピング剤ガス供給口 ９…排
気系 10…透明な絶縁基板 11…ゲート電極 12
…ケート絶縁膜 12a…酸化硅素膜 12b…窒化硅
素膜 13…半導体膜 14…チャンネル保護膜 15
…低抵抗半導体領域 16…画素電極 17…ソース電
極 18…ドレイン電極 19…薄膜トランジスタ
20…能動素子基板 21…保護膜層 22…対向基板
23…共通電極 24…透明絶縁基板
Claims (1)
- 【請求項１】 半導体表面にドーピング剤元素をイオン
打ち込みする半導体のドーピング方法であって、 前記ドーピング剤ガスを予めマイクロ波によってプラズ
マ分解し、さらに高周波によってプラズマ分解した後、
このプラズマを電界によって加速し、イオン打ち込みす
ることを特徴とする半導体のドーピング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3628493A JPH06252083A (ja) | 1993-02-25 | 1993-02-25 | 半導体のドーピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3628493A JPH06252083A (ja) | 1993-02-25 | 1993-02-25 | 半導体のドーピング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252083A true JPH06252083A (ja) | 1994-09-09 |
Family
ID=12465495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3628493A Pending JPH06252083A (ja) | 1993-02-25 | 1993-02-25 | 半導体のドーピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252083A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045242A (ja) * | 2003-07-18 | 2005-02-17 | Samsung Electronics Co Ltd | 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法 |
| WO2012003339A1 (en) * | 2010-07-02 | 2012-01-05 | Varian Semiconductor Equipment Associates, Inc. | Control apparatus for plasma immersion ion implantation of a dielectric substrate |
| JP2016225356A (ja) * | 2015-05-27 | 2016-12-28 | 東京エレクトロン株式会社 | 半導体素子の製造方法 |
-
1993
- 1993-02-25 JP JP3628493A patent/JPH06252083A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045242A (ja) * | 2003-07-18 | 2005-02-17 | Samsung Electronics Co Ltd | 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法 |
| WO2012003339A1 (en) * | 2010-07-02 | 2012-01-05 | Varian Semiconductor Equipment Associates, Inc. | Control apparatus for plasma immersion ion implantation of a dielectric substrate |
| JP2016225356A (ja) * | 2015-05-27 | 2016-12-28 | 東京エレクトロン株式会社 | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100417011B1 (ko) | 큰 면적의 화학 기상 성장막용 플라즈마 화학 기상 성장장치 | |
| CN101026093B (zh) | 形成硅层的方法及使用该硅层的显示基板的制造方法 | |
| KR100335135B1 (ko) | 실리콘산화막의 성막방법 및 박막트랜지스터의 제조방법 | |
| JP3146113B2 (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| EP0786819A4 (en) | PROCESS FOR THE PREPARATION OF A THIN FILM TRANSISTOR, PROCESS FOR THE PREPARATION OF AN ACTIVE MATRIX SUBSTRATE, AND LIQUID CRYSTAL DISPLAY | |
| US6146929A (en) | Method for manufacturing semiconductor device using multiple steps continuously without exposing substrate to the atmosphere | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| KR100272272B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP2007287451A (ja) | イオンをドーピングする装置、イオンをドーピングする方法、半導体装置の製法及び薄膜トランジスタの製法 | |
| JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| JPH06252083A (ja) | 半導体のドーピング方法 | |
| Crowley | Plasma enhanced cvd for flat panel displays | |
| JP2719690B2 (ja) | ドーピング装置 | |
| KR100466962B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 | |
| KR20070040035A (ko) | 표시 기판 및 이의 제조 방법 | |
| JP3635469B2 (ja) | 多結晶ＳｉＴＦＴの製造方法 | |
| JP3428056B2 (ja) | 半導体のドーピング方法 | |
| JPH09160072A (ja) | 半導体素子の製造方法 | |
| CN107275339B (zh) | 主动开关阵列基板及制造方法与应用的显示面板 | |
| KR100190311B1 (ko) | 반도체소자의 제조장치 및 제조방법 | |
| KR960006195B1 (ko) | 반도체 장치의 제조방법 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| JPH06163448A (ja) | 半導体膜のドーピング方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020402 |