JP5492574B2 - 基板のクリーニング方法及び基板のクリーニング装置 - Google Patents

基板のクリーニング方法及び基板のクリーニング装置 Download PDF

Info

Publication number
JP5492574B2
JP5492574B2 JP2010002720A JP2010002720A JP5492574B2 JP 5492574 B2 JP5492574 B2 JP 5492574B2 JP 2010002720 A JP2010002720 A JP 2010002720A JP 2010002720 A JP2010002720 A JP 2010002720A JP 5492574 B2 JP5492574 B2 JP 5492574B2
Authority
JP
Japan
Prior art keywords
gas
substrate
cleaning
pattern
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010002720A
Other languages
English (en)
Other versions
JP2011142248A (ja
Inventor
慈 田原
扶美子 山下
栄一 西村
徳久 大岩
貴哉 松下
寛 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Tokyo Electron Ltd
Original Assignee
Toshiba Corp
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Electron Ltd filed Critical Toshiba Corp
Priority to JP2010002720A priority Critical patent/JP5492574B2/ja
Priority to KR1020100140228A priority patent/KR101773806B1/ko
Priority to US12/985,652 priority patent/US20110168205A1/en
Priority to CN2011100206392A priority patent/CN102148153B/zh
Priority to TW100100563A priority patent/TWI521591B/zh
Publication of JP2011142248A publication Critical patent/JP2011142248A/ja
Application granted granted Critical
Publication of JP5492574B2 publication Critical patent/JP5492574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • H01L21/02049Dry cleaning only with gaseous HF
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、基板のクリーニング方法及び基板のクリーニング装置に関する。
従来から、半導体装置の製造分野では、プラズマエッチング工程によって各種の構造を有する微細パターンの形成が行われている。また、このようなプラズマエッチング工程では、副生成物が発生する場合があり、プラズマエッチング工程の後に副生成物を除去するためのクリーニング工程を実施することが行われている。
上記プラズマエッチング技術のうちシリコンをエッチングする技術としては、第1のステップでSFガスのプラズマによりシリコン表面の自然酸化膜を除去し、第2のステップで水素ガスのプラズマにより残留フッ素を除去し、第3のステップでHClとOのプラズマを用いてシリコンをエッチングする技術が知られている(例えば、特許文献1参照。)。
また、ハロゲンを含むガスを使用してプラズマエッチングを行った処理チャンバーをクリーニングする技術として、例えば、酸素ガス及びハロゲンガスに加えて水素ガス等をクリーニングガスとしてプラズマクリーニングを行う技術が知られている(例えば、特許文献2参照。)。
さらに、フッ素原子を含むガスによるプラズマエッチングの後に、窒化チタン膜やタングステン膜の表面に残留したフッ素を、水蒸気等の水素を含むガス雰囲気中で半導体基板を加熱することによって除去する技術が知られている(例えば、特許文献3参照。)。
ところで、シリコン層と絶縁膜層とが積層された構造のパターン等、シリコン層の露出部を含むパターンをプラズマエッチングによって形成する場合等は、プラズマエッチングの際にパターン表面にSiOを主成分とする副生成物が付着する場合がある。このようなSiOを主成分とする副生成物は、HFガス等のフッ素系ガスを用いた気相除去により除去することができるが、この場合フッ素がパターン表面に残留してしまう。そして、フッ素が残留した状態で放置すると、残留フッ素とシリコン層とが反応し、パターンに欠陥が発生するという問題がある。
残留フッ素を除去する方法としては、水洗が効果的であることが知られている。しかし、本発明者等が詳査したところ、例えば36nm以下等の微細パターンの場合、水洗を行うと表面張力によりパターンが崩壊してしまう場合があった。また、例えば200℃程度の加熱処理、或いは50℃〜150℃程度の加熱と水蒸気に晒す処理等では、パターンに残留するフッ素除去の効果はほとんど得られなかった。さらに、水素ガスのプラズマに晒して残留フッ素の除去を行うと、水素のプラズマによってシリコン層が削られてしまうという問題が発生した。
特開平8−264507号公報 特開平8−55838号公報 特開平10−163127号公報
上記のようにプラズマエッチング技術においては、従来からフッ素系ガスを使用して自然酸化膜を除去したり、残留フッ素を水洗や水素ガスのプラズマ等を用いることによって除去する技術が知られている。しかしながら、シリコン層と絶縁膜層とが積層された構造のパターン等のシリコン層の露出部を含むパターンをプラズマエッチングによって形成する場合に、副生成物の除去と残留フッ素の除去とをパターンに損傷を与えることなく実施することのできる技術はなく、このような技術の開発が求められていた。
本発明は、上記従来の事情に対処してなされたもので、シリコン層の露出部を含むパターンをプラズマエッチングによって形成する際に、副生成物の除去と残留フッ素の除去とをパターンに損傷を与えることなく行うことのできる基板のクリーニング方法及び基板のクリーニング装置を提供しようとするものである。
本発明にかかる基板のクリーニング方法は、基板上のパターンをプラズマエッチングにより形成した後に、前記基板の表面をクリーニングする基板のクリーニング方法であって、前記基板をHFガス雰囲気に晒して副生成物を除去する副生成物除去工程と、水素ガスと、炭素と水素を構成元素として含む化合物のガスとを含むクリーニングガスをプラズマ化して前記基板に作用させ、当該基板に残留したフッ素を除去する残留フッ素除去工程とを具備し、前記基板上のパターンは、シリコン層の露出部を含むパターンであり、前記残留フッ素除去工程で、前記シリコン層の露出部の表面にSiCからなる層を形成することを特徴とする。
本発明にかかる基板のクリーニング装置は、基板上のパターンをプラズマエッチングにより形成した後に、前記基板の表面をクリーニングする基板のクリーニング装置であって、前記基板をHFガス雰囲気に晒して副生成物を除去する副生成物除去手段と、水素ガスと、炭素と水素を構成元素として含む化合物のガスとを含むクリーニングガスをプラズマ化して前記基板に作用させ、当該基板に残留したフッ素を除去する残留フッ素除去手段とを具備し、前記基板上のパターンは、シリコン層の露出部を含むパターンであり、前記残留フッ素除去手段で、前記シリコン層の露出部の表面にSiCからなる層を形成することを特徴とする。
本発明によれば、シリコン層と絶縁膜層とが積層された構造のパターンをプラズマエッチングによって形成する際に、副生成物の除去と残留フッ素の除去とをパターンに損傷を与えることなく行うことのできる基板のクリーニング方法及び基板のクリーニング装置を提供することができる。
本発明の一実施形態に係るガス処理装置の構成例を模式的に示す縦断面図。 本発明の一実施形態に係るプラズマ処理装置の構成例を模式的に示す縦断面図。 本発明の一実施形態に係る基板のクリーニング装置の構成例を模式的に示す図。 フッ素量の測定結果を比較して示すグラフ。 XPSの測定結果を示すグラフ。 シリコン層にダメージが発生したパターンを拡大して模式的に示す図。
以下、本発明の詳細を、図面を参照して実施形態について説明する。
図1は、本発明の一実施形態の副生成物除去工程に使用するガス処理装置100の構成例を模式的に示す縦断面図である。同図に示すようにこのガス処理装置100は、内部を気密に閉塞可能とされた処理チャンバー101を具備している。この処理チャンバー101内には、半導体ウエハ(基板)Wを載置するためのステージ102が設けられている。ステージ102は、図示しない温度制御機構を具備しており、ステージ102上に載置された半導体ウエハWの温度を所定温度に維持できるようになっている。
処理チャンバー101の上部には、処理チャンバー101内に所定の処理ガス(本実施形態ではHFガス)を導入するためのガス導入部103が設けられている。また、ガスガス導入部103が処理チャンバー101内に開口する開口部104の下方には、多数の透孔105が形成されたガス拡散板106が設けられており、このガス拡散板106の透孔105から、均一に分散された状態でHFガスが半導体ウエハWの表面に供給されるように構成されている。
また、処理チャンバー101の底部には、排気管107が設けられている。この排気管107は、図示しない真空ポンプ等に接続されており、処理チャンバー101内を所定の圧力に排気できるようになっている。
図2は、本発明の一実施形態の残留フッ素除去工程に使用するプラズマ処理装置200の構成例を模式的に示す縦断面図である。同図に示すようにこのプラズマ処理装置200は、内部を気密に閉塞可能とされた処理チャンバー201を具備している。この処理チャンバー201内には、半導体ウエハ(基板)Wを載置するためのステージ202が設けられている。ステージ202は、図示しない温度制御機構を具備しており、ステージ202上に載置された半導体ウエハWの温度を所定温度に維持できるようになっている。
処理チャンバー201は、例えばクォーツ等から構成されており、その天井部には、クォーツ製の窓203が形成されている。そして、この窓203の外側には、図示しない高周波電源に接続されたRFコイル204が設けられている。窓203の部分には、所定のクリーニングガス(例えば、H+CH+Ar)を処理チャンバー201内に導入するためのガス導入部205が設けられている。そして、RFコイル204に供給された高周波の作用によって、ガス導入部205から導入されたクリーニングガスのプラズマPを発生させるようになっている。
窓203の下方には、プラズマの遮蔽とガスの分散を行うためのガス拡散板206が設けられており、このガス拡散板206を介してプラズマ中のラジカルが分散した状態でステージ202上の半導体ウエハWに供給されるようになっている。なお、基板にプラズマを作用させる場合、直接基板とプラズマとを接触させてもよく、また本実施形態のように、リモートプラズマによる処理、すなわち、直接基板とプラズマとを接触させるのではなく、基板とは離間した部位で発生させたプラズマ中から引き出されたラジカルを基板に作用させてもよい。
また、処理チャンバー201の底部には、排気管207が設けられている。この排気管207は、図示しない真空ポンプ等に接続されており、処理チャンバー201内を所定の圧力に排気できるようになっている。
図3は、上記構成のガス処理装置100とプラズマ処理装置200とを一体化したクリーニング処理装置300の構成を示すものである。同図に示すように、ガス処理装置100とプラズマ処理装置200は、真空搬送チャンバー301を介して接続されており、真空搬送チャンバー301内には、真空雰囲気下で半導体ウエハWを搬送するための真空搬送機構302が配設されている。なお、真空搬送チャンバー301とガス処理装置100との間、及び真空搬送チャンバー301とプラズマ処理装置200との間には、夫々図示しない開閉機構(ゲートバルブ等)が設けられている。
また、真空搬送チャンバー301には、ロードロック室303が接続されており、このロードロック室303を介して、半導体ウエハWが真空搬送チャンバー301に搬入、搬出されるようになっている。ロードロック室303の外側には、常圧雰囲気下で半導体ウエハWを搬送するための搬送機構304が配設されており、この搬送機構304の周囲には、半導体ウエハWを位置決めするためのアライナー305、及び半導体ウエハWを収容したフープ(FOUP)(又はカセット)306が載置されるロードポート307が配設されている。
上記構成のクリーニング処理装置300を用いて、本実施形態では、次のようにして半導体ウエハWのクリーニングを行う。
クリーニング処理装置300のロードポート307には、前工程であるプラズマエッチング工程において、シリコン層の露出部を含むパターンを形成した半導体ウエハWを収容したフープ(又はカセット)306が載置される。
次に、搬送機構304によって、フープ306内の半導体ウエハWが取り出され、まず、アライナー305に搬送され、ここで半導体ウエハWの位置決めがなされる。このアライナー305による位置決めは、半導体ウエハWを回転させながら、その周縁部の位置及びノッチの位置を検出する公知の方法等によって行われる。この後、半導体ウエハWがロードロック室303内に搬送される。
ロードロック室303内に半導体ウエハWが搬入され、搬送機構304の搬送アームがロードロック室303内から退避した後、ロードロック室303の大気側の開閉機構(図示せず。)が閉じられ、ロードロック室303内が所定の真空度となるまで排気される。この後、ロードロック室303の真空側の開閉機構(図示せず。)が開かれ、真空搬送機構302によって、真空搬送チャンバー301内に半導体ウエハWが搬入される。
真空搬送チャンバー301内に搬入された半導体ウエハWは、まず、真空搬送チャンバー301とガス処理装置100(処理チャンバー101)との間に設けられた図示しない開閉機構を開いた状態で図1に示した処理チャンバー101内に搬入され、ステージ102上に半導体ウエハWが載置され、ここで、副生成物除去工程が実施される。
このガス処理装置100における副生成物除去工程は、以下のように実施される。すなわち、副生成物除去工程では、真空搬送機構302の搬送アームが退避した後、図示しない開閉機構が閉じられる。そして、予め所定温度に設定されたステージ102上に半導体ウエハWが載置されることによって半導体ウエハWが所定温度に維持された状態となり、この状態でガス導入部103から所定の処理ガス(本実施形態ではHFガス)が導入されるとともに、排気管107から排気が行われ、処理チャンバー101内が所定圧力の処理ガス雰囲気とされる。
副生成物除去工程における半導体ウエハWの温度は、例えば数十度(例えば20〜40℃)、圧力は例えば数十Pa〜数千Pa(例えば数百mTorr〜数十Torr)、処理ガス流量は、例えば数百sccm〜千数百sccm程度、処理時間は例えば数十秒から数分程度である。この副生成物除去工程により、プラズマエッチング工程で発生したSiOを主成分とする副生成物を除去することができる。しかし、この副生成物除去工程の実施後は、HFガスを使用したことによって、半導体ウエハWにフッ素が残留した状態となる。このように半導体ウエハWにフッ素が残留した状態で長時間放置すると、残留フッ素とシリコンが反応してパターンに欠陥が発生する。
ガス処理装置100における副生成物除去工程が終了すると、真空搬送機構302によって半導体ウエハWがガス処理装置100から搬出され、真空搬送チャンバー301を介してプラズマ処理装置200の処理チャンバー201内に搬入される。すなわち、真空搬送チャンバー301とプラズマ処理装置200(処理チャンバー201)との間に設けられた図示しない開閉機構を開いた状態で、半導体ウエハWが図2に示した処理チャンバー201内のステージ202上に載置される。そして、プラズマ処理装置200によって以下のように残留フッ素除去工程が行われる。
この残留フッ素除去工程では、真空搬送機構302の搬送アームが処理チャンバー201内から退避した後、図示しない開閉機構が閉じられる。そして、予め所定温度に設定されたステージ202上に半導体ウエハWが載置されることによって半導体ウエハWが所定温度に維持された状態となり、この状態でガス導入部205から所定のクリーニングガス(本実施形態では、H+CH+Ar)が導入されるとともに、排気管207から排気が行われ、処理チャンバー201内が所定の圧力に維持される。
これとともに、RFコイル204に高周波電力が印加されることによって、クリーニングガスのプラズマPが発生する。このプラズマPは、ガス拡散板206によって、ガス拡散板206と窓203との間の空間に維持されるが、プラズマP中から引き出されたラジカルが半導体ウエハWに作用し、半導体ウエハWに残留したフッ素が、例えばHとの反応でHFとなって除去される。
この時、従来のようにHのみのプラズマ等を用いると、半導体ウエハWの表面に形成されたパターンのうち、露出するシリコン層の部分がエッチングされ、パターンが損傷を受ける。図6は、シリコン層の部分がエッチングされ、パターンが損傷を受けた例を模式的に示すものであり、同図に示すように、シリコン層の露出部分に欠け等の損傷が発生する。
一方、本実施形態では、クリーニングガス中に炭素と水素を構成元素として含む化合物であるCHガスが含まれているので、このようなシリコン層の部分のエッチングを抑制することができ、半導体ウエハWに形成されているパターンが損傷を受けることを抑制することができる。これは、シリコン層の露出部分の表面にSiCが形成され、SiCが保護層として作用するためと推定される。この点については、以下に示す測定結果によって裏付けられる。
図5は、縦軸を強度、横軸を結合エネルギーとして副生成物除去工程のみを行った後の半導体ウエハW(実線A)と、副生成物除去工程の後上記した残留フッ素除去工程を行った半導体ウエハW(点線B)をXPS(X線光電子分光)によって測定した結果を示すグラフである。同図において実線A,点線Bに共通して現れている高いピークは、シリコンとシリコンとの結合エネルギーを示すピークである。そして、曲線Bでは、このピークより結合エネルギーが高い側の裾の部分(SiとCとの結合エネルギーを示す。)の強度が高くなっており、SiCが形成されていることが分かる。このようにシリコンの表面にSiCが形成されている場合、酸素でアッシングを行い、SiCをSiOとして次工程にまわすこともできる。
また、上記残留フッ素除去工程では、CHが存在することにより、フッ素がCHF等のガスとして除去されるので、フッ素の除去効率も高めることができる。なお、このようにCHにフッ素の除去効果があるので、半導体ウエハWを高温に加熱しても良い場合は、Hを添加せず、CHとAr等の希ガスのみのクリーニングガスを用い、半導体ウエハWを高温に加熱することによってデポ(堆積物)が発生しないようにして残留フッ素除去工程を行うことも可能である。しかし、多くの場合、半導体ウエハWを高温に加熱することは望ましくない。
上記プラズマ処理装置200における残留フッ素除去工程が終了すると、真空搬送機構302によって半導体ウエハWがプラズマ処理装置200から搬出され、真空搬送チャンバー301を介してロードロック室303内に搬入される。そして、このロードロック室303を介して搬送機構304により半導体ウエハWが大気中に搬出され、ロードポート307に載置されたフープ306内に収容される。
実施例として、ガス処理装置100で副生成物除去工程を行った後、プラズマ処理装置200により残留フッ素除去工程を行った。
副生成物除去工程における処理条件は、
圧力=1330Pa(10Torr)、
HFガス=2800sccm、
ステージ温度=30℃、
処理時間=60秒
である。また、残留フッ素除去工程における処理条件は、
圧力=133Pa(1Torr)、
クリーニングガス=4体積%H/Ar=1700sccm+CH(5sccm)、
高周波電力=200W(27MHz)、
ステージ温度=80℃、
処理時間=10分
である。
本実施例では、残留フッ素除去工程前のフッ素残留量が5.7×1013atoms/cmであったのに対して、残留フッ素除去工程後は2.9×1012atoms/cmとすることができ、パターンを電子顕微鏡で観察したところ、シリコン層のエッチングによる損傷も見られなかった。
比較例として、CHを添加しない処理ガスで残留フッ素除去工程を行ったところ、高周波電力を50Wとすると、パターンのシリコン層のエッチングによる損傷が見られた。また、高周波電力を25Wとすると、パターンのシリコン層のエッチングによる損傷はなかったが、残留フッ素除去工程後の残留フッ素量が9.1×1012atoms/cmとなり、フッ素の除去効果が実施例に比べて明らかに劣っていた。なお、他の条件は、上記した実施例の場合と同じである。この実施例、比較例及び残留フッ素除去工程前(副生成物除去工程のみ)の残留フッ素の測定結果を、縦軸をフッ素量とした図4の棒グラフに示す。
以上のように実施例では、シリコン層の露出部を含むパターンをプラズマエッチングによって形成する際に、副生成物の除去と残留フッ素の除去とをパターンに損傷を与えることなく行うことができた。
なお、本発明は、上記実施形態及び実施例に限定されるものではなく、各種の変形が可能であることは、勿論である。例えば、残留フッ素除去工程に使用するプラズマ処理装置は、誘導結合型のリモートプラズマによるものではなく、例えば平行平板型の容量結合型のプラズマ処理装置等も用いることができる。この場合、例えば上部電極のみにプラズマ生成用の高周波電力を供給し、下部電極上に載置された半導体ウエハに対してプラズマを作用させるようにしてもよい。また、残留フッ素除去工程に使用する炭素と水素を構成元素として含む化合物のガスは、CHガスに限らず、例えばCHOHガス等を用いてもよい。
100……ガス処理装置、200……プラズマ処理装置、300……クリーニング処理装置、301……真空搬送チャンバー、302……真空搬送機構、303……ロードロック室、304……搬送機構、305……アライナー、306……フープ、307……ロードポート。

Claims (6)

  1. 基板上のパターンをプラズマエッチングにより形成した後に、前記基板の表面をクリーニングする基板のクリーニング方法であって、
    前記基板をHFガス雰囲気に晒して副生成物を除去する副生成物除去工程と、
    水素ガスと、炭素と水素を構成元素として含む化合物のガスとを含むクリーニングガスをプラズマ化して前記基板に作用させ、当該基板に残留したフッ素を除去する残留フッ素除去工程と
    を具備し
    前記基板上のパターンは、シリコン層の露出部を含むパターンであり、前記残留フッ素除去工程で、前記シリコン層の露出部の表面にSiCからなる層を形成する
    ことを特徴とする基板のクリーニング方法。
  2. 前記炭素と水素を構成元素として含む化合物のガスが、CHガス又はCHOHガスであることを特徴とする請求項1記載のクリーニング方法。
  3. 前記クリーニングガスが、さらに希ガスを含むことを特徴とする請求項1又は2記載のクリーニング方法。
  4. 前記希ガスがArガスであることを特徴とする請求項3記載のクリーニング方法。
  5. 前記クリーニングガスが、前記水素ガスを4体積%以下含むことを特徴とする請求項1〜4いずれか1項記載のクリーニング方法。
  6. 基板上のパターンをプラズマエッチングにより形成した後に、前記基板の表面をクリーニングする基板のクリーニング装置であって、
    前記基板をHFガス雰囲気に晒して副生成物を除去する副生成物除去手段と、
    水素ガスと、炭素と水素を構成元素として含む化合物のガスとを含むクリーニングガスをプラズマ化して前記基板に作用させ、当該基板に残留したフッ素を除去する残留フッ素除去手段と
    を具備し
    前記基板上のパターンは、シリコン層の露出部を含むパターンであり、前記残留フッ素除去手段で、前記シリコン層の露出部の表面にSiCからなる層を形成する
    ことを特徴とする基板のクリーニング装置。
JP2010002720A 2010-01-08 2010-01-08 基板のクリーニング方法及び基板のクリーニング装置 Active JP5492574B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010002720A JP5492574B2 (ja) 2010-01-08 2010-01-08 基板のクリーニング方法及び基板のクリーニング装置
KR1020100140228A KR101773806B1 (ko) 2010-01-08 2010-12-31 기판의 클리닝 방법 및 기판의 클리닝 장치
US12/985,652 US20110168205A1 (en) 2010-01-08 2011-01-06 Substrate cleaning method and substrate cleaning apparatus
CN2011100206392A CN102148153B (zh) 2010-01-08 2011-01-07 基板清洁方法及基板清洁装置
TW100100563A TWI521591B (zh) 2010-01-08 2011-01-07 A cleaning method of the substrate and a cleaning device for the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010002720A JP5492574B2 (ja) 2010-01-08 2010-01-08 基板のクリーニング方法及び基板のクリーニング装置

Publications (2)

Publication Number Publication Date
JP2011142248A JP2011142248A (ja) 2011-07-21
JP5492574B2 true JP5492574B2 (ja) 2014-05-14

Family

ID=44257560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010002720A Active JP5492574B2 (ja) 2010-01-08 2010-01-08 基板のクリーニング方法及び基板のクリーニング装置

Country Status (5)

Country Link
US (1) US20110168205A1 (ja)
JP (1) JP5492574B2 (ja)
KR (1) KR101773806B1 (ja)
CN (1) CN102148153B (ja)
TW (1) TWI521591B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201318463D0 (en) * 2013-08-13 2013-12-04 Medical Res Council Graphene Modification
US10236186B2 (en) * 2014-08-05 2019-03-19 Tokyo Electron Limited Methods for dry hard mask removal on a microelectronic substrate
WO2016025462A1 (en) * 2014-08-12 2016-02-18 Tokyo Electron Limited Substrate processing method
WO2016118088A1 (en) * 2015-01-22 2016-07-28 Chan Chia Sern Non-thermal soft plasma cleaning
US9601319B1 (en) * 2016-01-07 2017-03-21 Lam Research Corporation Systems and methods for eliminating flourine residue in a substrate processing chamber using a plasma-based process
JP6854611B2 (ja) * 2016-01-13 2021-04-07 東京エレクトロン株式会社 基板処理方法、基板処理装置及び基板処理システム
JP6869024B2 (ja) * 2016-12-20 2021-05-12 東京エレクトロン株式会社 パーティクル除去方法及び基板処理方法
JP6845773B2 (ja) * 2017-09-15 2021-03-24 株式会社日立ハイテク プラズマ処理方法
US11209877B2 (en) * 2018-03-16 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Electrical module, display panel, display device, input/output device, data processing device, and method of manufacturing electrical module
US10872761B2 (en) * 2018-06-25 2020-12-22 Mattson Technology Inc. Post etch defluorination process
WO2020046547A1 (en) * 2018-08-31 2020-03-05 Mattson Technology, Inc. Oxide removal from titanium nitride surfaces
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5207836A (en) * 1989-08-25 1993-05-04 Applied Materials, Inc. Cleaning process for removal of deposits from the susceptor of a chemical vapor deposition apparatus
JP3263132B2 (ja) * 1992-07-09 2002-03-04 株式会社東芝 半導体装置の製造方法
JPH0684852A (ja) * 1992-09-02 1994-03-25 Fujitsu Ltd 半導体装置の製造方法
JPH08264507A (ja) * 1995-03-20 1996-10-11 Matsushita Electron Corp シリコンのエッチング方法
JP3176857B2 (ja) * 1996-12-04 2001-06-18 芝浦メカトロニクス株式会社 半導体装置の製造方法
JPH1197414A (ja) * 1997-09-25 1999-04-09 Sony Corp 酸化シリコン系絶縁膜のプラズマエッチング方法
US6432830B1 (en) * 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
US6599829B2 (en) 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
JP4590700B2 (ja) * 2000-07-14 2010-12-01 ソニー株式会社 基板洗浄方法及び基板洗浄装置
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
JP3997859B2 (ja) * 2002-07-25 2007-10-24 株式会社日立製作所 半導体装置の製造方法および製造装置
KR100931856B1 (ko) * 2007-08-24 2009-12-15 세메스 주식회사 기판 세정 장치 및 기판 세정 방법
JP2009088244A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 基板クリーニング装置、基板処理装置、基板クリーニング方法、基板処理方法及び記憶媒体
JP5270183B2 (ja) * 2008-02-12 2013-08-21 大日本スクリーン製造株式会社 ポリマー除去方法およびポリマー除去装置

Also Published As

Publication number Publication date
CN102148153B (zh) 2013-04-17
TW201142942A (en) 2011-12-01
CN102148153A (zh) 2011-08-10
TWI521591B (zh) 2016-02-11
KR101773806B1 (ko) 2017-09-01
US20110168205A1 (en) 2011-07-14
JP2011142248A (ja) 2011-07-21
KR20110081765A (ko) 2011-07-14

Similar Documents

Publication Publication Date Title
JP5492574B2 (ja) 基板のクリーニング方法及び基板のクリーニング装置
TWI624024B (zh) 用於預清洗導電互連結構之方法
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
US11302519B2 (en) Method of patterning a low-k dielectric film
JP6373150B2 (ja) 基板処理システム及び基板処理方法
JP5823160B2 (ja) 堆積物除去方法
JP2008218959A (ja) エッチング方法および記憶媒体
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
WO2013046642A1 (ja) 堆積物除去方法
JP2019197903A (ja) 処理装置
TWI398920B (zh) Surface treatment of substrates
JP2007266099A (ja) 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体
KR100784661B1 (ko) 반도체 소자의 제조방법
JP7372073B2 (ja) 基板処理方法、基板処理装置及びクリーニング装置
JP5642427B2 (ja) プラズマ処理方法
KR101096133B1 (ko) 기판 처리방법
JP2000012521A (ja) プラズマアッシング方法
Brun et al. Plasma etch challenges at 14nm and beyond technology nodes in the BEOL
JP2013062333A (ja) 有機膜の除去方法
JPH04268728A (ja) エッチング方法および装置
JP2006005181A (ja) アッシング方法
JPH04364731A (ja) エッチング方法
JP2005166887A (ja) 半導体装置の製造方法及び半導体製造装置
JP2017028012A (ja) 半導体製造装置及び半導体製造方法
JP2010118418A (ja) プラズマ処理装置のクリーニング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5492574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350