KR100784661B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100784661B1 KR100784661B1 KR1020060133964A KR20060133964A KR100784661B1 KR 100784661 B1 KR100784661 B1 KR 100784661B1 KR 1020060133964 A KR1020060133964 A KR 1020060133964A KR 20060133964 A KR20060133964 A KR 20060133964A KR 100784661 B1 KR100784661 B1 KR 100784661B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- oxide film
- plasma
- natural oxide
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 9
- 239000011737 fluorine Substances 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000009832 plasma treatment Methods 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 238000001179 sorption measurement Methods 0.000 description 8
- 239000012495 reaction gas Substances 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
자연산화막이 형성된 반도체 기판이 F 라디칼을 이용하여 플라즈마 처리된 후, 열처리되고 H2 플라즈마 처리됨으로써, 상기 자연산화막이 제거될 뿐만 아니라, 상기 자연산화막이 재성장되는 것이 방지된다. 따라서, 본 발명은 반도체 소자의 접촉 영역에 자연산화막에 의한 저항으로 신뢰성이 저하되는 것을 방지할 수 있다.
자연산화막, 플라즈마, F 라디칼, 수소
Description
도 1은 본 발명의 자연산화막 제거방법을 설명하기 위한 공정 순서도이다.
도 2a 내지 2d는 본 발명의 일 실시예에 따른 반도체 소자의 자연산화막 제거방법을 나타내는 단면도들이다.
도 3a 내지 3d는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 나타내는 단면도들이다.
도 4는 도 3c의 A에 대한 확대도이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로 더욱 상세하게는 자연산화막이 제거된 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 제조 공정 중에, 반도체 기판상에 자연산화막(native oxide)이 성장될 수 있다. 상기 자연산화막은 반도체 소자의 저항을 증가시킬 수 있으며, 불필요한 반도체 소자의 저항 증가는 반도체 소자의 신뢰성을 저하시킬 수 있다.
이하, 통상적인 반도체 소자의 제조공정이 설명된다. 활성 영역이 정의된 반 도체 기판상에 층간 절연막이 형성된다. 상기 층간 절연막 상에 통상의 사진 식각 공정에 의해 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴을 이용하여 노출된 층간 절연막을 식각함으로써, 상기 활성 영역을 일부 노출시키는 개구부가 형성된다. 이후, 상기 포토레지스트 패턴은 애싱(ashing) 공정에 의해 제거되고, 상기 반도체 기판에 잔류하는 불순물을 제거하기 위해 세정 공정이 진행된다.
이때, 상기 개구부가 형성되는 영역의 반도체 기판은 외부에 노출되며, 상기 개구부에 의해 노출된 반도체 기판상에는 자연산화막이 형성될 수 있다. 상기 자연산화막은 세정 공정에 의해 제거될 수 있다.
그러나, 반도체 기판 표면의 표면장력 등에 의해, 상기 개구부의 저면 즉, 노출된 반도체 기판까지 세정 용액이 충분히 유입되지 못할 수 있다. 따라서, 상기 개구부 내에 자연산화막이 완전히 제거되지 않고 잔존할 수 있다. 이는 반도체 소자가 고집적화되어, 반도체 소자의 임계치수(critical dimension: CD)가 감소됨에 따라 더욱 심화되고 있다. 뿐만 아니라, 세정 공정에 의해 반도체 기판상의 자연산화막이 제거되더라도, 반도체 소자의 제조공정 중에 자연산화막이 다시 생성될 수 있다.
자연산화막이 개구부 내에 잔존하면, 상기 개구부를 도전물질로 매립하여 콘택을 형성할 때, 상기 콘택에 의해 전기적으로 연결되어야 할 활성 영역 및 콘택 간에 저항이 증가될 수 있다. 결과적으로, 상기 콘택 저항의 증가에 의해 반도체 소자의 신뢰성이 저하될 수 있다.
따라서, 상기 문제점을 해결하기 위한 본 발명의 목적은 반도체 소자의 신뢰성이 저하되는 것을 방지하기 위해, 자연산화막을 효과적으로 제거하고 상기 자연산화막의 재성장을 방지할 수 있는 반도체 소자의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 자연산화막이 형성된 반도체 기판을 제공하는 단계, 상기 반도체 기판을 제1 플라즈마 처리하는 단계, 상기 반도체 기판을 열처리하여 상기 자연산화막을 제거하는 단계 및 상기 반도체 기판을 H2를 포함하는 기체를 이용하여 제2 플라즈마 처리하는 단계를 포함한다.
상기 제1 플라즈마 처리 단계, 상기 열처리 단계 및 상기 제2 플라즈마 처리 단계는 인 시츄로 수행될 수 있다.
일 실시예에 따르면, 상기 제1 플라즈마 처리는 불소를 포함하는 기체를 이용할 수 있다. 이때, 상기 불소를 포함하는 기체는 CF4, CHF3 또는 NF3일 수 있다.
상기 열처리는 100 내지 300℃에서 수행될 수 있다. 바람직하게는, 상기 열처리는 200℃에서 수행될 수 있다.
다른 실시예에 따르면, 반도체 기판상에 절연막이 형성된다. 상기 절연막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴을 이용하여 상기 절연막을 식각함으로써 상기 반도체 기판의 일부 영역을 노출시키는 개구부가 형성된다. 상기 포토레지스트 패턴을 제거한다. 상기 포토레지스트 패턴은 애싱 공정에 의해 제거될 수 있다. 상기 포토레지스트 패턴을 제거하는 단계 후, 상기 반도체 기판을 습식 세정한다. 상기 개구부에 도전물질을 매립하여 콘택이 형성된다.
상기 세정된 반도체 기판에 대한 상기 제1 플라즈마 처리는 불소를 포함하는 기체를 이용할 수 있다. 이때, 상기 불소를 포함하는 기체는 CF4, CHF3 또는 NF3일 수 있다.
상기 열처리는 100 내지 300℃에서 수행될 수 있다. 바람직하게는, 상기 열처리는 200℃에서 수행될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 하기 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1, 및 2a 내지 2d를 참조하여 본 발명의 일 실시예에 따른 반도체 기판의 자연산화막 제거방법이 설명된다.
도 1 및 2a를 참조하면, 반도체 기판(100)이 제공된다. 상기 반도체 기판(100)은 실리콘을 포함할 수 있다. 상기 반도체 기판(100)상의 불순물을 제거하 기 위해, 상기 반도체 기판(100)이 세정된다. 세정 후에도, 후속 공정에 투입되는 동안, 또는 투입되기 전에 상기 반도체 기판(100)상에 자연산화막(110)이 성장될 수 있다. 따라서, 자연산화막이 형성된 반도체 기판이 제공된다(S10).
도 2b를 참조하면, 상기 반도체 기판(100)상에 플라즈마(plasma) 분위기가 형성된다. 이때, 상기 반도체 기판(100) 표면으로 불소(fluorine: F)를 함유하는 반응 기체가 제공된다. 상기 반응 기체는 CF4, CHF3 또는 NF3일 수 있다. 상기 반응 기체는 F 라디칼(radical) 상태에서 상기 자연산화막(110)과 표면 반응할 수 있다. 따라서, 플라즈마 상태에서 F 라디칼이 상기 반도체 기판으로 제공된다(S20).
예컨대, 상기 자연산화막을 제거하기 위한 플라즈마 분위기는 통상적인 플라즈마 공정보다 낮은 에너지 및 낮은 온도에서 형성될 수 있다. 상기 플라즈마 분위기는 RF(Radio Frequency) 파워 플라즈마, 마이크로웨이브(microwave) 플라즈마, 유도결합 플라즈마(Inductively Coupled Plasma: ICP) 또는 전자 사이크로트론 공명(Electron Cyclotron Resonance: ECR) 플라즈마일 수 있다. 약 20℃ 미만이면, 라디칼 형성이 원활하지 않으며, 약 50℃초과이면 상기 반도체 기판의 표면으로부터 상기 F 라디칼이 탈착될 수 있다. 따라서, 20 내지 50℃범위에서 플라즈마 공정이 수행되는 것이 바람직하다.
상기 반응 기체는 F 라디칼의 형태로 상기 산화막(110)과 반응한다(S30). 따라서, 상기 산화막에 상기 F 라디칼이 흡착되어 흡착막(120)이 형성된다.
산화막은 결합력이 높아 단단한 막 특성을 갖는다. 따라서, 통상적인 플라즈 마 공정이 수행되면, 아르곤 또는 헬륨 등의 불활성 기체를 사용하여, 산화막이 물리적인 충격의 힘으로 식각됨으로써 제거된다. 따라서, 산화막이 쉽게 제거될 수 있다. 그러나, 통상적인 플라즈마 공정은 반도체 기판 표면에 손상을 주어 반도체 소자에 악영향을 미칠 수 있다.
따라서, 아르곤 또는 헬륨 등의 불활성 기체를 사용하지 않는 상대적으로 낮은 에너지의 플라즈마 분위기에서, 상기 자연산화막(110)은 단지 화학적 반응에 의해서 흡착막(120)으로 될 수 있다. 따라서, 반도체 기판 표면은 손상되지 않는다.
도 2c를 참조하면, 상기 흡착막(120)이 형성된 반도체 기판에 대해 열처리(thermal treatment)가 수행된다. 상기 열처리에 의해, 상기 F 라디칼이 흡착된 흡착막(120)이, 상기 반도체 기판에 손상을 주지않으면서, 상기 반도체 기판으로부터 탈착되어 제거된다(S40). 상기 열처리는 N2 기체 분위기에서 수행될 수 있다. 온도가 약 100℃ 미만이면, 반응성이 낮아 제거능력이 저하될 수 있고, 약 300℃ 초과이면 더 이상 제거속도가 향상되지 않아 공정 효율성이 증대되지 않는다. 따라서, 열처리는 약 100 내지 300℃ 에서 수행되는 것이 바람직하다. 더욱 바람직하게는 약 200℃에서 수행된다.
도 2d를 참조하면, 자연산화막이 제거된 반도체 기판에 대해, H2 기체를 이용한 플라즈마 공정이 수십초간 수행된다(S50). 상기 반도체 기판은 자연산화막이 제거되어 상기 반도체 기판 표면의 실리콘이 댕글링 본드 상태로 존재할 수 있다. 상기 댕글링 본드는 산소 등과 쉽게 결합할 수 있으므로 다시 상기 반도체 기판 상 에 자연산화막이 형성될 수 있다. 따라서, 상기 반도체 기판을 H2 기체로 처리하면, 상기 댕글링 본드가 수소원자와 결합함으로써 상기 반도체 기판 표면을 일시적으로 안정시킬 수 있다. 결과적으로, 후속에 자연산화막이 성장되는 것을 방지할 수 있다.
도 3a 내지 3d 및 4를 참조하여, 본 발명의 일 실시예에 따른 반도체 소자의 제조방법이 설명된다.
도 3a를 참조하면, 소자 분리 영역(미도시)에 의해 활성 영역(미도시)이 정의된 반도체 기판(200) 상에 절연막(205)이 형성된다. 상기 절연막은 산화막 또는 질화막일 수 있다. 상기 절연막 상에 포토레지스트막(미도시)이 형성된다. 상기 포토레지스트막을 패터닝함으로써 상기 절연막(205)의 일부 영역을 노출시키는 포토레지스트 패턴(미도시)이 형성된다.
도 3b를 참조하면, 상기 포토레지스트 패턴을 이용하여 상기 절연막의 노출 영역을 식각함으로써 상기 반도체 기판의 일부 영역을 노출시키는 개구부(215)가 형성된다. 상기 포토레지스트 패턴은 애싱(ashing) 공정에 의해 제거된다.
상기 애싱 공정 후, 습식 세정 공정을 통해 상기 반도체 기판상에 잔류할 수 있는 불순물들이 제거된다. 세정 후에도, 반도체 소자의 제조공정 중에 반도체 기판(200)상에 자연산화막(210)이 성장될 수 있다.
도 3c를 참조하면, 상기 반도체 기판(200)상에 플라즈마(plasma) 분위기가 형성된다. 이때, 상기 반도체 기판(200) 표면으로 불소(fluorine: F)를 함유하는 CF4, CHF3 또는 NF3와 같은 반응기체가 제공된다. 상기 반응 기체는 F 라디칼(radical) 상태에서 상기 자연산화막(210)과 표면 반응할 수 있다.
상기 자연산화막을 제거하기 위한 플라즈마 분위기는 통상적인 플라즈마 공정보다 낮은 에너지 및 낮은 온도에서 형성될 수 있다. 상기 플라즈마 분위기는 RF(Radio Frequency) 파워 플라즈마, 마이크로웨이브(microwave) 플라즈마, 유도결합 플라즈마(Inductively Coupled Plasma: ICP) 또는 전자 사이크로트론 공명(Electron Cyclotron Resonance: ECR) 플라즈마일 수 있다. 약 20℃ 미만이면, 라디칼 형성이 원활하지 않으며, 약 50℃초과이면 상기 반도체 기판의 표면으로부터 상기 F 라디칼이 탈착될 수 있다. 따라서, 20 내지 50℃범위에서 플라즈마 공정이 수행되는 것이 바람직하다.
상기 표면 반응에 의해, 상기 산화막은 F 라디칼이 흡착된 흡착막(미도시)으로 될 수 있다.
산화막은 결합력이 높아 단단한 막 특성을 갖는다. 따라서, 통상적인 플라즈마 공정이 수행되면, 아르곤 또는 헬륨 등의 불활성 기체를 사용하여, 산화막이 물리적으로 식각됨으로써 제거된다. 따라서, 산화막이 쉽게 제거될 수 있다. 그러나, 통상적인 플라즈마 공정은 반도체 기판 표면에 손상을 주어 반도체 소자에 악영향을 미칠 수 있다.
따라서, 아르곤 또는 헬륨 등의 불활성 기체를 사용하지 않는 상대적으로 낮은 에너지의 플라즈마 분위기에서, 상기 자연산화막(210)은 단지 화학적 반응에 의 해서 흡착막으로 될 수 있다. 따라서, 반도체 기판 표면은 손상되지 않는다.
상기 흡착막이 형성된 반도체 기판에 대해 열처리(thermal treatment)가 수행된다. 상기 열처리에 의해, 상기 F 라디칼이 흡착된 흡착막이, 상기 반도체 기판에 손상을 주지않으면서, 상기 반도체 기판으로부터 탈착되어 제거된다. 상기 열처리는 N2 기체 분위기에서 수행될 수 있다. 온도가 약 100℃ 미만이면, 반응성이 낮아 제거능력이 저하될 수 있고, 약 300℃ 초과이면 더 이상 제거속도가 향상되지 않아 공정 효율성이 증대되지 않는다. 따라서, 열처리는 약 100 내지 300℃ 에서 수행되는 것이 바람직하다. 더욱 바람직하게는 약 200℃에서 수행된다.
도 3c 및 4를 참조하면, 자연산화막이 제거된 반도체 기판에 대해, H2 기체를 이용한 플라즈마 공정이 수십초간 수행된다. 상기 반도체 기판은 자연산화막이 제거되어 상기 반도체 기판 표면의 실리콘이 댕글링 본드 상태로 존재할 수 있다. 상기 댕글링 본드는 산소 등과 쉽게 결합할 수 있으므로 다시 상기 반도체 기판 상에 자연산화막이 형성될 수 있다. 따라서, 상기 반도체 기판을 H2 기체로 처리하면, 상기 댕글링 본드가 수소원자와 결합함으로써 상기 반도체 기판 표면을 일시적으로 안정시킬 수 있다. 결과적으로, 후속에 자연산화막이 성장되는 것을 방지할 수 있다.
도 3d를 참조하면, 상기 자연산화막이 제거되고, 자연산화막의 재성장이 억제된 개구부(215)를 매립하도록 도전물질을 이용하여 도전막(미도시)이 형성된다. 상기 도전막은 폴리실리콘 또는 금속물질을 포함할 수 있다. 상기 도전막을 평탄화 함으로써 상기 개구부(215)를 매립하는 콘택(230)이 형성된다.
상기 콘택은 상기 반도체 기판의 활성 영역에 전기적으로 연결될 수 있다. 이때, 상기 활성 영역 상에 자연산화막이 존재하지 않으므로 콘택의 저항이 증가되는 것이 방지될 수 있다.
이외에도, 실리콘을 포함하는 도전 패턴과 전기적으로 연결되는 콘택이 형성될 때, 상기 콘택이 형성될 개구부의 저면에 노출된 도전패턴에 동일한 공정을 수행함으로써 자연산화막이 제거되고, 그 성장이 억제될 수 있다.
본 발명의 반도체 소자의 제조방법에 의하면, 자연산화막이 형성된 반도체 기판에 F 라디칼을 이용한 플라즈마 처리 및 열처리를 수행함으로써, 상기 자연산화막이 제거된다. 상기 플라즈마 처리는 낮은 에너지로 저온에서 수행됨으로써, 반도체 기판의 손상이 방지된다. 이후, 상기 반도체 기판에 대해 H2를 이용한 플라즈마 처리를 수행함으로써, 상기 반도체 기판의 표면을 수소원자로 결합시켜 후속에 자연산화막이 재성장되는 것이 방지된다. 따라서, 후속에 콘택등으로 반도체 소자의 구성요소들이 전기적으로 연결될 때, 반도체 소자의 저항이 증가하는 것이 방지됨으로써 반도체 소자의 신뢰성이 저하되는 것을 방지할 수 있다.
Claims (10)
- 자연산화막이 형성된 반도체 기판을 제공하는 단계;상기 반도체 기판을 제1 플라즈마 처리하는 단계;상기 반도체 기판을 열처리하여 상기 자연산화막을 제거하는 단계; 및상기 반도체 기판을 H2를 포함하는 기체를 이용하여 제2 플라즈마 처리하는 단계를 포함하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제1 플라즈마 처리는 불소를 포함하는 기체를 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2 항에 있어서,상기 불소를 포함하는 기체는 CF4, CHF3 또는 NF3인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2 항에 있어서,상기 열처리는 100 내지 300℃에서 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 4 항에 있어서, 상기 열처리는 200℃에서 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항 내지 5 항 중 어느 한 항에 있어서,상기 자연산화막이 형성된 반도체 기판을 제공하는 단계는:상기 반도체 기판상에 절연막을 형성하는 단계;상기 절연막 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 이용하여 상기 절연막을 식각함으로써 상기 반도체 기판의 일부 영역을 노출시키는 개구부를 형성하는 단계; 및상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 6 항에 있어서,상기 개구부를 도전물질로 매립하여 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 6 항에 있어서,상기 포토레지스트 패턴은 애싱 공정에 의해 제거되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 6 항에 있어서,상기 포토레지스트 패턴을 제거하는 단계 후,상기 반도체 기판을 습식 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제1 플라즈마 처리 단계, 상기 열처리 단계 및 상기 제2 플라즈마 처리 단계는 인 시츄로 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060133964A KR100784661B1 (ko) | 2006-12-26 | 2006-12-26 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060133964A KR100784661B1 (ko) | 2006-12-26 | 2006-12-26 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100784661B1 true KR100784661B1 (ko) | 2007-12-12 |
Family
ID=39140659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060133964A KR100784661B1 (ko) | 2006-12-26 | 2006-12-26 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100784661B1 (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9214357B1 (en) | 2014-08-06 | 2015-12-15 | Psk Inc. | Substrate treating apparatus and method |
| KR20190032030A (ko) | 2017-09-19 | 2019-03-27 | 무진전자 주식회사 | 기판 처리 방법 및 장치 |
| KR20190032033A (ko) | 2017-09-19 | 2019-03-27 | 무진전자 주식회사 | 인시튜 건식 세정 방법 및 장치 |
| KR20200022177A (ko) | 2018-08-22 | 2020-03-03 | 무진전자 주식회사 | 대기압 플라즈마와 스팀을 이용한 건식 세정 장치 및 방법 |
| KR102178593B1 (ko) | 2019-05-17 | 2020-11-16 | 무진전자 주식회사 | 플라즈마와 증기를 이용한 건식 세정 방법 |
| KR102179717B1 (ko) | 2019-05-17 | 2020-11-17 | 무진전자 주식회사 | 플라즈마와 증기를 이용한 건식 세정 장치 |
| KR20240018827A (ko) | 2022-08-03 | 2024-02-14 | 엘에스이 주식회사 | 콜리메이티드 라디칼을 이용한 건식 세정 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010076979A (ko) * | 2000-01-29 | 2001-08-17 | 윤종용 | 실리사이드막을 구비한 반도체소자의 제조방법 |
-
2006
- 2006-12-26 KR KR1020060133964A patent/KR100784661B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010076979A (ko) * | 2000-01-29 | 2001-08-17 | 윤종용 | 실리사이드막을 구비한 반도체소자의 제조방법 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9214357B1 (en) | 2014-08-06 | 2015-12-15 | Psk Inc. | Substrate treating apparatus and method |
| KR20190032030A (ko) | 2017-09-19 | 2019-03-27 | 무진전자 주식회사 | 기판 처리 방법 및 장치 |
| KR20190032033A (ko) | 2017-09-19 | 2019-03-27 | 무진전자 주식회사 | 인시튜 건식 세정 방법 및 장치 |
| KR20200022177A (ko) | 2018-08-22 | 2020-03-03 | 무진전자 주식회사 | 대기압 플라즈마와 스팀을 이용한 건식 세정 장치 및 방법 |
| KR102178593B1 (ko) | 2019-05-17 | 2020-11-16 | 무진전자 주식회사 | 플라즈마와 증기를 이용한 건식 세정 방법 |
| KR102179717B1 (ko) | 2019-05-17 | 2020-11-17 | 무진전자 주식회사 | 플라즈마와 증기를 이용한 건식 세정 장치 |
| KR20240018827A (ko) | 2022-08-03 | 2024-02-14 | 엘에스이 주식회사 | 콜리메이티드 라디칼을 이용한 건식 세정 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3815937B2 (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| US6261921B1 (en) | Method of forming shallow trench isolation structure | |
| JP5251033B2 (ja) | 半導体装置の製造方法 | |
| KR100706798B1 (ko) | 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법 | |
| US20120178259A1 (en) | Method of cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor | |
| JP4282616B2 (ja) | 半導体装置の製造方法 | |
| JP5492574B2 (ja) | 基板のクリーニング方法及び基板のクリーニング装置 | |
| KR100784661B1 (ko) | 반도체 소자의 제조방법 | |
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| US20080213990A1 (en) | Method for forming gate electrode in semiconductor device | |
| US20080305609A1 (en) | Method for forming a seamless shallow trench isolation | |
| KR100518228B1 (ko) | 반도체 소자의 제조방법 | |
| US20040175931A1 (en) | Manufacturing method of semiconductor device | |
| WO2011158558A1 (ja) | 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置 | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| TW202115791A (zh) | 形成半導體結構的方法、形成絕緣層上半導體（soi）基底的方法以及半導體結構 | |
| JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| KR100474863B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US6706612B2 (en) | Fabrication method for shallow trench isolation | |
| KR100468712B1 (ko) | 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법 | |
| KR100842883B1 (ko) | 반도체 소자의 소자분리영역 형성방법 | |
| TW200415725A (en) | Method for manufacturing an electronic device | |
| KR100241508B1 (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR100838374B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121029 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131112 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151126 Year of fee payment: 9 |