KR20010076979A - 실리사이드막을 구비한 반도체소자의 제조방법 - Google Patents

실리사이드막을 구비한 반도체소자의 제조방법 Download PDF

Info

Publication number
KR20010076979A
KR20010076979A KR1020000004465A KR20000004465A KR20010076979A KR 20010076979 A KR20010076979 A KR 20010076979A KR 1020000004465 A KR1020000004465 A KR 1020000004465A KR 20000004465 A KR20000004465 A KR 20000004465A KR 20010076979 A KR20010076979 A KR 20010076979A
Authority
KR
South Korea
Prior art keywords
gas
fluorine
cleaning
film
silicide film
Prior art date
Application number
KR1020000004465A
Other languages
English (en)
Other versions
KR100316721B1 (ko
Inventor
정승필
장규환
권영민
하상록
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000004465A priority Critical patent/KR100316721B1/ko
Priority to JP2001013026A priority patent/JP2001244214A/ja
Priority to US09/771,242 priority patent/US20020045355A1/en
Publication of KR20010076979A publication Critical patent/KR20010076979A/ko
Application granted granted Critical
Publication of KR100316721B1 publication Critical patent/KR100316721B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Abstract

실리사이드막을 구비한 콘택 구조 및 게이트 구조 등의 반도체소자의 제조방법이 기재되어 있다. 실리콘기판상에 형성된 절연막을 식각하여 실리콘기판의 일부를 노출시키는 콘택홀을 형성한 후, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 실리콘기판의 노출된 표면을 세정한다. 이어서,콘택홀 내의 실리콘기판 표면에 실리사이드막을 형성하고, 다시 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 실리사이드막의 표면을 세정한 후, 실리사이드막이 형성된 콘택홀내에 금속막을 충전한다. 상기 세정 단계는 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 실리콘기판의 노출된 표면에 형성된 산화막과 화학적으로 반응시켜 반응층을 형성하는 단계 및 상기 반응층을 기화시켜 제거할 수 있도록 어닐링하는 단계로 이루어진다. 게이트 구조의 경우에는 게이트 전극 물질상에 실리사이드막을 형성하기 전 및 후에 상기 세정공정을 동일한 원리에 의해 수행한다.
따라서, 본 발명에 따르면, 자연산화막의 하부 막질을 손상시키거나 오염시키기 않으면서도 효과적으로 세정이 이루어져 반도체소자의 신뢰성이 향상된다.

Description

실리사이드막을 구비한 반도체소자의 제조방법{Method of manufacturing semiconductor device having a silicide layer}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 실리사이드막을 구비한 콘택구조 및 게이트구조의 제조방법에 관한 것이다.
반도체 집적회로의 패턴이 점점 미세화되어짐에 따라 배선과 관련된 저항(Resistance) 및 캐패시턴스(Capacitance)의 감소에 대한 요구가 더욱 절실해지고 있다. 이러한 배선의 RC 시정수는, 특히 모스(MOS)구조에서 회로의 동작속도와 밀접한 관련이 있는 것으로써, 일반적으로 배선의 저항(R)이 작으며 전기 전도성이 우수한 알루미늄을 배선재료로 사용하여왔다. 그러나 알루미늄은 용융점이 낮기 때문에 500℃ 이상의 온도에서 산화공정이나 어닐링공정 등을 수행할 수 없다는 단점이 있다. 이를 극복하기 위해 제안된 것이 낮은 전기저항을 가지며 열적 안정성이 우수한 실리사이드이다. 실리사이드는 저저항물질인 내화금속(Refractory Metal)과 실리콘의 결합물(MSix)로써, 낮은 전기저항도를 가지면서도 고온에서도 열적안정성이 우수하고, 가공성이 우수할 뿐만아니라 알루미늄과의 접착성이 우수하며, 일렉트로마이그레이션(electromigration) 저항성이 우수하기 때문에 매력적인 재료로써, 대표적으로 반도체소자의 콘택구조와 게이트구조에 사용되고 있다.
일반적인 반도체소자의 콘택구조에서 실리사이드막은 콘택홀내에서 실리콘기판과 알루미늄 사이에 형성되며, 실리콘 기판내의 불순물 주입층내로 알루미늄의 마이그레이션이 발생되어 얇은 접합(shallow junction)을 파괴하는 알루미늄 스파이킹(Al spiking)을 방지하며, 나아가 콘택저항을 줄일 수 있는 중간물질로 사용된다.
그 제조과정을 살펴보면, 실리콘기판상에 형성된 층간절연막의 소정 부위를식각하여 콘택홀을 형성한 후 기판의 전면에 실리사이드 형성물질을 증착시킨후 열처리를 하여 상기 실리콘기판과 접촉하는 실리사이드 형성물질을 실리사이데이션 (silicidation)시켜 실리사이드막을 형성시킨다. 이때 실리사이데이션되지 않은 미반응 물질을 제거한 후 콘택홀을 알루미늄 등의 도전막으로 충전시킨다.
한편, 콘택홀 내의 노출된 실리콘기판의 표면은 대기 중이나 산소분위기하에서 쉽게 반응하여 실리콘산화막(SiO2)을 형성시킨다. 이러한 자연산화막은 절연체로서 전기전도도를 떨어뜨려 콘택저항을 증가시킬 뿐만아니라 후속되는 실리사이드의 형성을 방해하는 것으로 알려져 있다. 이러한 실리콘기판상의 자연산화막을 제거하기 위해 종래에는 불화수소(HF) 세정액으로 사용하였다.
한편, 실리사이드막을 형성한 후 후속되는 알루미늄 등의 도전막을 증착하기 전에도 실리사이드막상에 자연산화막이 형성되며, 이때는 RF 스퍼터처리를 하여 제거하였다. 그러나 이경우에는 자연산화막 하부의 실리사이드에 손상을 주는 단점이 있었다.
한편, 반도체소자의 게이트 구조에서는 게이트 형성물질인 폴리실리콘상에 실리사이드막을 형성하는 폴리사이드구조가 널리 사용되고 있으며, 이때도 폴리실리콘상에 실리사이드막을 형성하기 전 및 후에 폴리실리콘 및 실리사이드막 표면에 형성된 자연산화막 또는 오염물 제거를 위해 불화수소 세정액으로 습식세정 또는 RF 스퍼터처리를 수행하였다.
일반적으로, 불화수소(HF; hydrofluoric acid) 세정액을 이용한 습식 세정 은, 자연산화막과 실리콘 기판 사이에 높은 식각 선택비를 유지하며, 자연산화막세정 후 실리콘 웨이퍼 표면을 수소로 보호막을 입힌다는 장점이 있으나, 이러한 불화수소 세정의 경우, 인시튜(in situ) 공정 진행이 불가능하여 세정공정 후의 오염관리가 곤란하며, 공정에 소요되는 시간이 증가한다는 문제점이 발생하며, 세정 공정 후 웨이퍼를 건조하는 공정을 필수적으로 거쳐야 하기 때문에 건조 공정 중에 발생할 수 있는 각종 오염에 대한 제어가 불가능하다. 또한, 작고 깊은 콘택홀 (small & deep contact hole)을 세정할 경우, 세정액 자체의 점도에 의해 세정액이 콘택홀로 유입되거나 콘택홀로부터 유출되는 것이 어려워 산화막의 제거가 불완전하고, 세정 진행 후 잔류물의 제거도 용이하지 않다는 문제점이 있다.
본 발명의 목적은 하부 막질인 실리콘기판이나 실리사이드막을 손상시키거나 오염시키지 않으면서도 실리콘기판이나 실리사이드막 표면상의 오염물 및 자연산화막을 효과적으로 세정할 수 있는 세정공정을 포함한 반도체소자의 제조방법을 제공하는데 있다.
도 1은 본 발명의 일 실시예에 의한 반도체소자의 제조방법을 실현하기 위한 반도체 제조장치를 나타내는 개략도이다.
도 2는 도 1의 반도체 제조장치의 진공챔버 상단부를 도시한 평면도이다.
도 3은 본 발명의 일 실시예에 의한 반도체소자의 제조방법을 실현하기 위한 다른 반도체 제조장치를 나타내는 개략적인 평면도이다.
도 4는 도 3의 다운플로우 모듈의 구성을 도시하는 개략도이다.
도 5는 본 발명의 제1 실시예에 따른 반도체소자의 제조방법을 나타내는 공정순서도이다.
도 6 내지 도 9는 도 5의 공정순서도에 따른 공정단면도들이다.
도 10은 본 발명의 제2 실시예에 따른 반도체소자의 제조방법을 나타내는 공정순서도이다.
도 11 내지 도 14는 도 10의 공정순서도에 따른 공정단면도들이다.
상기 목적을 달성하기 위한, 본 발명의 일 실시예에 따른 실리사이드막을 구비한 반도체소자의 제조방법은 실리사이드막을 포함한 콘택 구조를 형성하는 것이다. 실리콘기판상에 형성된 절연막의 일부를 식각하여 상기 실리콘기판의 일부를 노출시키는 콘택홀을 형성한다. 이어서 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 실리콘기판의 노출된 표면에 잔존하는 표면 오염물 및 자연산화막을 제1차 세정하여 제거한다. 이어서, 상기 콘택홀 내의 노출된 실리콘기판 표면에 실리사이드막을 형성하고, 제1차 세정과 같은 방법으로 상기 콘택홀내에 금속막을 충전하기 전에 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 실리사이드막의 표면상에 잔존하는 표면 오염물 및 자연산화막을 제2차 세정하여 제거한다.
상기 제1차 및 제2차 세정 단계는, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 실리콘기판의 노출된 표면에 형성된 산화막과 화학적으로 반응시켜 반응층을 형성한 후, 상기 어닐링공정을 통하여 반응층을 기화시켜 제거한다.
상기 제1차 및 제2차 세정단계에서 반응층 형성단계와 어닐링 단계를 하나의 공정챔버 내에서 연속적으로 수행하는 것이 바람직하며, 상기 공정챔버내에는 공정가스를 플라즈마화한 후 공급해줄 수 있는 다운플로우 모듈과 가열수단을 구비한 어닐링 모듈을 구비하며, 각기 상기 제1차 및 제2차 세정단계에서 반응층 형성단계는 상기 다운플로우 모듈에서 수행하며, 상기 어닐링단계는 상기 어닐링 모듈에서 수행할 수 있다.
한편, 상기 본 발명의 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 실리사이드막을 구비한 반도체소자의 제조방법은 실리사이드막을 포함한 게이트 구조에 관한 것이다. 먼저, 게이트 절연막이 형성된 실리콘기판상에 실리콘을 함유한 게이트 형성물질을 형성한다. 이어서, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 게이트 형성물질의 표면상에 잔존하는 표면 오염물이나 자연산화막을 제1차 세정하여 제거한 후, 상기 게이트 형성물질상에 실리사이드막을 형성한다. 실리사이드막이 형성된 후에도 후속막을 형성하기 전에 제1차 세정과 같은 방법으로 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 실리사이드막의표면상에 잔존하는 표면 오염물이나 자연산화막을 제2차 세정하여 제거한다.
본 발명에 따르면, 콘택구조 또는 게이트구조에서 실리콘기판이나 실리사이드막의 표면상에 잔존하는 표면 오염물이나 자연산화막을 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 화학적으로 반응시킨 후, 어닐링공정을 수행하여 그 반응생성물을 기화시켜 제거하기 때문에 실리콘기판이나 실리사이드막의 손상을 최소화하면서도 효과적으로 표면세정을 수행할 수 있기 때문에 콘택구조나 게이트구조에서 실리사이막의 우수한 특성을 최대한 확보하여 신뢰성 있는 반도체소자를 제조할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 되며, 본 발명의 실시예들은 당업자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다.
한편, 본 발명의 실시예들에서 세정공정은 본 발명의 발명자의 일부에 의해 발명되어지고 특허출원된 대한민국 특허출원 제99-46365호에 개시된 반도체소자 제조용 건식 세정장치에서 수행되며, 본 명세서와 결합하는 것으로 이곳에 인용한다.
< 본 발명의 세정공정을 수행할 수 있는 건식 세정장치 >
도 1은 본 발명의 실시예들에 있어서 건식 세정공정을 수행할 수 있는 반도체소자 제조용 건식 세정장치를 나타내는 개략도로서, 상기 세정장치는 진공 분위기에서 공정을 진행할 수 있도록 구성되어져 있는 진공챔버(10)와, 반응가스를 미리 플라즈마 상태로 형성한 후 상기 진공챔버(10)로 유입시키는 리모트형(remote type) 플라즈마 발생장치(44)와, 가스 확산기(50 및 52)와, 어닐링 공정을 동일 챔버 내에서 연속적으로 진행할 수 있는 히터(54)와, 실리콘 웨이퍼의 위치를 진공챔버(10) 내에서 조절할 수 있는 서셉터 구동부로 구성되어져 있다.
도 1을 참조하여, 반도체소자 제조용 세정장치를 좀더 상세하게 설명한다. 반도체소자의 제조과정에서 특정 공정을 수행한 후 세정공정을 수행하기 위한 실리콘 웨이퍼(14)가 그 상부에 탑재되는 서셉터(12)는 진공챔버(10)의 하단 중앙부에 설치되어 있고, 이 서셉터(12)는 모터(22)의 작동에 의해 상,하 이동 샤프트 (shaft)(20)를 통해 진공챔버(10)의 하단부에서 상단부 또는 상단부에서 하단부로 이동한다 (화살표( ↕) 참조). 상기 서셉터(12) 내부에는 공정의 재현성 확보를 위해 실리콘 웨이퍼의 온도를 용이하게 제어할 수 있도록 냉각수 또는 냉각가스를 공급하는 냉각라인(16a)이 설치되어 있고, 이 냉각라인(16a)에는 냉각수 또는 냉각가스 공급장치(18)에서부터 냉각수 또는 냉각가스를 공급해주는 제1 파이프(16)가 연결되어 있다. 실리콘 웨이퍼(14)의 온도는 상기 서셉터(12)의 온도에 의해 조절되는데, 서셉터(12)의 온도는 냉각라인(16a)를 통해 공급되는 냉각수 또는 냉각가스의 온도에 의해 조절된다.
한편, 반응가스는 가스확산기(50 + 52)를 통해 진공챔버(10) 내부로 공급되는데, 상기 가스확산기는 진공챔버(10) 외부에 설치된 제2 및 제3 파이프들(32 및 34)로부터 반응가스를 공급받는 예비챔버(50)과, 상기 예비챔버(50)의 단부와 연결되며 진공챔버(10) 내부 전체에 걸쳐 골고루 가스를 공급하기 위한 다공판(52)으로구성되어 있다. 제2 파이프(32)는 플라즈마로 여기된 상태로 가스를 공급하기 위한 것으로, 그 일단부에는 수소가스 공급소오스("H2"로 표시)와 불소계가스 공급소오스 ("NF3"로 표시)가 연결되어 있으며, 상기 수소가스 공급소오스 및 불소계가스 공급소오스 각각에는 스위칭밸브(36 및 38)들과 가스량을 조절하기 위한 매스 플로우 콘트롤(MFC)(40 및 42)들이 설치되어 있다. 스위칭밸브(36 및 38)들과 제2 파이프(32)의 타단부 사이에는 수소가스 공급소오스 및/또는 불소계가스 공급소오스에서 스위칭밸브(36 및 38)들과 매스 플로우 콘트롤(40 및 42)들을 통과한 가스를 플라즈마 상태로 여기시키는 플라즈마 발생장치로서의 마이크로웨이브 가이드(microwave guide)(44)가 설치되어 있다. 제3 파이프(34)는 자연 상태의 불소계가스를 공급하기 위한 것으로, 그 일단부에는 불소계가스 공급소오스("NF3"로 표시)가 연결되어 있으며, 그 타단부와 상기 소오스 사이에는 스위칭밸브(46)와 매스 플로우 콘트롤(48)이 연결되어 있다.
이때, 수소가스 공급소오스(H2) 및 불소계가스 공급소오스(NF3)는 오직 수소 가스 또는 불소계가스만을 공급하는 소오스로 한정되기 보다는, 적용하는 공정에 따라 사용 가스의 소오스의 위치가 바뀔 수도 있으며, 필요에 따라 질소(N2) 가스 뿐만 아니라 아르곤(Ar) 가스도 추가로 더 공급할 수 있다.
배기구(24)는 진공챔버(10)의 하단부에 설치되며, 진공챔버(10)를 진공 상태로 유지하기 위해 진공챔버(10) 내부의 가스 등의 공기를 배기하는 통로이다. 상기 배기구(24)에는 제4 파이프(26)가 연결되어 있으며, 제4 파이프(26)에는 스위칭밸브(28)와 진공펌프(30)가 설치되어 있다.
반응가스 공급("다운플로우(downflow)"라고도 함) 시의 진공챔버 내의 압력은 진공챔버(10) 하단부에 설치된 스마트밸브(미도시)에 의해 자동으로 조절되며, 다운플로우 진행 중의 진공챔버 내의 압력은 반응가스를 실리콘 웨이퍼(14) 상에 용이하게 흡착시키기 위해 0.1Torr ∼ 10Torr로 유지될 수 있도록 구성된다.
예비챔버(50)와 진공챔버(10)의 천장 사이에는 실리콘 웨이퍼(14)를 어닐링하기 위한 히터(54)가 설치되어 있다. 상기 히터(54)는 램프 또는 레이저로 구성되며, 상기 레이저는 네오디뮴(Nd)-야그(YAG) 레이저, 이산화탄소(CO2) 레이저 또는 엑시머 레이저 등을 사용할 수 있다.
도 2는 도 1의 진공챔버(10) 상단부를 도시한 평면도로서, 도면부호 "10"은 진공챔버를, "50"은 예비챔버를, "52"는 다공판을, 그리고 "54"는 히터를 각기 나타낸다. 히터(54)는 실리콘 웨이퍼(14)를 균일하게 가열하기 위해 상기 실리콘 웨이퍼와 동일한 원형상으로 동심원상으로 반복적으로 배치된 형태로 설치된다.
도 3은 본 발명의 실시예들에 있어서 건식 세정공정을 수행하기 위한 다른 건식 세정장치를 도시한 평면도로서, 도면부호 "60"은 진공챔버를, "62"는 회전모터를, "64"는 로딩/ 언로딩 및 후처리 모듈을, "66"은 다운플로우 모듈을, 그리고 "68"은 어닐링 모듈을 나타낸다. 한편, 도 3의 건식 세정장치의 변형예로서, 단일의 진공챔버내에 다운플로우 모듈과 어닐링 모듈이 반복적으로 설치될 수도 있다.
도 3을 참조하면, 진공챔버(60) 하단부에는 회전플레이트가 설치되어 있고, 이 회전플레이트 중앙에는 상기 회전플레이트를 회전시키기 위한 회전모터(62)가설치되어 있다. 로딩/ 언로딩 및 후처리 모듈(64), 다운플로우 모듈(66) 및 어닐링 모듈(68)은 상기 회전모터(62)를 중심으로 하여 그 주변의 회전 플레이트상에 설치되어 있다.
진공챔버(60)에는 진공 분위기에서 공정 진행이 가능하도록 진공 시스템(미도시)이 설치되어 있으며, 진공챔버(60) 내에서 실리콘 웨이퍼의 위치를 용이하게 변경하기 위해 회전 플레이트를 설치한다. 즉, 회전 플레이트의 이동에 의해 하나의 모듈에서 다른 모듈로 실리콘 웨이퍼의 위치를 변경할 수 있으므로 동일 챔버 내에서 연속적으로 다운플로우 공정 및 어닐링 공정을 진행할 수 있으며, 또한 연속적으로 다운플로우 공정과 어닐링 공정을 수회 반복적으로 진행하는 것이 가능하다.
도 4는 도 3의 다운플로우 모듈의 구성을 도시하는 단면도로서, 다운플로우 모듈(66)은 실리콘 웨이퍼(92)를 탑재하기 위해 회전 플레이트에 설치된 서셉터(90)와, 상기 서셉터(90)를 덮는 형상으로 그 상부에 설치된 상.하 이동이 가능한 다운플로우용 챔버(94)와, 상기 다운플로우용 챔버(94) 내 상단부에 설치되며 사용 가스를 서셉터 상에 탑재된 웨이퍼로 공급하는 가스 확산기(100 및 102)와, 상기 가스 확산기에 연결된 가스 공급파이프(98)로 구성되어 있다. 상기 서셉터(90)가 설치된 회전 플레이트에 다운플로우용 챔버(94)를 밀착하기 위해 상기 다운플로우용 챔버(94)의 단부에 가이드 링(96)이 설치되어 있다.
가스 확산기는 가스 공급파이프(98)로부터 가스를 공급받는 가스 공급 라인 (100)과 실리콘 웨이퍼(92) 전체에 걸쳐 골고루 반응 가스를 공급하기 위해 상기가스 공급 라인(100)의 단부에 설치된 다공판(102)으로 구성되어 있다.
상기 가스 공급파이프(98)의 일단에는 반응가스 공급소오스(N2, H2, NF3로 표시)가 설치되어 있다. 상기 반응가스 공급소오스로부터 공급된 반응가스는 상기 파이프(98)에 설치되어 있는 매스 플로우 콘트롤(104)을 거치면서 반응 가스의 혼합 양이 조절되고, 스위칭밸브(106)를 통과한다. 스위칭밸브(106)와 파이프의 타단 사이에는 마이크로 웨이브 가이드(108)가 설치되어 있어 파이프(98)를 통과하는 반응가스를 플라즈마 상태로 여기시킨다.
어닐링 모듈(68)은 실리콘 웨이퍼를 탑재하는 서셉터와, 상기 서셉터를 덮도록 그 상부에 설치된 상.하 이동이 가능한 어닐용 챔버와, 상기 어닐용 챔버 내 상단부에 설치되어 실리콘 웨이퍼를 어닐링하는 히터로 구성되어 있다. 또한, 상기 서셉터가 설치된 회전 플레이트에 어닐링용 챔버를 밀착하기 위해 상기 어닐링용 챔버의 단부에 가이드 링이 설치되어 있다. 상기 히터는 도 2에서와 같이 실리콘 웨이퍼를 균일하게 가열하기 위해 상기 실리콘 웨이퍼와 동일 형상의 원형이 동심원상으로 반복적으로 배치된 형태로 설치된다.
상기 로딩/언로딩 및 후처리 모듈(64)은 공정수행할 웨이퍼를 로딩하거나 언로딩하거나 후처리를 위한 챔버의 형태로 구성되어 있다.
후술하는 바와 같이, 플라즈마 상태의 수소가스와 불소계가스를 혼합한 가스를 사용하여 건식 세정하는 방법에 의하면, 다운플로우 공정 중에 실리콘 웨이퍼 표면상에 형성된 자연산화막과 상기 혼합가스의 화학적 결합에 의해 (NH)X(SiF)X즉, (NH4)2SiF6형태의 반응층이 형성되고, 이는 후속으로 동일 챔버내에서 인시튜로 진행되는 어닐링 공정에 의해 기화되어 제거된다.
도 1 및 도 2의 세정장치를 사용하는 경우에는, 진공챔버 하단부에서 다운플로우 공정을 진행한 후 진공챔버 상단부로 서셉터를 이동시켜 어닐링 공정을 진행하는데, 이 경우 진공챔버 내의 온도가 불안정하게 되거나, 매 공정 시 실리콘 웨이퍼의 온도를 동일하게 조절하는 것이 어렵거나, 진공챔버 내의 파티클 관리 등의 문제가 발생될 수도 있다.
도 3 및 도 4의 세정장치는 이러한 문제를 해결하기 위한 것으로, 다운플로우 공정과 어닐링 공정을 서로 다른 모듈에서 진행함으로써 하나의 공정에 의해 다른 공정이 영향받는 것을 최소화하기 위해 하나의 진공 챔버 내에 다운플로우 모듈(66)과 어닐링 모듈(68)을 별도로 설치한 것이다. 또한, 이경우에는 다운플로우 공정과 어닐링 공정을 동일 챔버 내에서 연속적 및 반복적으로 진행할 수 있으므로 1회의 세정 공정만으로 산화막의 전체를 제거할 수 없는 경우에 유용한 장치이다.
< 제 1 실 시 예 >
본 발명의 제1 실시예는 실리사이드막을 포함하는 콘택 구조를 제조하는 방법에 관한 것으로서, 도 5는 제1 실시예에 따른 반도체소자의 제조과정을 나타내는 공정순서도이며, 도 6 내지 도 9는 그 공정단면도들이다.
도 5 내지 도 9를 참조하면, 실리콘 기판(120)상에 층간 절연막(122)을 형성한 후, 식각마스크로서 콘택홀을 한정하는 포토레지스트 패턴(124)을 포토리소그래피 기술을 이용하여 형성한다. 상기 층간 절연막(122)은 산화막 또는 질화막이거나 이들의 다층막일 수 있다. 상기 포토레지스트 패턴(124)을 이용하여 층간 절연막(122)을 식각하면 실리콘 기판(120)의 표면을 노출시키는 콘택홀(126)이 형성된다(S10단계).
이어서, 상기 콘택홀(126)내에 실리사이드 형성물질인 제1 금속막을 증착하기 전에 콘택홀(126)내의 실리콘 기판(120)의 노출 표면에 상기 콘택홀(126) 형성공정 후 잔류할 수 있는 표면 오염물이나 자연산화막을 제거하기 위한 제1 금속막 증착 전세정(前洗靜) 공정을 수행한다(S20단계). 상기 전세정 공정은 실리콘 기판(120)의 표면에 자연적으로 형성된 자연산화막이나 표면 오염물을 하부의 실리콘 기판(120)의 손상없이 효과적으로 제거하는 것으로서, 종래와 같이 불화수소(HF) 세정액을 사용한 습식 세정방법이 아닌 가스를 사용한 건식 세정방법에 의해 수행된다.
상기 세정공정을 보다 구체적으로 살펴보면, 그 표면에 자연산화막이 형성되어 있는 실리콘 기판(120)에 플라즈마 상태의 수소가스와 불소계가스를 공급하여 상기 산화막과 공급된 반응가스를 화학적으로 반응시켜 자연산화막을 (NH)X(SiF)X즉, (NH4)2SiF6와 같은 반응층으로 변화시키는 단계와, 어닐링을 실시하여 상기 화학적 반응에 의해 생성된 반응층을 기화시키는 단계로 진행한다.
이때 수소가스는 플라즈마 상태로 공급되며, 불소계가스의 경우에는 자연 상태 또는 플라즈마 상태로 모두 사용이 가능하다. 즉, 수소가스와 불소계가스를 소정 비율로 혼합한 혼합가스를 플라즈마 상태로 만든 후 실리콘 웨이퍼로 공급하거나, 수소가스는 플라즈마 상태로 공급하면서 불소계가스는 자연 상태로 실리콘 웨이퍼로 공급하는 방법 모두가 가능하다. 이때, 상기 불소계가스로서는 삼불화질소 (NF3), 육불화황(SF6) 또는 삼불화염소(ClF3) 등과 같은 것을 사용한다.
상기 어닐링은 램프나 레이저와 같은 히터를 사용하여 진행한다. 이때, 실리콘 웨이퍼 표면상에 형성되어 있는 부산물, 즉 반응층을 기화시키는 것이 어닐링의 목적이므로 히터는 실리콘 웨이퍼의 상부에 설치되는 것이 더욱 효과적이다.
실리콘 웨이퍼에 플라즈마 상태의 수소가스와 불소계가스(예컨대, 수소 플라즈마 가스에 대한 삼불화질소(NF3) 가스의 혼합비를 0.1∼100으로 설정)를 공급하면, 상기 공급가스는 산화막, 즉 이산화실리콘(SiO2)과 화학적인 반응을 하게 되어 상기 공급가스와 산화막이 만나는 곳에 공급가스와 산화막이 결합한 형태의 (NH)X(SiF)X즉, (NH4)2SiF6와 같은 부산물, 즉 반응층을 형성하게 된다. 이러한 반응층이 어느 정도 형성되고 나면, 상기 반응층이 화학적 반응에 대한 장벽층 역할을 하게 되어 공급 가스와 산화막 사이의 화학적 반응은 멈추게 된다. 공급가스와 산화막 사이의 화학적 반응이 멈춘 상태에서 어닐링을 행하면 반응층은 기화되어 외부로 배출되고 상기 반응층이 존재했던 곳의 산화막은 제거된 상태가 된다.
상기 가스가 공급되어 반응층을 형성하는 다운플로우 단계와 어닐링 단계는, 제거되어야 할 산화막이 자연산화막 정도의 얇은 두께일 경우에는 일반적으로 1회의 공정만으로도 그 제거가 용이하나, 제거되어야 할 산화막의 두께에 따라 1회 이상 상기 단계들을 반복적으로 행할 수도 있다.
한편, 상기 제1 금속막 증착 전세정(S20단계)에서는 공급가스와 산화막과의 화학적반응 단계 (즉, 가스 공급이 이루어지는 다운플로우 단계)와 어닐링 단계를 하나의 챔버 내에서 연속적으로 진행한다. 예컨대, 도 1의 세정장치를 사용하는 경우에 상기 화학적반응 단계는 진공챔버(10)의 하단부에서 진행하고 상기 어닐링 단계는 히터(54)가 설치된 진공챔버(10)의 상단부에서 진행하며, 도 3의 세정장치를 사용하는 경우에는 상기 화학적 반응 단계와 어닐링 단계를 하나의 진공챔버(60) 내에 설치된 여러 개의 공정 모듈들에서 연속적으로 진행한다. 즉, 상기 화학적 반응 단계는 챔버 내의 다운플로우 모듈(66)에서 진행하고, 상기 어닐링 단계는 챔버 내의 어닐링 모듈(68)에서 진행한다.
도 1 및 도 3의 세정장치를 이용하여 본 발명의 제1 금속막 증착 전세정과정을 구체적으로 살펴본다.
1) 도 1 및 도 3의 세정장치를 이용한 세정방법
도 1 및 도 2를 참조하면, 진공챔버(10)의 내부가 진공 상태가 되도록 스위칭밸브(28)와 진공펌프(30)를 이용해서 배기구(24)와 제4 파이프(26)를 통해 진공챔버(10) 내부에 존재하는 가스 등의 공기를 외부로 배출하고, 진공챔버(10)의 하단부에 설치되고 상.하로 이동이 가능한 서셉터(12)가 상기 진공챔버(10)의 하단부에 위치한 상태에서 상기 서셉터(12) 상에 실리콘 웨이퍼(14)를 탑재한다. 상기 서셉터(12) 내부에 장착된 냉각라인(16a)을 통해 냉각수 또는 냉각가스를 공급함으로써 서셉터(12)의 온도를 조정하고 그 상측에 탑재된 실리콘 웨이퍼(14)의 온도를조정한다.
플라즈마 상태의 수소가스와 불소를 포함하는 가스를 진공챔버(10) 내부로 공급하여(즉, 다운플로우 공정) 상기 실리콘 웨이퍼(14) 표면에 형성된 자연산화막과 화학적으로 반응시킨다. 반응층의 생성에 의해 상기 화학적 반응이 더 이상 진행되지 않을 때 상기 서셉터(12)를 상,하 이동 샤프트(20) 및 모터(22)를 이용해 진공챔버(10) 상단부로 이동시킨다. 진공챔버 상단부에 설치된 히터(54)를 동작시켜 상기 서셉터(12) 상에 탑재된 실리콘 웨이퍼(14)를 어닐링함으로써 상기 반응층을 기화시킨다. 상기 실리콘 웨이퍼(14)로부터 기화된 부산물을 배기구(24)와 제4 파이프(26)를 통해 외부로 배출시킨다. 진공챔버(10) 상단부에 위치하고 있는 상기 서셉터(12)를 상,하 이동 샤프트(20) 및 모터(22)를 이용해 진공챔버(10)의 하단부로 이동시킨다.
상기 플라즈마 상태의 수소가스와 불소를 포함하는 가스를 진공챔버(10) 내부로 공급하는 공정은 수소가스와 불소를 포함하는 가스를 소정 비율로 혼합한 혼합가스를 플라즈마 상태로 만든 후 진공챔버(10) 내부로 공급하거나, 수소가스는 플라즈마 상태로 진공챔버(10)로 공급하고 불소를 포함하는 가스는 자연 상태로 진공챔버(10)로 공급하는 공정이다. 이때, 자연산화막 제거의 효과를 높이기 위해, 필요에 따라, 아르곤(Ar) 가스와 질소(N2) 가스도 함께 플라즈마 상태로 공급할 수도 있다.
상기 불소를 포함하는 가스는 삼불화질소(NF3), 육불화황(SF6) 또는 삼불화염소(ClF3) 등이며, 수소 가스에 대한 불소를 포함하는 가스(예컨대, NF3)의 혼합비는 0.1∼100 에서 적절히 선택할 수 있다. 또한, 서셉터(12) 내에는 공정의 재현성을 높이기 위해 실리콘 웨이퍼(14)의 온도를 용이하게 제어할 수 있도록 냉각 라인(16a)이 설치되어 있으며, 이러한 냉각 라인(16a) 및 이와 관련한 제반의 장치(제1 파이프(16), 냉각 가스 공급 장치(18) 및 온도 조절기(미도시) 등)에 의해 실리콘 웨이퍼(14)의 온도를 균일하게, 바람직하게는 -25℃ 내지 +50℃의 범위내에서 조절할 수 있도록 하였다. 또한, 다운플로우 공정 시 진공챔버(10) 내의 압력은 스마트 밸브(미도시)에 의해 자동으로 조절되도록 되어 있으며, 다운플로우 진행 중 진공챔버(10)의 내부는 상기 스마트 밸브에 의해 0.1Torr - 10Torr로 유지된다. 상기 다운플로우 공정은 자연산화막의 두께에 따라 다르지만 대략 20 내지 600 초의 시간 범위 동안 수행하여 완전히 제거할 수 있다.
한편, 상기 어닐링공정은 바람직하게는 100 내지 500℃의 온도에서 20 내지 600초 동안 수행되며, 이 공정 동안에 자연산화막과 반응가스의 화학반응에 의해 형성된 반응층은 기화되어진다. 한편, 상기 어닐링공정은 상기 다운플로우 공정과 함께 동일 챔버내에서 수행되는 것이 바람직하지만 반드시 이에 한정되는 것은 아니며, 별개의 어닐링챔버에서 수행될 수도 있다.
2) 도 3 및 도 4의 세정장치를 이용한 세정방법
도 3 및 도 4를 참조하여면, 진공챔버(60)의 회전 플레이트에 설치된 로딩/ 언로딩 및 후처리 모듈(64)의 서셉터(90) 상에 콘택홀이 형성되어 그 바닥이 노출된 실리콘 웨이퍼(92)를 탑재한다. 회전 플레이트 중앙에 설치된 회전모터(62)를구동하여 상기 서셉터(90)를 다운플로우 모듈(66)의 다운플로우용 챔버(94) 하부로 이동시킨다. 상기 다운플로우용 챔버(94)를 하부로 이동시킨 후 가이드 링(96)을 이용하여 회전 플레이트와 밀착시킴으로써 상기 다운플로우 모듈(66) 내부를 완전히 밀폐시킨다. 플라즈마 상태의 수소가스와 불소를 포함하는 가스(불소계가스)를 다운플로우용 챔버(94) 내부로 공급하여 실리콘 웨이퍼(92) 표면의 자연산화막과 화학적으로 반응시켜 반응층을 형성한다.
다운플로우용 챔버(94)를 상부로 이동시키고, 상기 회전 모터(62)를 이용하여 상기 서셉터(90)를 어닐링 모듈(68)의 어닐링용 챔버 하부로 이동시킨다. 유사하게, 상기 어닐용 챔버를 하부로 이동시킨 후 가이드 링을 이용하여 회전 플레이트와 밀착시킴으로써 어닐링 모듈 내부를 완전히 밀폐시킨다. 어닐용 챔버 내의 상단부에 설치된 히터를 이용하여 실리콘 웨이퍼를 어닐링시킴으로써 실리콘 웨이퍼 표면에 형성되어 있는 상기 반응층을 기화시킨다. 상기 실리콘 웨이퍼로부터 기화된 반응층, 즉 부산물을 배기시킨다.
어닐용 챔버를 상부로 이동시켜 상기 회전 플레이트와 탈착시킨 후, 상기 서셉터를 로딩/ 언로딩 및 후처리 모듈(64)의 로딩/ 언로딩 및 후처리용 챔버(미도시) 하부로 이동시킨다. 상기 로딩/ 언로딩 및 후처리용 챔버를 하부로 이동시킨 후 가이드 링을 이용하여 회전 플레이트와 밀착시킴으로써 상기 로딩/ 언로딩 및 후처리용 모듈 내부를 완전히 밀폐시킨다. 상기 실리콘 웨이퍼의 표면을 처리하는 것이 필요한 경우 수소 가스로 후처리함으로써 그 표면에 수소 보호막을 형성한다. 실리콘 웨이퍼를 언로딩한다.
다시 도 5 및 도 7을 참조하면, 제1 금속막 증착 전세정 공정(S20단계)에 의해 노출된 바닥면이 깨끗이 세정된 콘택홀(126)상에 제1 금속막(128)인 실리사이드 형성물질을 증착한다. 상기 실리사이드 형성물질로서는 전기적 저항이 낮으며, 열적 안정성이 우수한 내화금속(refractory metal)을 사용하며, 예를 들어 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 탄탈륨(Ta), 백금(Pt), 팔라디움(Pd) 등이 사용될 수 있다.
이어서, 열처리를 수반한 실리사이데이션(Silicidation) 공정(S40단계)을 수행하면, 상기 실리콘기판(120)과 접촉되는 부분은 실리콘기판(120)으로부터 실리콘이 계속적으로 공급되어 도 8에서 도시된 바와 같이, 콘택홀(126)의 바닥면에는 일정한 두께의 실리사이드막(130)이 형성된다. 이어서, 도 8에서 보여지는 바와 같이 미반응된 제1 금속막을 습식 또는 건식으로 식각하여 제거하는 공정(S50단계)을 수행하면, 콘택홀(126) 내에만 실리사이드막(130)이 잔존하게 된다.
한편, 본 실시예에서는 실리사이드 형성물질을 먼저 증착한 후 열처리하여 실리사이데이션시켰지만, 실리사이드 형성물질과 실리콘을 함께 공급하여 화학적 증착 또는 물리적 증착에 의해 형성할 수도 있다.
이어서, 상기 실리사이드막(130)이 형성된 콘택홀내에 제2 금속막(132)을 증착하여 콘택홀을 매몰하거나 배선을 형성한다(S70단계). 그러나, 상기 실리사이드막 (130)상에는 후속되는 상기 제2 금속막(132)을 별도의 증착챔버 내에서 증착하는 공정을 수행하기까지 대기나 산화분위기하에 노출되어 자연산화막이 쉽게 형성될 수 있기 때문에 제2 금속막(132)을 증착하기 전에 제2 금속막 증착 전세정(S60단계)을 수행한다.
상기 제2 금속막 증착 전세정 공정(S60단계)은 전술한 제1 금속막 증착 전세정 공정(S20단계)과 동일한 원리에 의해 동일한 세정장치에서 수행될 수 있다.
< 제 2 실 시 예 >
본 발명의 제2 실시예는 실리사이드막을 포함하는 게이트 구조를 제조하는 방법에 관한 것으로서, 도 10은 제2 실시예에 따른 반도체소자의 제조과정을 나타내는 공정순서도이며, 도 11 내지 도 14는 그 공정단면도들이다.
도 10 내지 도 14를 참조하면, 실리콘 기판(140)상에 게이트 절연막(142) 및 게이트전극 형성물질로서 실리콘 함유물질, 예를 들어 폴리실리콘막(144)을 순차적으로 형성한다(S110단계, S120단계).
이어서, 상기 폴리실리콘막(144) 상에 실리사이드를 형성할 수 있는 제2 금속막(146)을 증착하기 전에 상기 폴리실리콘막(140)의 표면에 형성된 자연산화막 또는 표면 오염물을 제거하기 위한 전세정 공정(S130단계)을 수행한다.
상기 전세정 공정(S130단계)은 폴리실리콘막(144)의 표면에 자연적으로 형성된 자연산화막이나 표면 오염물을 하부의 폴리실리콘막(144)의 손상없이 효과적으로 제거하는 것으로서, 종래와 같이 불화수소(HF) 세정액을 사용한 습식 세정방법이 아니라, 본 발명의 제1 실시예에서와 동일한 원리 및 동일한 세정장치를 이용하여 가스를 사용한 건식 세정방법에 의해 수행된다.
이어서, 깨끗이 표면세정이 이루어진 폴리실리콘막(144)상에 실리사이드 형성물질인 제1 금속막(146)을 증착하고(S140단계), 제1 실시예에서와 동일한 방법에의해 실리사이데이션 공정(S150단계)을 수행하여 실리사이드막(148)을 형성시킨다. 이어서 통상의 폴리사이드 게이트 구조를 형성하기 위해 포토리소그라피 공정에 의해 게이트 구조를 형성하고 불순물을 이온주입하여 소오스/드레인영역(150)을 형성시킨다. 도 14에서 참조번호 "152"는 게이트 구조상에 형성된 절연막을 나타낸다.
한편, 상기 실리사이드막(148) 상에 포토레지스트나 기타 게이트전극용 도전막 등의 후속막을 더 형성할 수 있으며(S170), 이러한 후속막을 더 형성하기 전에 상기 실리사이드막(146)의 표면에는 형성된 자연산화막을 제거하는 후속막 형성 전세정 공정(S160단계)을 수행한다. 상기 후속막 형성 전세정 공정(S160단계)은 전술한 제1 금속막 증착 전세정 공정(S130단계)과 동일한 원리하에 동일한 세정장치를 이용하여 수행한다.
이상에서 설명한 바와 같이 본 발명에 따르면, 각 세정 공정에서 화학적 반응 단계와 어닐링 단계를 1회 이상 반복하여 진행할 경우, 공정 진행에 소요되는 시간을 줄일 수 있음과 동시에 각 단계별 공정을 진행하기 위해 실리콘 웨이퍼를 하나의 챔버에서 다른 챔버로 이동시킬 때 발생할지도 모를 2차적인 자연산화막의 생성과 입자(particle) 오염 등을 방지할 수 있다. 한편, 본 발명에서는 세정 공정과 후속되는 각 금속막 증착 공정이 별개의 공정챔버에서 진행되기 때문에 세정공정 모듈과 증착공정 모듈을 클러스터화한 장비를 사용하여 대기중에 세정된 실리사이드막 등의 표면이 노출되어 재산화되는 것을 방지할 수도 있다.
이상, 종래의 불화수소 세정액을 사용한 습식 세정법과 본 발명의 실시예들에 의한 건식 세정법 사이의 차이점을 살펴보면 다음과 같다.
1) 반응에 사용하는 반응종의 상태가 다르다. 즉, 기존의 경우엔 불화수소를 액체 상태로 사용하지만, 본 발명의 경우에는 수소가스 및 불소를 포함한 불소계가스를 플라즈마 상태로 사용한다. 따라서, 가스 상태의 반응종을 사용하는 본 발명의 경우, 기존의 습식 세정법에 비해 비용 절감이 가능하다.
2) 본 발명의 경우 각 공정 단계들을 하나의 챔버 내에서 연속적으로 진행하므로 공정의 집적도를 높일 수 있다. 따라서, 전체 공정에 소요되는 시간을 줄일 수 있을 뿐만아니라 이동 중에 발생할 수 있는 각종의 공정 변수들의 제어가 용이하며, 설비의 크기면에서도 기존의 습식 세정법에서보다 작다는 장점이 있다.
3) 작고 깊은 콘택홀에서의 자연산화막 제거가 기존 습식 세정법의 경우보다 본 발명에서 더욱 유리하다. 즉, 기존에는 세정액의 점도에 의해 콘택홀로 세정액을 유입하거나 콘택홀로부터 세정액을 유출하는 것이 곤란하여 산화막 제거에 여러 가지 문제가 있었으나, 본 발명의 실시예의 경우, 플라즈마 상태의 가스를 사용하므로 이러한 문제를 해결할 수 있다.
4) 본 발명의 실시예의 경우, 플라즈마 상태의 가스를 사용하므로 반응 전후의 주위 환경을 제어하기가 용이하며, 전후 공정에 있어서 최적의 표면 상태로 제어할 수 있다.
5) 본 발명의 실시예에 의하면, 공급가스의 주입 에너지로 산화막을 구성하는 입자들의 결합을 파괴하는 방법으로 산화막을 제거하던 종래의 건식 세정법과는 달리, 공급가스와 산화막의 화학적 반응을 유도한 후 이 반응에서 비롯되는 반응물을 기화시켜 제거하는 방법을 이용하므로 공급가스의 에너지에 의해 산화막의 하부막질의 손상이 최소화된다는 장점이 있다.
본 발명에 의하면, 실리사이드막을 구비한 콘택구조 또는 게이트 구조등의 반도체소자의 제조방법에 있어서, 실리사이드막의 형성 전후에 반응가스와 자연산화막간의 화학적 반응을 이용하여 자연산화막 및 표면 오염물을 효과적으로 제거할 수 있으며, 세정되는 하부 막질을 손상시키지 않기 때문에 신뢰성 있는 반도체소자를 구현할 수 있다.

Claims (18)

  1. 반도체기판상에 특정 하부막을 형성하는 단계;
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 특정 하부막의 노출된 표면에 형성된 산화막과 화학적으로 반응시켜 반응층을 형성하는 단계 및 상기 반응층을 기화시켜 제거할 수 있도록 어닐링하는 단계를 구비하는 상기 특정 하부막의 노출된 표면을 제1차 세정하는 단계;
    상기 하부막상에 실리사이드막을 형성하는 단계; 및
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 실리사이드막의 노출된 표면에 형성된 산화막과 화학적으로 반응시켜 반응층을 형성하는 단계 및 상기 반응층을 기화시켜 제거할 수 있도록 어닐링하는 단계를 구비하는 제2차 세정하는 단계를 구비하여 이루어지는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  2. 제1항에 있어서,
    상기 제1차 및 제2차 세정단계에서 반응층 형성단계와 어닐링 단계를 하나의 공정챔버 내에서 연속적으로 수행하는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  3. 실리콘기판상에 형성된 절연막의 일부를 식각하여 상기 실리콘기판의 일부를 노출시키는 콘택홀을 형성하는 단계;
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 실리콘기판의 노출된 표면에 형성된 산화막과 화학적으로 반응시켜 반응층을 형성하는 단계 및 상기 반응층을 기화시켜 제거할 수 있도록 어닐링하는 단계를 구비하는 상기 실리콘기판의 노출된 표면을 제1차 세정하는 단계;
    상기 콘택홀 내의 노출된 실리콘기판 표면에 실리사이드막을 형성하는 단계;
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 실리사이드막의 노출된 표면에 형성된 산화막과 화학적으로 반응시켜 반응층을 형성하는 단계 및 상기 반응층을 기화시켜 제거할 수 있도록 어닐링하는 단계를 구비하는 상기 실리사이드막의 표면을 제2차 세정하는 단계; 및
    상기 실리사이드막이 형성된 콘택홀내에 금속막을 충전하는 단계를 구비하여 이루어지는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  4. 제3항에 있어서,
    상기 실리사이드막은 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 탄탈륨(Ta), 백금(Pt), 팔라디움(Pd)으로 이루어진 군으로부터 선택된 어는 하나로부터 형성된 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  5. 제3항에 있어서,
    상기 불소계가스는 삼불화질소(NF3), 육불화황(SF6) 및 삼불화염소(ClF3) 등과 같이 불소를 포함하는 가스 중 어느 하나인 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  6. 제3항에 있어서,
    상기 제1차 및 제2차 세정단계에서 수소가스는 플라즈마 상태로, 불소계가스는 가스 상태로 공급하는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  7. 제3항에 있어서,
    상기 제1차 및 제2차 세정단계에서 수소가스 및 불소계가스를 소정 비율로 혼합한 혼합가스를 플라즈마 상태로 만든 후 공급하는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  8. 제7항에 있어서,
    상기 수소가스 및 불소계가스를 소정 비로 혼합한 혼합가스를 질소(N2)와 아르곤(Ar)가스를 함께 플라즈마 상태로 공급하는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  9. 제3항에 있어서,
    상기 제1차 및 제2차 세정 단계에서 상기 반응층을 형성하는 단계는 0.01 내지 10 Torr의 압력 및 -25 내지 50 ℃의 온도하에서 20 내지 600초 동안 수행하는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  10. 제3항에 있어서,
    상기 제1차 및 제2차 세정 단계에서 상기 어닐링단계는 100 내지 500 ℃의 온도하에서 20 내지 600초 동안 수행하는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  11. 게이트 절연막이 형성된 실리콘기판상에 실리콘을 함유한 게이트 형성물질을 형성하는 단계;
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 게이트 형성물질의 표면에 형성된 산화막과 화학적으로 반응시켜 반응층을 형성하는 단계 및 상기반응층을 기화시켜 제거할 수 있도록 어닐링하는 단계를 구비하는 상기 게이트 형성물질의 표면을 제1차 세정하는 단계;
    상기 게이트 형성물질상에 실리사이드막을 형성하는 단계;
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 실리사이드막의 표면에 형성된 산화막과 화학적으로 반응시켜 반응층을 형성하는 단계 및 상기 반응층을 기화시켜 제거할 수 있도록 어닐링하는 단계를 구비하는 상기 실리사이드막의 표면을 제2차 세정하는 단계; 및
    상기 실리사이드막상에 후속막을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  12. 제11항에 있어서,
    상기 실리사이드막을 형성하는 단계는, 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 탄탈륨(Ta), 백금(Pt), 팔라디움(Pd)으로 이루어진 내화금속(refractory metal)군으로부터 선택된 어느 하나를 열처리단계를 수반한 화학적 증착 또는 물리적 증착에 의해 수행되는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  13. 제11항에 있어서,
    상기 불소계가스는 삼불화질소(NF3), 육불화황(SF6) 및 삼불화염소(ClF3) 등과 같이 불소를 포함하는 가스 중 어느 하나인 것을 특징으로 하는 실리사이드막을구비한 반도체소자의 제조방법.
  14. 제11항에 있어서,
    상기 제1차 및 제2차 세정단계에서 수소가스는 플라즈마 상태로, 불소계가스는 가스 상태로 공급하는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  15. 제11항에 있어서,
    상기 제1차 및 제2차 세정단계에서 수소가스 및 불소계가스를 소정 비율로 혼합한 혼합가스를 플라즈마 상태로 만든 후 공급하는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  16. 제15항에 있어서,
    상기 수소가스 및 불소계가스를 소정 비로 혼합한 혼합가스를 질소(N2)와 아르곤(Ar)가스를 함께 플라즈마 상태로 공급하는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  17. 제 11 항에 있어서,
    상기 제1차 및 제2차 세정 단계에서 상기 반응층을 형성하는 단계는 0.01 내지 10 Torr의 압력 및 -25 내지 50 ℃의 온도하에서 20 내지 600초 동안 수행하는것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
  18. 제11항에 있어서,
    상기 제1차 및 제2차 세정 단계에서 상기 어닐링단계는 100 내지 500 ℃의 온도하에서 20 내지 600초 동안 수행하는 것을 특징으로 하는 실리사이드막을 구비한 반도체소자의 제조방법.
KR1020000004465A 2000-01-29 2000-01-29 실리사이드막을 구비한 반도체소자의 제조방법 KR100316721B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000004465A KR100316721B1 (ko) 2000-01-29 2000-01-29 실리사이드막을 구비한 반도체소자의 제조방법
JP2001013026A JP2001244214A (ja) 2000-01-29 2001-01-22 シリサイド膜を備えた半導体素子の製造方法
US09/771,242 US20020045355A1 (en) 2000-01-29 2001-01-26 Method of manufacturing a semiconductor device having a silicide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000004465A KR100316721B1 (ko) 2000-01-29 2000-01-29 실리사이드막을 구비한 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010076979A true KR20010076979A (ko) 2001-08-17
KR100316721B1 KR100316721B1 (ko) 2001-12-12

Family

ID=19642754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000004465A KR100316721B1 (ko) 2000-01-29 2000-01-29 실리사이드막을 구비한 반도체소자의 제조방법

Country Status (3)

Country Link
US (1) US20020045355A1 (ko)
JP (1) JP2001244214A (ko)
KR (1) KR100316721B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407998B1 (ko) * 2001-10-09 2003-12-01 주식회사 하이닉스반도체 금속 배선의 콘택 영역 세정 방법
KR100452273B1 (ko) * 2002-10-22 2004-10-08 삼성전자주식회사 챔버의 클리닝 방법 및 반도체 소자 제조 방법
KR100464651B1 (ko) * 2002-05-16 2005-01-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100644000B1 (ko) * 2000-09-25 2006-11-10 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 기판 처리 방법
KR100784661B1 (ko) * 2006-12-26 2007-12-12 피에스케이 주식회사 반도체 소자의 제조방법
KR100827499B1 (ko) * 2006-12-21 2008-05-06 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7387962B2 (en) 2005-10-17 2008-06-17 Samsung Electronics Co., Ltd Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization
KR100844978B1 (ko) * 2002-07-25 2008-07-09 삼성전자주식회사 반도체 메모리 장치의 게이트 전극 형성 방법
US9214357B1 (en) 2014-08-06 2015-12-15 Psk Inc. Substrate treating apparatus and method
KR20180119113A (ko) * 2017-04-24 2018-11-01 도쿄엘렉트론가부시키가이샤 티타늄 실리사이드 영역을 형성하는 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6796314B1 (en) * 2001-09-07 2004-09-28 Novellus Systems, Inc. Using hydrogen gas in a post-etch radio frequency-plasma contact cleaning process
DE10147791A1 (de) * 2001-09-27 2003-04-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters
JP2004128281A (ja) * 2002-10-03 2004-04-22 Tokyo Electron Ltd 基板処理方法および基板処理装置
KR100680944B1 (ko) * 2003-05-27 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7607571B2 (en) * 2003-05-30 2009-10-27 Intellidot Corporation Medical work flow system
KR100555505B1 (ko) * 2003-07-09 2006-03-03 삼성전자주식회사 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법
JP2005093909A (ja) * 2003-09-19 2005-04-07 Tokyo Electron Ltd 基板処理方法及び基板処理装置
US7005387B2 (en) * 2003-11-08 2006-02-28 Advanced Micro Devices, Inc. Method for preventing an increase in contact hole width during contact formation
US20070052047A1 (en) * 2005-09-01 2007-03-08 Costas Hadjiloucas Metal contact systems for semiconductor-based pressure sensors exposed to harsh chemical and thermal environments
KR100713332B1 (ko) * 2005-12-28 2007-05-04 동부일렉트로닉스 주식회사 반도체 소자의 살리사이드 형성 방법
JP5116003B2 (ja) * 2006-02-27 2013-01-09 セイコーエプソン株式会社 シリサイドの形成方法及び半導体装置の製造方法
US8883650B2 (en) * 2008-01-24 2014-11-11 United Microelectronics Corp. Method of removing oxides
KR101078723B1 (ko) * 2008-12-30 2011-11-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7749917B1 (en) * 2008-12-31 2010-07-06 Applied Materials, Inc. Dry cleaning of silicon surface for solar cell applications
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
US9299581B2 (en) * 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
US10283615B2 (en) 2012-07-02 2019-05-07 Novellus Systems, Inc. Ultrahigh selective polysilicon etch with high throughput
US8916477B2 (en) 2012-07-02 2014-12-23 Novellus Systems, Inc. Polysilicon etch with high selectivity
US9034773B2 (en) * 2012-07-02 2015-05-19 Novellus Systems, Inc. Removal of native oxide with high selectivity
KR20140007609A (ko) * 2012-07-09 2014-01-20 삼성전자주식회사 반도체 장치의 제조방법
US20140216498A1 (en) 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
US9263444B2 (en) * 2013-08-29 2016-02-16 Texas Instruments Incorporated Devices having inhomogeneous silicide schottky barrier contacts
US9299557B2 (en) 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
US20150340236A1 (en) * 2014-05-21 2015-11-26 Macronix International Co., Ltd. Method for reducing defects in polysilicon layers
US9558928B2 (en) 2014-08-29 2017-01-31 Lam Research Corporation Contact clean in high-aspect ratio structures
US9474163B2 (en) 2014-12-30 2016-10-18 Asm Ip Holding B.V. Germanium oxide pre-clean module and process
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
CN108630527B (zh) * 2018-06-20 2020-08-14 矽力杰半导体技术(杭州)有限公司 一种接触孔的清洗方法
US11359281B2 (en) * 2020-01-26 2022-06-14 Applied Materials, Inc. Selective deposition of SiCON by plasma ALD

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072651B2 (ja) * 1991-01-17 2000-07-31 ソニー株式会社 半導体装置の製造方法およびチャンバ・システム
JP3328416B2 (ja) * 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
JP2738333B2 (ja) * 1995-03-30 1998-04-08 日本電気株式会社 半導体装置の製造方法
JPH097969A (ja) * 1996-07-12 1997-01-10 Hitachi Ltd 微細孔への金属穴埋め方法
JPH10112446A (ja) * 1996-07-29 1998-04-28 Sony Corp コンタクト形成方法およびこれを用いた半導体装置
JP4124543B2 (ja) * 1998-11-11 2008-07-23 東京エレクトロン株式会社 表面処理方法及びその装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644000B1 (ko) * 2000-09-25 2006-11-10 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 기판 처리 방법
KR100407998B1 (ko) * 2001-10-09 2003-12-01 주식회사 하이닉스반도체 금속 배선의 콘택 영역 세정 방법
KR100464651B1 (ko) * 2002-05-16 2005-01-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100844978B1 (ko) * 2002-07-25 2008-07-09 삼성전자주식회사 반도체 메모리 장치의 게이트 전극 형성 방법
KR100452273B1 (ko) * 2002-10-22 2004-10-08 삼성전자주식회사 챔버의 클리닝 방법 및 반도체 소자 제조 방법
US7387962B2 (en) 2005-10-17 2008-06-17 Samsung Electronics Co., Ltd Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization
KR100827499B1 (ko) * 2006-12-21 2008-05-06 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
KR100784661B1 (ko) * 2006-12-26 2007-12-12 피에스케이 주식회사 반도체 소자의 제조방법
US9214357B1 (en) 2014-08-06 2015-12-15 Psk Inc. Substrate treating apparatus and method
KR20180119113A (ko) * 2017-04-24 2018-11-01 도쿄엘렉트론가부시키가이샤 티타늄 실리사이드 영역을 형성하는 방법

Also Published As

Publication number Publication date
KR100316721B1 (ko) 2001-12-12
JP2001244214A (ja) 2001-09-07
US20020045355A1 (en) 2002-04-18

Similar Documents

Publication Publication Date Title
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
KR100382725B1 (ko) 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
JP4871444B2 (ja) 酸化膜除去法及び酸化膜除去のための半導体製造装置
US8440568B2 (en) Substrate etching method and system
US6432830B1 (en) Semiconductor fabrication process
KR100782954B1 (ko) 절연막 형성 방법
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
US20140011339A1 (en) Method for removing native oxide and residue from a germanium or iii-v group containing surface
KR100360399B1 (ko) 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
WO2015041746A1 (en) Methods for stabilizing an interface post etch to minimize queue time issues before next processing step
JP2024020242A (ja) メモリ用途のための垂直トランジスタの作製
US7022618B2 (en) Method of forming a conductive contact
WO2001017004A2 (en) Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
JP3488324B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
KR100452273B1 (ko) 챔버의 클리닝 방법 및 반도체 소자 제조 방법
JP2000216241A (ja) 半導体装置の製造方法
TWI751326B (zh) 自對準通孔處理流程
TWI778048B (zh) 形成半導體結構的方法
KR20000019439A (ko) 티타늄과 질화 티타늄 증착에 의한 티타늄 샐리사이드 형성방법
JP2000232077A (ja) 半導体製造装置
KR19990059184A (ko) 반도체장치의 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee