JP5116003B2 - シリサイドの形成方法及び半導体装置の製造方法 - Google Patents
シリサイドの形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5116003B2 JP5116003B2 JP2006050416A JP2006050416A JP5116003B2 JP 5116003 B2 JP5116003 B2 JP 5116003B2 JP 2006050416 A JP2006050416 A JP 2006050416A JP 2006050416 A JP2006050416 A JP 2006050416A JP 5116003 B2 JP5116003 B2 JP 5116003B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- nickel
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 85
- 229910021332 silicide Inorganic materials 0.000 title claims description 40
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 40
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 358
- 229910052759 nickel Inorganic materials 0.000 claims description 144
- 229910052710 silicon Inorganic materials 0.000 claims description 126
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 125
- 239000010703 silicon Substances 0.000 claims description 125
- 239000000758 substrate Substances 0.000 claims description 82
- 239000012535 impurity Substances 0.000 claims description 64
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 53
- 239000007789 gas Substances 0.000 claims description 51
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 238000004544 sputter deposition Methods 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 24
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 239000012298 atmosphere Substances 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910005881 NiSi 2 Inorganic materials 0.000 description 84
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 19
- 238000000137 annealing Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 125000004433 nitrogen atom Chemical group N* 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- -1 argon ions Chemical class 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910012990 NiSi2 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910002244 LaAlO3 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010252 TiO3 Inorganic materials 0.000 description 1
- 229910007875 ZrAlO Inorganic materials 0.000 description 1
- 229910006252 ZrON Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Nitrogen−doped nickel monoSilicide technique for deep submicron CMOS salicide, IEDM95−453〜456 Low−Temperature Formation of Epitaxial NiSi2 Layers with Solid−Phase Reaction in Ni/Ti/Si(001) Systems, Japanese Journal of Applied PhySics vol.44,No5A,2005,pp.2945−2947
このような構成であれば、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド(NiSi2)を、非特許文献2よりも低温度で形成することが可能である。
このような構成であれば、窒素を含んだニッケル膜をシリコン層(若しくは、シリコン基板)上に形成することができる。従って、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド(NiSi2)を、非特許文献2よりも低温度で形成することが可能である。
従って、ニッケル膜中に窒素を効率良く導入することが可能である。
このような構成であれば、ニッケル膜中、又はニッケル膜とシリコン層(若しくは、シリコン基板)との界面の少なくとも一方に窒素を導入することができるので、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド(NiSi2)を、非特許文献2よりも低温度で形成することが可能である。
このような構成であれば、シリコン窒化膜から、ニッケル膜やシリコン層(若しくは、シリコン基板)に窒素が供給される。従って、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド(NiSi2)を、非特許文献2よりも低温度で形成することが可能である。
このような構成であれば、シリコン層(若しくは、シリコン基板)の表面が水素終端されるので、シリコン層(若しくは、シリコン基板)とニッケル膜との間で界面準位を低減することができる。
このような構成であれば、熱処理によってニッケルダイシリサイド層を形成する際に、ニッケル膜の内から外側(即ち、チャンバ内)への窒素の拡散をキャップ膜で抑えることができるので、ニッケルダイシリサイド層を効率良く形成することができる。
ここで、大気圧とは、ほぼ1気圧(1気圧≒1013hPa)のことであり、チャンバ内に対して特に加圧操作や減圧操作を行わない気圧のことである。ニッケルダイシリサイド層を形成する際の熱処理の条件(即ち、所定条件)を上記範囲に設定することで、ニッケルダイシリサイド層を効率良く形成することができる。
このような構成であれば、発明1から発明9の何れか一のシリサイドの形成方法が応用されるので、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層を低温で形成することが可能である。
また、不純物導入層に対するゲート電極の配置位置の自己整合性を維持しつつ、不純物導入層の形成後にゲート電極を形成することが可能となる。このため、不純物導入層などの形成に必要な熱的負荷がゲート電極にかかることを防止することができ、ゲート電極のメタル化などを容易に行うことが可能となる。
このような構成であれば、発明1から発明9の何れか一のシリサイドの形成方法が応用されるので、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層を低温で形成することが可能である。
このような構成であれば、発明1から発明9の何れか一のシリサイドの形成方法が応用されるので、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層を低温で形成することが可能である。
(1)第1実施形態
図1は、本発明の第1実施形態に係るニッケルダイシリサイド(NiSi2)の形成方法を示す概念図である。
図1に示すように、まず始めに、高真空を実現可能なチャンバ9を有するスパッタリング装置10を用意し、このスパッタリング装置10内にニッケル(Ni)ターゲット8を配置する。次に、高真空に引かれたチャンバ9内のNiターゲット8と対向する位置にウエーハ1を配置し、チャンバ9内にアルゴン(Ar)ガスと、窒素(N2)ガスとからなる混合ガスを導入する。
本発明者は、実験を繰り返し行いその結果から、NiSi2層の形成メカニズムは以下のようなものではないかと考えるに至った。即ち、ウエーハの界面に到達したN原子がウエーハ1表面のSiと結合して仮想的バリア膜を形成する。この仮想的バリア膜が一時的にNiのSi中への拡散を抑制する。その結果、Si組成が多い状態でシリサイド反応が進行し、NiSi2層が生成される(以上の形成メカニズムは、あくまで所見である。)。
(本発明と従来技術との比較)
図5(a)〜(c)は、ニッケルモノシリサイド(NiSi)とニッケルダイシリサイド(NiSi2)とを比較した写真図(その1)である。
図5(b)に示すNiSi2層3は、チャンバ9内にArガスとN2ガスとからなる混合ガス(N2ガスの割合は20%)を導入することによってウエーハ1表面にNi膜(図示せず)をスパッタ成膜し、Ni膜が成膜されたウエーハ1を所定温度で熱処理して形成された膜である。図5(b)に示すウエーハ1はバルクのシリコン基板であり、その表面の面方位は(100)である。
図6(a)及び(b)は、NiSiとNiSi2とを比較した写真図(その2)である。図6(a)及び(b)から分かるように、本明に係るNiSi2層3は、NiSi層93と比べて、チャネル領域側の端面の位置がはっきりしている。つまり、先端位置の制御性に優れていることがわかる。
図8は、本発明の第2実施形態に係るニッケルダイシリサイド(NiSi2)の形成方法を示す概念図である。
この第2実施形態では、まず始めに、スパッタリング装置10を用いてウエーハ1上にNi膜2を成膜する。この成膜時のチャンバ9内の雰囲気は、第1実施形態で説明したようにArガスとN2ガスとからなる混合ガスでも良いし、第1実施形態と異なりArガスだけでも良い。次に、Ni膜2が成膜されたウエーハ1をスパッタリング装置10から取り出す。そして、取り出したウエーハ1をイオン注入装置内に配置する。
このように、本発明の第2実施形態によれば、Ni膜2中やNi膜2とウエーハ1との界面にN+を直接導入することで、熱的安定性に優れ、先端位置の制御性に優れたNiSi2層3を、非特許文献2よりも低温度で形成することが可能である。
図9(a)及び(b)は、本発明の第3実施形態に係るニッケルダイシリサイド(NiSi2)の形成方法を示す概念図である。
図9(a)に示すように、この第3実施形態では、Ni膜2を成膜する前に、極薄のシリコン窒化(SiN)膜4をウエーハ1上に形成する。ここで、極薄とは、例えば5〜10[Å]程度の厚さのことである。SiN膜4の形成は例えばCVD法で行う。
次に、スパッタリング装置10を用いてSiN膜4上にNi膜2を成膜する。Ni膜2をスパッタ成膜する際のチャンバ内の雰囲気は、第1実施形態で説明したようにArガスとN2ガスとからなる混合ガスでも良いし、第1実施形態と異なりArガスだけでも良い。また、Ni膜2の成膜方法はこれに限られることはなく、例えばCVD法でも良い。
即ち、アニール処理の条件は、例えばN2雰囲気(100%)・大気圧(即ち、ほぼ1気圧)で、温度が400℃以上800℃未満、より望ましくは温度が500℃以上600℃以下である。これにより、図9(b)に示すように、ウエーハ1上にNiSi2層が形成される。
なお、この第3実施形態において、SiNをシリコン酸化(SiO)膜で置き換えた場合も、NiSi2を形成することが可能である。
図10は、本発明の第4実施形態に係るニッケルダイシリサイド(NiSi2)の形成方法を示す概念図である。
この第4実施形態では例えば第1実施形態において、ウエーハ1上にNi膜2をスパッタ成膜する前に、図10に示すように、ウエーハ1表面を水素(H2)雰囲気中でプラズマ処理する。このH2プラズマ処理は、図1に示したチャンバ9内で行ってもよいし、スパッタリング装置10以外の他の装置のチャンバ(又は、炉)内で行っても良い。どちらの場合も、ウエーハ1の表面が水素終端されるので、Ni膜2とウエーハ1表面との間の界面状態を安定化することができる。但し、図1に示したチャンバ9内でH2プラズマ処理とNi膜2のスパッタ成膜とを連続して行う(即ち、Ni膜をスパッタ成膜する前にin−SituのH2プラズマ処理をする)場合には、ウエーハ1を大気にさらさないで済むので、界面状態の安定化効果はより大きい。
図11(a)及び(b)は、本発明の第5実施形態に係るニッケルダイシリサイド(NiSi2)の形成方法を示す概念図である。
この第5実施形態では例えば第1実施形態において、Ni膜2をスパッタ成膜した後で、図11(a)に示すように、Ni膜2上にキャップ膜5を形成する。キャップ膜5は、例えば窒化チタン(TiN)膜等である。このような構成であれば、アニール処理の際に図11(B)の実線矢印で示すように、Ni膜2の内から外側(即ち、チャンバ内)への窒素の拡散をキャップ膜5で抑えることができる。従って、NiSi2層3を効率良く形成することができる。
図12は、本発明の第6実施形態に係る半導体装置の概略構成を示す断面図である。
図12において、支持基板101上には絶縁層102が形成され、絶縁層102上には単結晶のSi層103が形成されている。なお、支持基板101としては、Si、Ge、SiGe、GaAs、InP、GaP、GaN、SiCなどの半導体基板を用いるようにしてもよく、ガラス、サファイアまたはセラミックなどの絶縁性基板を用いるようにしてもよい。また、絶縁層102としては、例えば、SiO2、SiONまたはSi3N4などの絶縁層または埋め込み絶縁膜を用いることができる。
また、図12に示すように、Si層103上には、ゲート絶縁膜104を介してゲート電極105が配置されている。なお、ゲート絶縁膜104の材質としては、例えば、SiO2の他、HfO2、HfON、HfAlO、HfAlON、HfSiO、HfSiON、ZrO2、ZrON 、ZrAlO、ZrAlON、ZrSiO、ZrSiON、Ta2O5、Y2O3、(Sr,Ba)TiO3、LaAlO3、SrBi2Ta2O9、Bi4Ti3O12、Pb(Zi,Ti )O3などの誘電体を用いるようにしてもよい。また、ゲート電極105の材質としては、 例えば、多結晶シリコンの他、TaN、TiN、W、Pt、Cuなどの金属系材料を用いるようにしてもよい。また、ゲート電極105のゲート長は、100nm以下とすることが好ましい。
図13(a)〜(e)は、本発明の第6実施形態に係る半導体装置の製造方法の一例を示す断面図である。 ここでは、図12に示した半導体装置の製造方法について説明する。
図13(a)において、支持基板101上には絶縁層102が形成され、絶縁層102上には単結晶のSi層103が形成されている。そして、Si層103の表面の熱酸化を行うことにより、Si層103の表面にゲート絶縁膜104を形成する。そして、ゲート絶縁膜104が形成されたSi層103上に、CVDなどの方法により導電体膜を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電体膜をパターニングすることにより、ゲート電極105をSi層103上に形成する。そして、CVDなどの方法により、Si層103上の全面に絶縁層を形成し、RIEなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極105の側壁にサイドウォール106a、106bをそれぞれ形成する。
例えば、第1実施形態の方法を用いてNiSi2を形成する場合には、図1に示したように、高真空を実現可能なチャンバ9を有するスパッタリング装置10を用意し、このスパッタリング装置10内にNiターゲット8を配置する。次に、高真空に引かれたチャンバ9内のNiターゲット8と対向する位置にウエーハ(ここでは、一例としてSOI基板)を配置し、チャンバ9内にArガスとN2ガスとからなる混合ガスを導入する。次に、混合ガスをプラズマ化してウエーハ表面にNi膜をスパッタ成膜する。
次に、図13(c)に示すように、Ni膜107が形成されたSi層103の熱処理(アニール処理)を行い、Si層103とNi膜107とを反応させることにより、サイドウォール106a、106bの側方にそれぞれ配置されたNiSi2層111a、111bをSi層103に形成する。アニール処理の条件は、第1実施形態で説明したように、例えばN2雰囲気(100%)・大気圧(即ち、ほぼ1気圧)で、温度が400℃以上800℃未満、より望ましくは温度が500℃以上600℃以下である。そして、NiSi2層111a、111bを形成した後に、Ni膜107のウェットエッチングを行うことにより、未反応のNi膜107を除去する。
図14は、本発明の第7実施形態に係る半導体装置の製造方法を示す断面図である。
図14(a)において、図7(e)の工程の後、CVDなどの方法によって絶縁膜113を単結晶のSi層103上の全面に堆積する。なお、この第7実施形態では、ゲート電極105の代わりにダミーゲート電極105´を形成してから図13の工程を行う。ここで、ダミーゲート電極105´の材質としては、例えば、シリコン酸化膜やシリコン窒化膜などの絶縁体を用いることができる。そして、CMP(化学的機械的研磨)またはエッチバックなどの方法にて絶縁膜113を薄膜化することにより、ダミーゲート電極105´の表面を露出させる。
上記の第6、第7実施形態では、SOI基板に形成されたMOSトランジスタについて説明したが、本発明では、MOSトランジスタが形成される基板はSOI基板に限定されるものではなく、バルクのシリコン基板でも良い。その場合には、図12〜図13において、支持基板101と、絶縁層102と、Si層103とからなるSOI基板をシリコン基板に置き換えれば良い。その具体例を以下に示す。
また、ゲート電極35の一方の側には、シリコン基板31に埋め込まれたニッケルダイシリサイド(NiSi2)からなるソース層38aが配置されている。ここで、ソース層38aを構成するNiSi2は、シリコン基板31の結晶方位面40aに沿ってチャネル領域37に対する接合面が形成されている。さらに、ゲート電極35の他方の側には、シリコン基板31に埋め込まれたNiSi2からなるドレイン層38bが配置されている。ここで、ドレイン層38bを構成するNiSi2は、シリコン基板31の結晶方位面20bに沿ってチャネル領域37に対する接合面が形成されている。
なお、シリコン基板31として(100)基板を用いた場合、結晶方位面40a、40bは、例えば、シリコン基板31の(111)面とすることができる。
Claims (14)
- シリコン層(若しくは、シリコン基板)上にニッケル膜を形成する工程と、
前記ニッケル膜中、又は前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)との界面の少なくとも一方に窒素を導入して、前記ニッケル膜中の前記窒素の濃度を、下限が5at%、上限が10から15at%の範囲内にする工程と、
前記窒素を導入した後で前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して、ニッケルダイシリサイド層を形成する工程と、を含むことを特徴とするシリサイドの形成方法。 - シリコン層(若しくは、シリコン基板)上にニッケル膜を形成する工程と、
前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して、ニッケルダイシリサイド層を形成する工程と、を含み、
前記ニッケル膜を形成する工程では、
アルゴンガスと窒素ガスとを含む混合ガス雰囲気中で前記ニッケル膜をスパッタリングすることによって、前記ニッケル膜を前記シリコン層(若しくは、シリコン基板)上に形成すると共に、前記ニッケル膜中の前記窒素の濃度を、下限が5at%、上限が10から15at%の範囲内にすることを特徴とするシリサイドの形成方法。 - 前記混合ガスにおける前記窒素ガスの分圧比は10%以上、40%以下であることを特徴とする請求項2に記載のシリサイドの形成方法。
- 前記ニッケルダイシリサイド層を形成する工程の前に、前記ニッケル膜に窒素をイオン注入する工程、を含むことを特徴とする請求項1から請求項3の何れか一項に記載のシリサイドの形成方法。
- 前記ニッケル膜を形成する工程の前に、前記シリコン層(若しくは、シリコン基板)上にシリコン窒化膜を形成する工程を含み、
前記ニッケル膜を形成する工程では、前記シリコン窒化膜上に前記ニッケル膜を形成し、
前記ニッケルダイシリサイド層を形成する工程では、前記ニッケル膜と、前記シリコン窒化膜及び前記シリコン層(若しくは、シリコン基板)に前記熱処理を施すことを特徴とする請求項1から請求項3の何れか一項に記載のシリサイドの形成方法。 - 前記ニッケル膜を形成する工程では、
1×10 −4 〜1×10 −6 Paに減圧可能なチャンバ内でスパッタリングが行われることを特徴とする請求項1から請求項5に記載のシリサイドの形成方法。 - 前記ニッケル膜を形成する前に、水素ガスを含む雰囲気中で前記シリコン層(若しくは、シリコン基板)の表面をプラズマ処理する工程、を含むことを特徴とする請求項1から請求項6の何れか一項に記載のシリサイドの形成方法。
- 前記ニッケルダイシリサイド層を形成する前に、前記ニッケル膜の内から外側への窒素の拡散を抑制するキャップ膜を当該ニッケル膜上に形成する工程、を含み、
前記ニッケルダイシリサイド層を形成する工程では、
前記キャップ膜で覆われた前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して前記ニッケルダイシリサイド層を形成することを特徴とする請求項1から請求項7の何れか一項に記載のシリサイドの形成方法。 - 前記所定条件とは、
前記熱処理を施すチャンバ内の圧力が大気圧で、その温度が400℃以上800℃未満の条件である、ことを特徴とする請求項1から請求項8の何れか一項に記載のシリサイドの形成方法。 - 前記所定条件とは、
前記熱処理を施すチャンバ内の圧力が大気圧で、その温度が500℃以上600℃以下の条件である、ことを特徴とする請求項1から請求項8の何れか一項に記載のシリサイドの形成方法。 - ゲート電極をシリコン層上に形成する工程と、
前記シリコン層のチャネル領域と接合されたニッケルダイシリサイド層を含んで構成されるソース/ドレイン層を形成する工程と、
前記ニッケルダイシリサイド層に不純物を導入する工程と、
前記ニッケルダイシリサイド層に導入された不純物を前記シリコン層側に追い出すことにより、前記ニッケルダイシリサイド層と前記シリコン層との界面に配置された不純物導入層を形成する工程と、を含み、
前記ニッケルダイシリサイド層は、
請求項1から請求項10の何れか一項に記載のシリサイドの形成方法を実行することによって形成することを特徴とする半導体装置の製造方法。 - ダミーゲート電極をシリコン層上に形成する工程と、
前記シリコン層のチャネル領域と接合されたニッケルダイシリサイド層を含んで構成されるソース/ドレイン層を形成する工程と、
前記ニッケルダイシリサイド層に不純物を導入する工程と、
前記ニッケルダイシリサイド層に導入された不純物を前記シリコン層側に追い出すことにより、前記ニッケルダイシリサイド層と前記シリコン層との界面に配置された不純物導入層を形成する工程と、
前記ダミーゲート電極を埋め込む絶縁層を前記シリコン層上に形成する工程と、
前記絶縁層に埋め込まれたダミーゲート電極を除去することにより、前記ダミーゲート電極に対応した溝を前記絶縁層に形成する工程と、
前記溝内にゲート電極を埋め込む工程と、を含み、
前記ニッケルダイシリサイド層は、
請求項1から請求項10の何れか一項に記載のシリサイドの形成方法を実行することによって形成することを特徴とする半導体装置の製造方法。 - 絶縁層上に配置されたシリコン層上にゲート電極を形成する工程と、
前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記サイドウォールの側方に配置されたニッケルダイシリサイド層を形成する工程と、
前記ニッケルダイシリサイド層に不純物を導入する工程と、
熱処理にて前記ニッケルダイシリサイド層の底面を前記絶縁層に接触させることにより、前記シリコン層の結晶方位面に沿って接合面が配置されたニッケルダイシリサイド層からなるソース/ドレイン層を形成するとともに、前記ニッケルダイシリサイド層に導入された不純物を前記シリコン層側に拡散させ、前記ソース/ドレイン層と前記シリコン層との界面に配置された不純物導入層を形成する工程と、を含み、
前記ニッケルダイシリサイド層は、
請求項1から請求項10の何れか一項に記載のシリサイドの形成方法を実行することによって形成することを特徴とする半導体装置の製造方法。 - シリコン基板上にゲート電極を形成する工程と、
前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記サイドウォールの側方に配置されたニッケルダイシリサイド層を形成する工程と、
前記ニッケルダイシリサイド層に不純物を導入する工程と、
チャネル領域に対する接合面が前記シリコン基板の結晶方位面に沿って配置されたニッケルダイシリサイド層からなるソース/ドレイン層を熱処理にて形成するとともに、前記ニッケルダイシリサイド層に導入された不純物を前記シリコン基板側に拡散させ、前記ソース/ドレイン層と前記シリコン基板との界面に配置された不純物導入層を形成する工程と、を含み、
前記ニッケルダイシリサイド層は、
請求項1から請求項10の何れか一項に記載のシリサイドの形成方法を実行することによって形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050416A JP5116003B2 (ja) | 2006-02-27 | 2006-02-27 | シリサイドの形成方法及び半導体装置の製造方法 |
US11/708,614 US7947560B2 (en) | 2006-02-27 | 2007-02-21 | Method of nickel disilicide formation and method of nickel disilicate source/drain formation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050416A JP5116003B2 (ja) | 2006-02-27 | 2006-02-27 | シリサイドの形成方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007227865A JP2007227865A (ja) | 2007-09-06 |
JP5116003B2 true JP5116003B2 (ja) | 2013-01-09 |
Family
ID=38444558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006050416A Active JP5116003B2 (ja) | 2006-02-27 | 2006-02-27 | シリサイドの形成方法及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7947560B2 (ja) |
JP (1) | JP5116003B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012190860A (ja) * | 2011-03-09 | 2012-10-04 | National Institute Of Advanced Industrial & Technology | Mosトランジスタの製造方法 |
US8507350B2 (en) | 2011-09-21 | 2013-08-13 | United Microelectronics Corporation | Fabricating method of semiconductor elements |
JP5889821B2 (ja) * | 2013-03-25 | 2016-03-22 | 株式会社東芝 | 金属シリサイド層の製造方法 |
US9236345B2 (en) | 2014-03-24 | 2016-01-12 | Globalfoundries Inc. | Oxide mediated epitaxial nickel disilicide alloy contact formation |
JP6760382B2 (ja) * | 2016-08-16 | 2020-09-23 | 株式会社村田製作所 | 負極活物質及びその製造方法並びに非水系二次電池 |
KR20190110845A (ko) * | 2018-03-21 | 2019-10-01 | 삼성전자주식회사 | 반도체 소자 |
RU2688874C1 (ru) * | 2018-07-11 | 2019-05-22 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления полупроводникового прибора |
RU2734095C1 (ru) * | 2020-05-02 | 2020-10-12 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления силицида никеля |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH069213B2 (ja) * | 1985-09-30 | 1994-02-02 | 株式会社東芝 | 半導体装置の製造方法 |
JPH01114070A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 半導体装置の製造方法 |
JP2886174B2 (ja) * | 1989-02-13 | 1999-04-26 | 株式会社東芝 | 半導体装置の製造方法 |
JP2921889B2 (ja) * | 1989-11-27 | 1999-07-19 | 株式会社東芝 | 半導体装置の製造方法 |
US5407837A (en) * | 1992-08-31 | 1995-04-18 | Texas Instruments Incorporated | Method of making a thin film transistor |
JPH09153616A (ja) * | 1995-09-28 | 1997-06-10 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3191728B2 (ja) * | 1997-06-23 | 2001-07-23 | 日本電気株式会社 | 半導体装置及びその製造方法 |
KR100316721B1 (ko) * | 2000-01-29 | 2001-12-12 | 윤종용 | 실리사이드막을 구비한 반도체소자의 제조방법 |
US6890854B2 (en) * | 2000-11-29 | 2005-05-10 | Chartered Semiconductor Manufacturing, Inc. | Method and apparatus for performing nickel salicidation |
US6998153B2 (en) * | 2003-01-27 | 2006-02-14 | Applied Materials, Inc. | Suppression of NiSi2 formation in a nickel salicide process using a pre-silicide nitrogen plasma |
US7384868B2 (en) * | 2003-09-15 | 2008-06-10 | International Business Machines Corporation | Reduction of silicide formation temperature on SiGe containing substrates |
JP2005136198A (ja) * | 2003-10-30 | 2005-05-26 | Toshiba Corp | 半導体装置の製造方法 |
JP3879003B2 (ja) * | 2004-02-26 | 2007-02-07 | 国立大学法人名古屋大学 | シリサイド膜の作製方法 |
JP2006012991A (ja) * | 2004-06-23 | 2006-01-12 | Toshiba Corp | 半導体記憶装置 |
-
2006
- 2006-02-27 JP JP2006050416A patent/JP5116003B2/ja active Active
-
2007
- 2007-02-21 US US11/708,614 patent/US7947560B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070202692A1 (en) | 2007-08-30 |
JP2007227865A (ja) | 2007-09-06 |
US7947560B2 (en) | 2011-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5116003B2 (ja) | シリサイドの形成方法及び半導体装置の製造方法 | |
US8980705B2 (en) | MOS transistors and fabrication method thereof | |
JP4247257B2 (ja) | 半導体装置の製造方法 | |
US8936988B2 (en) | Methods for manufacturing a MOSFET using a stress liner of diamond-like carbon on the substrate | |
US9166020B2 (en) | Metal gate structure and manufacturing method thereof | |
JP3042444B2 (ja) | 半導体装置の製造方法 | |
US20090127594A1 (en) | MOS TRANSISTORS HAVING NiPtSi CONTACT LAYERS AND METHODS FOR FABRICATING THE SAME | |
US20080145982A1 (en) | Isolation spacer for thin soi devices | |
CN106653605B (zh) | 半导体结构的形成方法 | |
JP2007335834A (ja) | 半導体装置およびその製造方法 | |
WO2011124061A1 (zh) | 一种半导体器件及其制造方法 | |
JPH08301612A (ja) | シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法 | |
JP2006313784A (ja) | 半導体装置およびその製造方法 | |
US20180337248A1 (en) | High-K Dielectric and Method of Manufacture | |
WO2013016852A1 (zh) | 半导体器件的制造方法 | |
US7858480B2 (en) | Semiconductor device and method of fabricating the same | |
JP2011014806A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008288364A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4058022B2 (ja) | 半導体装置の製造方法 | |
US20150325684A1 (en) | Manufacturing method of n-type mosfet | |
US20150011069A1 (en) | Method for manufacturing p-type mosfet | |
US8008728B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20190148141A1 (en) | Semiconductor device and method for forming the same | |
JP2008072001A (ja) | 半導体装置及びその製造方法 | |
JP2007188956A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121011 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5116003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |