JP2006313784A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006313784A
JP2006313784A JP2005135188A JP2005135188A JP2006313784A JP 2006313784 A JP2006313784 A JP 2006313784A JP 2005135188 A JP2005135188 A JP 2005135188A JP 2005135188 A JP2005135188 A JP 2005135188A JP 2006313784 A JP2006313784 A JP 2006313784A
Authority
JP
Japan
Prior art keywords
film
silicide
metal
gate electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005135188A
Other languages
English (en)
Inventor
Naohiko Kimizuka
直彦 君塚
Kiyotaka Imai
清隆 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005135188A priority Critical patent/JP2006313784A/ja
Priority to US11/416,209 priority patent/US20060252264A1/en
Priority to CNA2006100794660A priority patent/CN1858913A/zh
Publication of JP2006313784A publication Critical patent/JP2006313784A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ゲート電極および不純物拡散層にシリサイド膜が形成された半導体装置において、不純物拡散層のシリサイド膜の異常成長や凝集を抑える。
【解決手段】 半導体装置１００は、シリコン基板１０２と、シリコン基板１０２上に形成され、ゲート電極１３２を含む半導体素子と、ゲート長方向の断面において、シリコン基板１０２の半導体素子が形成された領域の両側方に形成された不純物拡散層１２１（または１２２）と、不純物拡散層１２１（または１２２）表面に形成され、第１の金属のシリサイド化合物により構成された第１のシリサイド膜１３０と、ゲート電極１３２の少なくとも表面に形成され、第１の金属のシリサイド化合物よりシリサイド化の温度が低い第２の金属のシリサイド化合物により構成された第２のシリサイド膜１３１と、を含む。
【選択図】 図１

Description

本発明は、ゲート電極および不純物拡散層にシリサイド膜が形成された半導体装置およびその製造方法に関する。
多結晶シリコンにより構成されたトランジスタのゲート電極表面やトランジスタのソース領域およびドレイン領域となる不純物拡散層表面をシリサイド化することにより、これらの領域の低抵抗化をはかる技術が知られている。トランジスタを低抵抗化することにより、トランジスタの動作を高速化することができる。
従来、シリサイド化は、トランジスタのゲート絶縁膜、ゲート電極、側壁絶縁膜、および不純物拡散層を形成した後に、ゲート電極の多結晶シリコン（ポリシリコン）上および不純物拡散層上に金属層を形成し、熱処理を行うことにより、ゲート電極表面および不純物拡散層表面に同時にシリサイド膜を形成するという手順で行われていた。
しかし、ゲート電極のシリサイド化と不純物拡散層のシリサイド化とに適切な条件が異なり、これらを同時に形成しようとすると、たとえば不純物拡散層に結晶欠陥や異常成長が生じるという問題があった。
特許文献１には、以下の半導体装置の製造方法が開示されている。第１回目のシリサイド工程で、拡散層上シリサイド膜と、ゲート上のダミーシリサイド膜とを形成する。第１の層間絶縁膜を堆積した後、ＣＭＰにより、ダミーシリサイド膜を除去して、第１の層間絶縁膜とポリシリコン電極とをともに平坦化する。その後、Ｃｏ膜を堆積して、熱処理を行って、ポリシリコン電極の上部をシリサイド化してなるゲートシリサイド膜を形成する。これにより、不純物拡散層上のシリサイド膜と、ゲート上部のシリサイド膜とを異なる条件で形成することができ、ゲート上部シリサイド膜と拡散層上シリサイド膜との特性をともに適正に調整することが容易になると記載されている。
特開２００４−２７３５５６号公報 草野、「半導体大事典」、工業調査会、１９９９年１２月２０日、Ｐ５２１ 佐野、第５２回応用物理学関係連合講演会、講演予稿集（２００５春）、Ｐ９５８ S. S .Lau et al, Interactins in the Co/Si thin-film system. I. Kinetics, J. appl. Phys. 49(7), July 1978, pp4005-4010 C.Hobbs et al，"Fermi Level Pinning at the PolySi/Metal Oxide Interface"，2003 Symposium on VLSI Technology Digest of Technical Papers，4-89114-035-6/03
しかし、特許文献１に記載の方法では、ゲート上部シリサイド膜を形成する際に、高温で加熱処理が行われるため、不純物拡散層に形成されたシリサイド膜が異常成長したり、グレインが分割する凝集が生じたりするという課題があった。これにより、不純物拡散層が高抵抗となったり、接合リークが増大するという問題が生じる。
本発明によれば、
半導体基板と、
前記半導体基板上に形成され、ゲート電極を含む半導体素子と、
ゲート長方向の断面において、前記半導体基板の前記半導体素子が形成された領域の両側方に形成された不純物拡散層と、
前記不純物拡散層表面に形成され、第１の金属のシリサイド化合物により構成された第１のシリサイド膜と、
前記ゲート電極の少なくとも表面に形成され、前記第１の金属とは異なる第２の金属のシリサイド化合物により構成された第２のシリサイド膜と、
を含み、
前記第２の金属のシリサイド化合物は、前記第１の金属のシリサイド化合物よりもシリサイド化の温度が低いことを特徴とする半導体装置が提供される。
ここで、前記第１の金属および前記第２の金属の組み合わせは、この順に、ニッケルおよびパラジウム、コバルトおよびパラジウム、またはコバルトおよびニッケルとすることができる。コバルトのシリサイド化合物（ＣｏＳｉ２）、ニッケルのシリサイド化合物（ＮｉＳｉ）、パラジウムのシリサイド化合物（Ｐｄ２Ｓｉ）は、この順でシリサイド化の温度が高い（非特許文献１〜３）。第２の金属がニッケルの場合、第２の金属のシリサイド化合物は、ＮｉＳｉを主成分とする構成とすることができる。ただし、この場合でも、第２の金属のシリサイド化合物は、ＮｉＳｉ２を含むことができる。
このように、ゲート電極の第２のシリサイド膜は、第１の金属のシリサイド化合物よりもシリサイド化の温度が低い第２の金属のシリサイド化合物により構成されるため、たとえば不純物拡散層表面に第１のシリサイド膜を形成した後に、これとは別の工程で、第２のシリサイド膜を形成する場合、第２のシリサイド膜を低い温度で形成することができる。そのため、第１のシリサイド膜を形成した後に、ゲート電極の第２のシリサイド膜を形成する際に、第１のシリサイド膜の異常成長や凝集を防ぐことができる。これにより、半導体装置の不純物拡散層の高抵抗化や、接合リークの増大を防ぐことができる。
本発明によれば、
半導体基板と、
前記半導体基板上に形成され、ゲート電極を含む半導体素子と、
ゲート長方向の断面において、前記半導体基板の前記半導体素子が形成された領域の両側方に形成された不純物拡散層と、
前記不純物拡散層表面に形成され、第１の金属のシリサイド化合物により構成された第１のシリサイド膜と、
前記ゲート電極の少なくとも表面に形成され、前記第１の金属とは異なる第２の金属のシリサイド化合物により構成された第２のシリサイド膜と、
を含み、
前記第１の金属および前記第２の金属の組み合わせは、この順に、ニッケルおよびパラジウム、コバルトおよびパラジウム、またはコバルトおよびニッケルであることを特徴とする半導体装置が提供される。
このような構成とすると、ゲート電極の第２のシリサイド膜を、第１の金属のシリサイド化合物のシリサイド化の温度よりも低い温度で形成することができる。そのため、第１のシリサイド膜を形成した後に、ゲート電極の第２のシリサイド膜を形成する際に、第１のシリサイド膜の異常成長や凝集を防ぐことができる。これにより、半導体装置の不純物拡散層の高抵抗化や、接合リークの増大を防ぐことができる。
本発明の半導体装置において、前記ゲート電極は、全体が前記第２のシリサイド膜により構成されたものとすることができる。以下、ゲート電極全体が第２のシリサイド膜により構成された状態をフルシリサイド化という。前記半導体素子は、前記半導体基板と前記ゲート電極との間に形成されたゲート絶縁膜をさらに含むことができる。ゲート電極は、前記表面から前記ゲート絶縁膜と接する面にわたって前記第２のシリサイド膜により構成することができる。
本発明の半導体装置によれば、ゲート電極の第２のシリサイド膜は、第１の金属のシリサイド化合物よりもシリサイド化の温度が低い第２の金属のシリサイド化合物により構成されるため、低温で第２の金属によりゲート電極のシリサイド化を行うことができる。そのため、不純物拡散層における第１のシリサイド膜の異常成長等を生じさせることなく、第２のシリサイド膜の膜厚を所望の厚さにすることができる。これにより、不純物拡散層への影響を与えることなく、ゲート電極をフルシリサイド化することもできる。
ゲート電極の材料として多結晶シリコン等の半導体材料を用いた場合、ゲート絶縁膜との界面近傍において、ゲート電極の多結晶シリコン中に空乏層が発生することがある。空乏層が発生すると、ゲート電圧を印加してもゲート絶縁膜に充分な電界が印加されず、チャネル領域においてキャリアを誘起することが困難となる。この結果、閾値電圧が上昇するとともに、閾値電圧のばらつきが大きくなるという課題が生じていた。本発明によれば、ゲート電極がフルシリサイド化され、ゲート電極が半導体を含まない構成とされるので、このような問題も解消される。
本発明の半導体装置において、前記半導体素子は、前記半導体基板と前記ゲート電極との間に形成され、ＨｆまたはＺｒを含み、前記ゲート電極に接して設けられた膜を含むゲート絶縁膜をさらに含むことができる。
ここで、ＨｆまたはＺｒを含む前記膜は、高誘電率膜とすることができる。ゲート絶縁膜として高誘電率膜を用いることにより、ゲート絶縁膜の物理的な厚みをある程度厚くしても電気的なシリコン酸化膜換算膜厚は薄くなり、物理的・構造的に安定なゲート絶縁膜を実現することができる。これにより、トランジスタの電流駆動能力を向上させたり、ゲートリーク電流を低減することができる。
しかし、最近の研究によれば、ゲート絶縁膜を高誘電率膜で構成するとともにゲート電極を多結晶シリコンで構成した場合、フェルミレベルピニング（Fermi Level Pinning）といわれる現象が起こるとの知見が得られている（非特許文献４）。フェルミレベルピニングは、ゲート電極中のゲート絶縁膜側界面近傍において、高誘電率膜を構成する金属がゲート電極を構成する多結晶シリコン中に拡散し、シリコンと上記金属との結合に基づく準位が形成されることにより生じると考えられている。このようなフェルミレベルピニングは、とくに、ＨｆやＺｒを含む膜を用いた場合、Ｐ型不純物を含む多結晶シリコンにより構成されたゲート電極を有するＰ型ＭＯＳＦＥＴで生じやすい。
そのため、ゲート絶縁膜をＨｆまたはＺｒを含む膜で構成した場合、ゲート電極中のゲート絶縁膜側界面近傍において、多結晶シリコン中に上述したような空乏層が発生しやすくなる。従来、ゲート絶縁膜として高誘電率膜を用いた場合、閾値電圧の上昇および閾値電圧のばらつきが大きくなるという課題が、ゲート絶縁膜としてシリコン酸化膜を用いた場合よりも顕著だった。
しかし、本発明によれば、ゲート電極において、第２のシリサイド膜をフルシリサイド化することができるので、このような空乏層の問題を解決することができる。これにより、トランジスタの電流駆動能力を向上させたり、ゲートリーク電流を低減することができる。ＨｆまたはＺｒを含む前記膜が、高誘電率膜でない場合にも、空乏層の問題を解決する効果が得られ、本発明は当該膜が高誘電率膜でない場合に適用することもできる。
本発明によれば、
半導体基板上に形成され、多結晶シリコンにより構成されたゲート電極を含む半導体素子と、前記半導体基板の前記半導体素子が形成された領域の両側方に形成された不純物拡散層と、を含む構造体を準備する工程と、
前記不純物拡散層表面に、第１の金属のシリサイド化合物により構成された第１のシリサイド膜を形成する工程と、
前記ゲート電極の前記多結晶シリコンの少なくとも表面に、前記第１の金属とは異なる第２の金属のシリサイド化合物により構成された第２のシリサイド膜を形成する工程と、
を含み、
前記第２のシリサイド膜を形成する工程において、前記第１のシリサイド膜を形成する工程よりも低い温度条件で前記第２のシリサイド膜を形成することを特徴とする半導体装置の製造方法が提供される。
このように、ゲート電極の第２のシリサイド膜は、前記第１のシリサイド膜を形成する工程よりも低い温度条件で形成されるため、たとえば不純物拡散層表面に第１のシリサイド膜を形成した後に、これとは別の工程で、第２のシリサイド膜を形成する場合、第２のシリサイド膜を低い温度で形成することができる。そのため、第１のシリサイド膜を形成した後に、ゲート電極の第２のシリサイド膜を形成する際に、第１のシリサイド膜の異常成長や凝集を防ぐことができる。これにより、半導体装置の不純物拡散層の高抵抗化や、接合リークの増大を防ぐことができる。
本発明の製造方法において、
前記第１のシリサイド膜を形成する工程は、
前記半導体基板上全面に、前記不純物拡散層に接するように、前記第１の金属の膜を形成する工程と、
第１の温度条件で加熱処理を行うことにより、前記不純物拡散層の表面をシリサイド化する工程と、を含むことができ、
前記第２のシリサイド膜を形成する工程は、前記半導体基板上全面に、前記ゲート絶縁膜の前記多結晶シリコンに接するように、前記第２の金属の膜を形成する工程と、
前記第１の温度条件よりも低い第２の温度条件で加熱処理を行うことにより、前記多結晶シリコンの少なくとも表面をシリサイド化する工程と、
を含むことができる。
このように、第２のシリサイド膜を形成する工程において、第２の温度条件を低くすることにより、第１のシリサイド膜を形成した後に、ゲート電極の第２のシリサイド膜を形成する際に、第１のシリサイド膜の異常成長や凝集を防ぐことができる。これにより、半導体装置の不純物拡散層の高抵抗化や、接合リークの増大を防ぐことができる。
本発明の半導体装置の製造方法において、前記第２のシリサイド膜を形成する工程において、前記第２の温度条件は、前記第１の金属のシリサイド化合物のシリサイド化の温度よりも低い温度条件とすることができる。
このように、第２の温度条件を第１の金属のシリサイド化合物のシリサイド化の温度よりも低い温度とすることにより、第１のシリサイド膜を形成した後に、ゲート電極の第２のシリサイド膜を形成する際に、第１のシリサイド膜の異常成長や凝集を防ぐことができる。これにより、半導体装置の不純物拡散層の高抵抗化や、接合リークの増大を防ぐことができる。
本発明によれば、ゲート電極および不純物拡散層にシリサイド膜が形成された半導体装置において、不純物拡散層のシリサイド膜の異常成長や凝集を抑えることができる。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施の形態）
図１は、本実施の形態における半導体装置の構成を示す断面図である。本実施の形態において、半導体装置１００は、Ｎ型ＭＯＳＦＥＴ１１８およびＰ型ＭＯＳＦＥＴ１２０を含むＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイスである。また、このＣＭＯＳデバイスは、ＬＳＩの内部回路を構成する。
半導体装置１００は、Ｐ型の導電型を有するＰウェル１０２ａおよびＮ型の導電型を有するＮウェル１０２ｂが設けられたシリコン基板１０２と、Ｐウェル１０２ａとＮウェル１０２ｂとを分離する素子分離領域１０４とを含む。Ｐウェル１０２ａおよびＮウェル１０２ｂには、それぞれ、Ｎ型ＭＯＳＦＥＴ１１８およびＰ型ＭＯＳＦＥＴ１２０が形成されている。シリコン基板１０２には、Ｎ型ＭＯＳＦＥＴ１１８およびＰ型ＭＯＳＦＥＴ１２０の側方を覆う層間絶縁膜１３４が形成される。
Ｐウェル１０２ａには、一対の不純物拡散層１２１が設けられ、これらの間にチャネル領域が形成されている。チャネル領域上には、ゲート絶縁膜１０６と、ゲート絶縁膜１０６上に設けられたゲート電極１３２と、側壁絶縁膜１１６と、により構成されたゲート（半導体素子）が設けられる。同様に、Ｎウェル１０２ｂにも一対の不純物拡散層１２２が設けられ、これらの間にチャネル領域が形成されている。チャネル領域上には、ゲート絶縁膜１０６と、ゲート絶縁膜１０６上に設けられたゲート電極１３２と、側壁絶縁膜１１６と、により構成されたゲートが設けられる。
不純物拡散層１２１および不純物拡散層１２２の表面には、第１の金属のシリサイド化合物により構成された第１のシリサイド膜１３０が形成されている。本実施の形態において、ゲート電極１３２は、第１の金属のシリサイド化合物よりシリサイド化の温度が低い第２の金属のシリサイド化合物により構成された第２のシリサイド膜１３１により構成される。ここで、第１の金属と第２の金属との組み合わせは、この順に、ニッケルおよびパラジウム、コバルトおよびパラジウム、またはコバルトおよびニッケルとすることができる。コバルトのシリサイド化合物（ＣｏＳｉ２）のシリサイド化の温度は、約５５０℃〜６００℃、ニッケルのシリサイド化合物（ＮｉＳｉ）のシリサイド化の温度は約４００〜５００℃、パラジウムのシリサイド化合物（Ｐｄ２Ｓｉ）のシリサイド化の温度は約３００℃である（非特許文献１〜３）。本実施の形態において、後述するように、不純物拡散層１２１および不純物拡散層１２２上の第１のシリサイド膜１３０を形成した後に、これとは別の工程で、ゲート電極１３２の第２のシリサイド膜１３１を形成する。第２のシリサイド膜１３１は、第１の金属のシリサイド化合物よりシリサイド化の温度が低い第２の金属のシリサイド化合物により構成されるため、第２のシリサイド膜１３１は、第１のシリサイド膜１３０の第１の金属のシリサイド化合物のシリサイド化温度よりも低い温度で形成することができる。そのため、第１のシリサイド膜１３０を形成した後に、ゲート電極１３２の第２のシリサイド膜１３１を形成する際に、第１のシリサイド膜１３０の異常成長や凝集を防ぐことができる。
以下に、図２から図４を参照して、本実施の形態の半導体装置の製造方法について説明する。
図２から図４は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
まず、公知の技術により、シリコン基板１０２に、たとえば、ＳＴＩ（Shallow Trench Isolation）による素子分離領域１０４を形成した後、Ｐ型不純物をイオン注入してＰウェル１０２ａ、Ｎ型不純物をイオン注入してＮウェル１０２ｂを、それぞれ形成する。素子分離領域１０４は、たとえばＬＯＣＯＳ法等の公知の他の方法で形成してもよい。つづいて、公知の技術により、Ｐウェル１０２ａおよびＮウェル１０２ｂにチャネル領域をそれぞれ形成する。なお、Ｐウェル１０２ａおよびＮウェル１０２ｂのチャネル領域の下方に、Ｎ型不純物およびＰ型不純物をそれぞれイオン注入することにより、パンチスルーストッパー領域を形成することもできる。このようなパンチスルーストッパー領域を形成することにより、短チャネル効果を抑制することができる。
次いで、シリコン基板１０２の表面にゲート絶縁膜１０６を形成する。ここで、ゲート絶縁膜１０６は、たとえば、シリコン基板１０２の表面を熱酸化することにより形成されたシリコン酸化膜（たとえば膜厚約１ｎｍ〜２ｎｍ）とすることができる。
その後、ゲート絶縁膜１０６上に、多結晶シリコン膜１１４（たとえば膜厚約５ｎｍ〜１５ｎｍ）を成膜する。つづいて、多結晶シリコン膜１１４上に、保護膜１４０（たとえば膜厚約３ｎｍ〜１０ｎｍ）を形成する。保護膜１４０は、後の工程で、シリコン基板１０２表面の不純物拡散層をシリサイド化する際に、多結晶シリコン膜１１４がシリサイド化されるのを防ぐハードマスクとして機能すれば、どのような構成とすることもできる。保護膜１４０は、たとえばＣＶＤ（Chemical vapor deposition）法により形成されたシリコン窒化膜とすることができる。これにより、図２（ａ）に示した構造体が得られる。
次いで、ゲート絶縁膜１０６、多結晶シリコン膜１１４、および保護膜１４０を所定の領域を残すように、選択的にドライエッチングし、ゲートの形状に加工する（図２（ｂ））。
その後、Ｐウェル１０２ａ上およびＮウェル１０２ｂ上において、ゲート絶縁膜１０６、多結晶シリコン膜１１４、および保護膜１４０の側壁に側壁絶縁膜１１６をそれぞれ形成する。側壁絶縁膜１１６は、たとえば、フルオロカーボンガスなどを用いた異方性エッチングにより形成することができる。つづいて、Ｐウェル１０２ａ上において、ゲート電極および側壁絶縁膜１１６をマスクとして、Ｐウェル１０２ａの表層にＰやＡｓ等のＮ型不純物をドープして不純物拡散層１２１を形成する。また、Ｎウェル１０２ｂ上において、ゲート電極および側壁絶縁膜１１６をマスクとして、Ｎウェル１０２ｂの表層にＢやＢＦ２等のＰ型不純物をドープして不純物拡散層１２２を形成する。これにより、ソース領域およびドレイン領域が形成される。その後、非酸化雰囲気中で熱処理を行うことにより、不純物の活性化を行う（図２（ｃ））。
次いで、シリコン基板１０２上全面に、スパッタ法等により、第１の金属層１４２（たとえば膜厚約５ｎｍ〜１０ｎｍ）を形成する（図３（ｄ））。ここで、第１の金属は、たとえばニッケルとすることができる。その後、以下の第１の熱処理（シンター）を行う。
（ａ−１）約４５０℃で約３０秒ランプアニールを行う；
（ａ−２）ウェットエッチングにより、未反応の第１の金属層１４２を除去する。
以上の処理により、不純物拡散層１２１および不純物拡散層１２２の表面に、第１のシリサイド膜１３０（たとえば膜厚約１０ｎｍ〜２０ｎｍ）が形成される（図３（ｅ））。このときに、多結晶シリコン膜１１４上には、保護膜１４０が設けられているので、シリサイド層は形成されない。
つづいて、シリコン基板１０２上全面に、保護膜１４０を埋め込むように、層間絶縁膜１３４を形成する（図４（ｆ））。ここで、層間絶縁膜１３４は、たとえば、シリコン酸化膜とすることができる。また、層間絶縁膜１３４は、シリコン基板１０２上に形成されたシリコン窒化膜と、その上に形成されたシリコン酸化膜との積層膜とすることもできる。
次いで、ＣＭＰ（chemical mechanical polishing）により、層間絶縁膜１３４の上部および保護膜１４０を除去し、多結晶シリコン膜１１４を露出させる（図４（ｇ））。その後、層間絶縁膜１３４上に、第２の金属層１４４（たとえば膜厚約１０ｎｍ〜３０ｎｍ）を形成する（図４（ｈ））。ここで、第２の金属は、たとえばパラジウムとすることができる。その後、以下の第２の熱処理（シンター）を行う。
（ｂ−１）約３００℃で約１０分ランプアニールを行う；
（ｂ−２）ウェットエッチングにより、未反応の第２の金属層１４４を除去する。
以上の処理により、多結晶シリコン膜１１４全体が、第２の金属層１４４によりフルシリサイド化され、ゲート電極１３２が形成される。ここで、フルシリサイド化とは、ゲート電極１３２全体が第２のシリサイド膜１３１により構成された状態をいう。つまり、多結晶シリコン膜１１４がほぼ１００％シリサイド化され、シリコンが確認されないことをいう。ここで、ゲート絶縁膜１０６が、第２のシリサイド膜１３１と直接接する。上記第２の熱処理条件で、多結晶シリコン膜１１４をシリサイド化した半導体装置のゲート電極１３２の断面をＴＥＭ（Transmission Electron Microscope）で確認したところ、シリコンの存在は確認されず、多結晶シリコン膜１１４がフルシリサイド化されることが示された。以上の手順により、図１に示した構成の半導体装置１００が形成される。
本実施の形態における半導体装置１００の製造方法によれば、第１のシリサイド膜１３０を形成した後に、多結晶シリコン膜１１４をシリサイド化する際の熱処理は、第１のシリサイド膜１３０を構成する第１の金属のシリサイド化温度よりも低い温度で行われる。そのため、第１のシリサイド膜１３０の異常成長や凝集を防ぐことができる。これにより、半導体装置１００の不純物拡散層１２１や不純物拡散層１２２の高抵抗化や、接合リークの増大を防ぐことができる。さらに、ゲート電極１３２がフルシリサイド化されているため、ゲート電極１３２における空乏層の発生を防ぐことができ、閾値電圧の上昇や閾値電圧のばらつきを防ぐこともできる。
以上の例では、第１の金属がニッケルで第２の金属がパラジウムである場合を例として示したが、他の例において、第１の金属がコバルトで第２の金属がパラジウム、または第１の金属がコバルトで第２の金属がニッケルとすることもできる。各場合の熱処理の条件は、たとえば以下のようにすることができる。
（ｉ）第１の金属がコバルトで第２の金属がパラジウムの場合；
第１の熱処理は、以下のようにすることができる。
（ａ−１）約６００℃で約３０秒ランプアニールを行う；。
（ａ−２）ウェットエッチングにより、未反応の第１の金属層１４２を除去する。
第２の熱処理は、以下のようにすることができる。
（ｂ−１）約３００℃で約１０分間ランプアニールを行う；
（ｂ−２）ウェットエッチングにより、未反応の第２の金属層１４４を除去する。
（ｉｉ）第１の金属がコバルトで第２の金属がニッケルの場合；
第１の熱処理は、以下のようにすることができる。
（ａ−１）約６００℃で約３０秒ランプアニールを行う；
（ａ−２）ウェットエッチングにより、未反応の第１の金属層１４２を除去する。
第２の熱処理は、以下のようにすることができる。
（ｂ−１）約４５０℃で約６０秒ランプアニールを行う；
（ｂ−２）ウェットエッチングにより、未反応の第２の金属層１４４を除去する。
以上のように、ゲート電極１３２を構成する第２の金属として、そのシリサイド化温度が第１のシリサイド膜１３０を構成する第１の金属のシリサイド化温度よりも低いものを用いることにより、ゲート電極１３２をシリサイド化する際の熱処理温度を低くすることができる。これにより、先に形成される不純物拡散層１２１や不純物拡散層１２２の第１のシリサイド膜１３０の異常成長や凝集を抑えることができる。これにより、半導体装置１００の不純物拡散層１２１や不純物拡散層１２２の高抵抗化や、接合リークの増大を防ぐことができる。さらに、第２の金属のシリサイド化温度が低いために、高温の熱処理を行わなくても、ゲート電極１３２をフルシリサイド化することができる。そのため、ゲート電極１３２における空乏層の発生を防ぐことができ、閾値電圧の上昇や閾値電圧のばらつきを防ぐこともできる。
（第２の実施の形態）
本実施の形態においては、半導体装置１００の製造手順の一部が第１の実施の形態と異なる。以下に、図５を参照して、本実施の形態における半導体装置の製造方法を説明する。図５は、本実施の形態における半導体装置１００の製造手順の一部を示す工程断面図である。
本実施の形態においても、第１の実施の形態で図２および図３を参照して説明したのと同様の手順で、図３（ｅ）に示したのと同様の構造体を形成する。つづいて、たとえばドライエッチングにより、保護膜１４０を選択的に除去し、多結晶シリコン膜１１４を露出させる（図５（ａ））。
次いで、シリコン基板１０２上全面に、第２の金属層１４４（たとえば膜厚約５ｎｍ〜１０ｎｍ）を形成する（図５（ｂ））。その後、第２の熱処理を行う。第２の金属層１４４を構成する金属、および第２の熱処理の条件は、第１の実施の形態で説明したのと同様とすることができる。
以上の処理により、多結晶シリコン膜１１４が第２の金属層１４４によりフルシリサイド化され、ゲート電極１３２が形成される。引き続いて、未反応の第２の金属層１４４をウェットエッチにより除去して、本実施の形態における半導体装置１００が得られる（図５（ｃ））。
本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。また、半導体装置１００の製造手順を簡略化することができる。
（第３の実施の形態）
本実施の形態においては、半導体装置１００の製造手順の一部が第１の実施の形態と異なる。以下に、図６から図８を参照して、本実施の形態における半導体装置の製造方法を説明する。図６から図８は、本実施の形態における半導体装置１００の製造手順の一部を示す工程断面図である。
まず、第１の実施の形態で説明したのと同様に、シリコン基板１０２に素子分離領域１０４、Ｐウェル１０２ａ、およびＮウェル１０２ｂを形成し、次いでシリコン基板１０２上にゲート絶縁膜１０６および多結晶シリコン膜１１４を形成する（図６（ａ））。本実施の形態において、多結晶シリコン膜１１４上に保護膜１４０を形成しない点で第１の実施の形態と異なる。
つづいて、ゲート絶縁膜１０６および多結晶シリコン膜１１４を所定の領域を残すように、選択的にドライエッチングし、ゲートの形状に加工する（図６（ｂ））。
次いで、Ｐウェル１０２ａ上およびＮウェル１０２ｂ上において、ゲート絶縁膜１０６および多結晶シリコン膜１１４の側壁に側壁絶縁膜１１６をそれぞれ形成する。その後、Ｐウェル１０２ａ上において、ゲート電極および側壁絶縁膜１１６をマスクとして、Ｐウェル１０２ａの表層にＰやＡｓ等のＮ型不純物をドープして不純物拡散層１２１を形成する。また、Ｎウェル１０２ｂ上において、ゲート電極および側壁絶縁膜１１６をマスクとして、Ｎウェル１０２ｂの表層にＢやＢＦ２等のＰ型不純物をドープして不純物拡散層１２２を形成する（図６（ｃ））。
つづいて、シリコン基板１０２上全面に、スパッタ法等により、第１の金属層１４２（たとえば膜厚約５ｎｍ〜１０ｎｍ）を形成する（図７（ｄ））。次いで、第１の熱処理を行う。これにより、不純物拡散層１２１および不純物拡散層１２２の表面に第１のシリサイド膜１３０が、多結晶シリコン膜１１４の表面にシリサイド膜１４６（たとえば膜厚約１０ｎｍ〜２０ｎｍ）がそれぞれ形成される（図７（ｅ））。
次いで、シリコン基板１０２上全面に、シリサイド膜１４６を埋め込むように、層間絶縁膜１３４を形成する（図８（ｆ））。その後、ＣＭＰにより、層間絶縁膜１３４の上部およびシリサイド膜１４６を除去し、多結晶シリコン膜１１４を露出させる（図８（ｇ））。その後、層間絶縁膜１３４上に、第２の金属層１４４を形成する。つづいて、第２の熱処理を行う。本実施の形態において、第１の金属層１４２を構成する金属、第１の熱処理の条件、第２の金属層１４４を構成する金属、および第２の熱処理の条件は、第１の実施の形態で説明したのと同様とすることができる。
以上の処理により、多結晶シリコン膜１１４が第２の金属層１４４によりフルシリサイド化され、ゲート電極１３２が形成される。これにより、本実施の形態においても、第１の実施の形態において図１に示したのと同様の構成の半導体装置１００が形成される。
本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。また、半導体装置１００の製造手順を簡略化することができる。
（第４の実施の形態）
本実施の形態においては、ゲート絶縁膜１０６が、積層膜により構成されている点で、第１の実施の形態と異なる。以下に、図９を参照して、本実施の形態における半導体装置の構造について説明する。図９は、本実施の形態における半導体装置１００の構造を示す断面図である。本実施の形態において、ゲート絶縁膜１０６が、シリコン酸化膜１０５と、高誘電率膜１０８とがこの順で積層された積層膜により構成されている。
高誘電率膜１０８は、シリコン酸化膜１０５よりも比誘電率の高い膜であり、いわゆるｈｉｇｈ−ｋ膜とすることができる。たとえば、高誘電率膜１０８は、比誘電率１０以上の材料により構成することができる。具体的には、高誘電率膜１０８は、ＨｆおよびＺｒからなる群から選択される一または二以上の元素と、Ｓｉ、ＯおよびＮからなる群から選択される一または二以上の元素との化合物により構成することができる。高誘電率膜１０８は、たとえばＨｆＳｉＯまたはＨｆＡｌＯあるいはこれらの窒化物により構成することができる。このような材料を用いることにより、高誘電率膜１０８の比誘電率を高くすることができるとともに、良好な耐熱性を付与することができる。そのため、ＭＯＳＦＥＴのサイズ縮小化、信頼性向上に寄与することができる。なお、Ｎ型ＭＯＳＦＥＴ１１８とＰ型ＭＯＳＦＥＴ１２０において、高誘電率膜１０８を同じ材料により構成することもできるが、異なる材料により構成することもできる。
ゲート絶縁膜１０６は、シリコン酸化膜１０５を有しない構成とすることもできるが、高誘電率膜１０８とシリコン基板１０２との間にシリコン酸化膜１０５を設けることにより、高誘電率膜１０８の金属がシリコン基板１０２に拡散等するのを防ぐことができる。また、シリコン酸化膜１０５は、窒素を含むこともできる。
以下に、図１０を参照して、本実施の形態における半導体装置の製造方法を説明する。図１０は、本実施の形態における半導体装置１００の製造手順の一部を示す工程断面図である。
本実施の形態においても、まず、第１の実施の形態で説明したのと同様に、シリコン基板１０２に素子分離領域１０４、Ｐウェル１０２ａ、およびＮウェル１０２ｂを形成する。つづいて、シリコン基板１０２上にシリコン酸化膜１０５を形成する。次いで、シリコン酸化膜１０５上に、高誘電率膜１０８（たとえば膜厚約１ｎｍ）を形成する。高誘電率膜１０８は、ＣＶＤ法やＡＬＤ法（原子層堆積法）等により成膜することができる。この後、たとえばアンモニア等の窒素含有ガスを用いてアニールを行う。この条件としては、処理温度９００〜１０００℃、処理時間４０秒等とする。アニールを行うことにより、高誘電率膜１０８の結晶化を抑制することができる。
つづいて、高誘電率膜１０８上に多結晶シリコン膜１１４および保護膜１４０を形成する（図１０（ａ））。
つづいて、シリコン酸化膜１０５、高誘電率膜１０８、多結晶シリコン膜１１４、および保護膜１４０を選択的にドライエッチングし、ゲートの形状に加工する（図１０（ｂ））。
次いで、Ｐウェル１０２ａ上およびＮウェル１０２ｂ上において、シリコン酸化膜１０５、高誘電率膜１０８、多結晶シリコン膜１１４、および保護膜１４０の側壁に側壁絶縁膜１１６をそれぞれ形成する。その後、Ｐウェル１０２ａ上に不純物拡散層１２１、Ｎウェル１０２ｂ上に不純物拡散層１２２をそれぞれ形成する（図１０（ｃ））。
この後、第１の実施の形態で説明したのと同様に、不純物拡散層１２１および不純物拡散層１２２表面に第１のシリサイド膜１３０を形成する。次いで、シリコン基板１０２上に層間絶縁膜１３４を形成し、ＣＭＰにより多結晶シリコン膜１１４を露出させた後、多結晶シリコン膜１１４をフルシリサイド化し、ゲート電極１３２を形成する。これにより、図９に示した構成の半導体装置１００が形成される。
本実施の形態においても、第１の実施の形態と同様の効果が得られる。また、上述したように、ゲート絶縁膜１０６として高誘電率膜１０８を用いた場合、フェルミレベルピニングといわれる現象が起こり、ゲート電極１３２を多結晶シリコン膜１１４により構成した場合、多結晶シリコン膜１１４に空乏層が生じるという課題が生じる。しかし、本実施の形態において、ゲート電極１３２がフルシリサイド化されるので、ゲート電極１３２に空乏層が生じるのを防ぐことができ、高誘電率膜１０８を用いることによるトランジスタの電流駆動能力の向上およびゲートリーク電流の低減等のメリットを得ることができる。
また、本実施の形態においても、第３の実施の形態で説明したのと同様にして、多結晶シリコン膜１１４上に保護膜１４０を形成せず、第１のシリサイド膜１３０を形成する際に多結晶シリコン膜１１４表面にもシリサイド膜１４６が形成されるようにし、後にシリサイド膜１４６を除去するようにすることもできる。これによっても、図９に示したのと同様の構成の半導体装置１００が得られる。
また、本実施の形態においても、第２の実施の形態で説明したのと同様にして、多結晶シリコン膜１１４上に保護膜１４０を形成して、第１のシリサイド膜１３０を形成した後に、保護膜１４０をエッチングにより選択的に除去するようにすることもできる。これにより、図１１に示す構成の半導体装置１００が得られる。
以上、図面を参照して本発明の実施の形態および実施例について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、第４の実施の形態において、高誘電率膜１０８がＨｆまたはＺｒを含む構成を示したが、高誘電率膜１０８は、これらに限らず、いわゆるｈｉｇｈ−ｋ膜として知られる他の種々の材料により構成することができる。また、実施の形態では、高誘電率膜１０８を例示したが、この膜は、誘電率にかかわらず、ＨｆまたはＺｒを含む膜とすることができる。この場合も、空乏層の問題を解決する効果が得られる。
また、以上の実施の形態においては、ゲート電極１３２がフルシリサイド化された構成を示したが、本発明は、ゲート電極１３２をフルシリサイド化しない構成に適用することもできる。本発明によれば、第２のシリサイド膜１３１が第１のシリサイド膜１３０とは別の工程で形成され、また第２のシリサイド膜１３１を低温で形成することができるため、第２のシリサイド膜１３１の膜厚を所望の厚さにすることができる。その場合であっても、多結晶シリコン膜１１４のシリサイド化に先立ち形成される不純物拡散層１２１や不純物拡散層１２２の第１のシリサイド膜１３０の異常成長や凝集を抑えることができる。これにより、第２のシリサイド膜１３１の膜厚を厚くすることができ、ゲート電極１３２の抵抗を低くすることができる。
なお、多結晶シリコン膜１１４をフルシリサイド化しない場合、多結晶シリコン膜１１４を形成した後に、Ｐウェル１０２ａ上に成膜された多結晶シリコン膜１１４にはＮ型不純物をイオン注入し、Ｎウェル１０２ｂ上に成膜された多結晶シリコン膜１１４にはＰ型不純物をイオン注入することができる。このイオン注入は、多結晶シリコン膜１１４を形成した後、電極形状にパターニングする前に行ってもよく、電極形状にパターニングした後、不純物拡散層１２１や不純物拡散層１２２を形成する際に同時に行ってもよい。また、多結晶シリコン膜１１４をフルシリサイド化する場合も、同様の処理を行うことができるが、この場合、多結晶シリコン膜１１４への不純物の注入処理は省略することもできる。
また、以上の実施の形態において、シリサイド化をランプアニールにより行う例を示したが、第１の金属のシリサイド化合物および第２の金属のシリサイド化合物のいずれか一方、または両方を、ファーネスアニールでシリサイド化することもできる。この場合も、第２の金属のシリサイド化合物は、第１のシリサイド化合物のシリサイド化温度よりも低い温度条件で形成することができる。
本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。
符号の説明
１００ 半導体装置
１０２ シリコン基板
１０２ａ Ｐウェル
１０２ｂ Ｎウェル
１０４ 素子分離領域
１０５ シリコン酸化膜
１０６ ゲート絶縁膜
１０８ 高誘電率膜
１１４ 多結晶シリコン膜
１１６ 側壁絶縁膜
１１８ Ｎ型ＭＯＳＦＥＴ
１２０ Ｐ型ＭＯＳＦＥＴ
１２１ 不純物拡散層
１２２ 不純物拡散層
１３０ 第１のシリサイド膜
１３１ 第２のシリサイド膜
１３２ ゲート電極
１３４ 層間絶縁膜
１４０ 保護膜
１４２ 第１の金属層
１４４ 第２の金属層
１４６ シリサイド膜

Claims (11)

  1. 半導体基板と、
    前記半導体基板上に形成され、ゲート電極を含む半導体素子と、
    ゲート長方向の断面において、前記半導体基板の前記半導体素子が形成された領域の両側方に形成された不純物拡散層と、
    前記不純物拡散層表面に形成され、第１の金属のシリサイド化合物により構成された第１のシリサイド膜と、
    前記ゲート電極の少なくとも表面に形成され、前記第１の金属とは異なる第２の金属のシリサイド化合物により構成された第２のシリサイド膜と、
    を含み、
    前記第２の金属のシリサイド化合物は、前記第１の金属のシリサイド化合物よりもシリサイド化の温度が低いことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の金属および前記第２の金属の組み合わせは、この順に、ニッケルおよびパラジウム、コバルトおよびパラジウム、またはコバルトおよびニッケルであることを特徴とする半導体装置。
  3. 半導体基板と、
    前記半導体基板上に形成され、ゲート電極を含む半導体素子と、
    ゲート長方向の断面において、前記半導体基板の前記半導体素子が形成された領域の両側方に形成された不純物拡散層と、
    前記不純物拡散層表面に形成され、第１の金属のシリサイド化合物により構成された第１のシリサイド膜と、
    前記ゲート電極の少なくとも表面に形成され、前記第１の金属とは異なる第２の金属のシリサイド化合物により構成された第２のシリサイド膜と、
    を含み、
    前記第１の金属および前記第２の金属の組み合わせは、この順に、ニッケルおよびパラジウム、コバルトおよびパラジウム、またはコバルトおよびニッケルであることを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記ゲート電極は、全体が前記第２のシリサイド膜により構成されたことを特徴とする半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記半導体素子は、前記半導体基板と前記ゲート電極との間に形成されたゲート絶縁膜をさらに含み、
    前記ゲート絶縁膜は、ＨｆまたはＺｒを含み、前記ゲート電極に接して設けられた膜を含むことを特徴とする半導体装置。
  6. 半導体基板上に形成され、多結晶シリコンにより構成されたゲート電極を含む半導体素子と、前記半導体基板の前記半導体素子が形成された領域の両側方に形成された不純物拡散層と、を含む構造体を準備する工程と、
    前記不純物拡散層表面に、第１の金属のシリサイド化合物により構成された第１のシリサイド膜を形成する工程と、
    前記ゲート電極の前記多結晶シリコンの少なくとも表面に、前記第１の金属とは異なる第２の金属のシリサイド化合物により構成された第２のシリサイド膜を形成する工程と、
    を含み、
    前記第２のシリサイド膜を形成する工程において、前記第１のシリサイド膜を形成する工程よりも低い温度条件で前記第２のシリサイド膜を形成することを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記第１のシリサイド膜を形成する工程は、
    前記半導体基板上全面に、前記不純物拡散層に接するように、前記第１の金属の膜を形成する工程と、
    第１の温度条件で加熱処理を行うことにより、前記不純物拡散層の表面をシリサイド化する工程と、を含み、
    前記第２のシリサイド膜を形成する工程は、
    前記半導体基板上全面に、前記ゲート絶縁膜の前記多結晶シリコンに接するように、前記第２の金属の膜を形成する工程と、
    前記第１の温度条件よりも低い第２の温度条件で加熱処理を行うことにより、前記多結晶シリコンの少なくとも表面をシリサイド化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記第２のシリサイド膜を形成する工程において、前記第２の温度条件は、前記第１の金属のシリサイド化合物のシリサイド化の温度よりも低い温度条件であることを特徴とする半導体装置の製造方法。
  9. 請求項６乃至８いずれかに記載の半導体装置の製造方法において、
    前記第２のシリサイド膜を形成する工程において、前記多結晶シリコン全体を前記第２のシリサイド膜に変化させることを特徴とする半導体装置の製造方法。
  10. 請求項６乃至９いずれかに記載の半導体装置の製造方法において、
    前記第１のシリサイド膜を形成する工程の前に、前記ゲート電極の表面に、保護膜を形成する工程と、
    前記第１のシリサイド膜を形成する工程の後、前記第２のシリサイド膜を形成する工程の前に、前記保護膜を除去して前記ゲート電極の前記多結晶シリコンを露出させる工程と、
    をさらに含むことを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記第２のシリサイド膜を形成する工程の前に、
    前記保護膜を埋め込むように、前記半導体基板全面に層間絶縁膜を形成する工程をさらに含み、
    前記多結晶シリコンを露出させる工程は、前記層間絶縁膜とともに前記保護膜を平坦化除去して、前記ゲート電極の前記多結晶シリコンを露出させることを特徴とする半導体装置の製造方法。
JP2005135188A 2005-05-06 2005-05-06 半導体装置およびその製造方法 Pending JP2006313784A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005135188A JP2006313784A (ja) 2005-05-06 2005-05-06 半導体装置およびその製造方法
US11/416,209 US20060252264A1 (en) 2005-05-06 2006-05-03 Semiconductor device and manufacturing method thereof
CNA2006100794660A CN1858913A (zh) 2005-05-06 2006-05-08 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005135188A JP2006313784A (ja) 2005-05-06 2005-05-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006313784A true JP2006313784A (ja) 2006-11-16

Family

ID=37297796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005135188A Pending JP2006313784A (ja) 2005-05-06 2005-05-06 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20060252264A1 (ja)
JP (1) JP2006313784A (ja)
CN (1) CN1858913A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010512032A (ja) * 2006-12-05 2010-04-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 完全かつ均一にシリサイド化されたゲート構造体及びそれを形成する方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
KR20080008797A (ko) * 2006-07-21 2008-01-24 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN102779851B (zh) * 2012-07-06 2015-01-07 北京大学深圳研究生院 一种无结场效应晶体管
KR20140121617A (ko) * 2013-04-08 2014-10-16 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019127A1 (en) * 1997-02-14 2002-02-14 Micron Technology, Inc. Interconnect structure and method of making
US6620718B1 (en) * 2000-04-25 2003-09-16 Advanced Micro Devices, Inc. Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device
US6514859B1 (en) * 2000-12-08 2003-02-04 Advanced Micro Devices, Inc. Method of salicide formation with a double gate silicide
KR100399357B1 (ko) * 2001-03-19 2003-09-26 삼성전자주식회사 코발트 실리사이드를 이용한 반도체 장치 및 그 형성 방법
US6987061B2 (en) * 2003-08-19 2006-01-17 Texas Instruments Incorporated Dual salicide process for optimum performance
US7148546B2 (en) * 2003-09-30 2006-12-12 Texas Instruments Incorporated MOS transistor gates with doped silicide and methods for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010512032A (ja) * 2006-12-05 2010-04-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 完全かつ均一にシリサイド化されたゲート構造体及びそれを形成する方法

Also Published As

Publication number Publication date
CN1858913A (zh) 2006-11-08
US20060252264A1 (en) 2006-11-09

Similar Documents

Publication Publication Date Title
TWI390630B (zh) 半導體元件的製造方法
JP2006313784A (ja) 半導体装置およびその製造方法
US7888747B2 (en) Semiconductor device and method of fabricating the same
JP5221112B2 (ja) 半導体装置の製造方法および半導体装置
JP2007005721A (ja) 半導体装置およびその製造方法
US7238996B2 (en) Semiconductor device
US20070052026A1 (en) Semiconductor device and method of manufacturing the same
US7759744B2 (en) Semiconductor device having high dielectric constant layers of different thicknesses
US9379207B2 (en) Stable nickel silicide formation with fluorine incorporation and related IC structure
JP2007227851A (ja) 半導体装置及びその製造方法
JP2009181978A (ja) 半導体装置およびその製造方法
JP2007188969A (ja) 半導体装置およびその製造方法
US20070138573A1 (en) Semiconductor device and manufacturing method of the same
JP2009252895A (ja) 半導体装置及びその製造方法
JP4058022B2 (ja) 半導体装置の製造方法
JP2006005056A (ja) 半導体装置およびその製造方法
JP2009043760A (ja) 半導体装置
JP2008288364A (ja) 半導体装置および半導体装置の製造方法
JP2010080674A (ja) 半導体装置、およびその製造方法
US7994591B2 (en) Semiconductor device and method for manufacturing the same
JP2008227165A (ja) 半導体装置およびその製造方法
JP5395354B2 (ja) 半導体装置の製造方法及び半導体装置
JP2008072001A (ja) 半導体装置及びその製造方法
JP2008047586A (ja) 半導体装置およびその製造方法
JP5194732B2 (ja) 半導体装置の製造方法および半導体装置