CN102779851B - 一种无结场效应晶体管 - Google Patents

Abstract

本申请公开了一种无结场效应晶体管，包括源区、沟道区和漏区，所述源区和漏区分别形成在沟道区两端，沟道区与漏区的掺杂类型一致，沟道区与漏区的浓度一致，所述源区为使源区与所述沟道区形成无势垒结的金属硅化物。与一般的无结晶体管相比，本申请的晶体管提升了无结器件的电流驱动能力，改善了无结器件性能的稳定性，为器件的进一步缩小和在集成电路中的应用提供一种新思路和方案。

Description

一种无结场效应晶体管

技术领域

本发明涉及一种晶体管，特别是涉及一种金属氧化物无结场效应晶体管。

背景技术

半导体器件的迅猛发展要求器件的尺寸不断的缩小化，因而对材料的要求越来越高。现有的场效应晶体管源区（或漏区）的掺杂类型和浓度分别与沟道区的不一致，它们中的PN结之间会形成一个势垒结，例如：NMOS是N+PN+，PMOS是P+NP+。随着器件尺寸的不断缩小，器件性能受阈值电压漂移、泄漏电流增加等效应的影响愈加明显。因此绝缘片上硅、双栅、三栅和环栅等新型器件结构随之被提出用来提高栅控能力以抑制短沟道等不良效应。由于器件的进一步缩小，使得要实现突变的掺杂变得越来越困难，这种困难不仅是来自实现工艺的控制，而且因为电子和空穴的区域化半径为几个纳米，从物理本质上就限定了掺杂浓度变化的极限幅度。因而源漏区和沟道掺杂类型和浓度一致的无结器件被视为用来克服掺杂突变和热平衡问题，同时无结器件具有良好的短沟道效应，在几个纳米尺寸下仍然可以工作。

无结器件因为源漏区的掺杂类型和浓度分别与沟道区的一致，在器件开启以后，较大的电压降会发生在源漏区，并且此时的开启电压也与源漏区的长度有关，也即源漏区长度的变化会导致无结器件性能的变化，因而源漏区严重影响无结器件的性能的稳定性。同时由于源漏区的掺杂浓度仅仅跟沟道区的一致，注入效率明显受影响，而相对传统的无结器件而言，沟道区掺杂浓度又比较高，使得载流子迁移率受影响，也一定程度上影响了无结器件的电流驱动能力。因此无结器件的稳定性和电流驱动能力还需要进一步的提升。

发明内容

本发明提出了一种可以提升电流驱动能力和提高稳定性的无结场效应晶体管。

为此本发明采用了如下技术方案：一种无结场效应晶体管，包括源区、沟道区和漏区，所述源区和漏区分别形成在沟道区两端，所述沟道区与漏区的掺杂类型一致，所述沟道区与漏区的浓度一致，所述源区为使得源区与所述沟道区形成无势垒结的金属硅化物。

所述金属硅化物的源区掺杂有稀有金属，所述稀有金属的含量使源区与沟道区形成无势垒结。

所述源区的金属硅化物具体为镍硅化合物。

所述源区的稀有金属具体为镱或者铒。

所述沟道与漏区为高掺杂的硅。

所述沟道区和漏区的掺杂浓度在3*10¹⁹cm^-3-8*10¹⁹cm^-3之间。

所述晶体管还包括栅电极层，所述栅电极金属的功函数范围为4-5.5电子伏。

所述晶体管还包括栅介质层，所述栅介质层为等效厚度为1-2纳米的高介电常数的氧化物或者1-2纳米的二氧化硅。

所述金属无结场效应晶体管的结构是绝缘层上硅结构或双栅或三栅或环栅结构。

本发明的有益效果为：源区与沟道区形成的无势垒结使得无结器件呈导通特性，其源区的电阻大大减小，电流驱动能力比一般的无结器件明显大得多，进而提升了无结器件的电流驱动能力。且随着源漏区长度的变化，此无结器件性能差异很小，因此改善了无结器件性能的稳定性。为器件的进一步缩小和在集成电路中的应用提供一种新思路和方案。

附图说明

图1为实施例1中的一种无结双栅效应晶体管的结构示意图；

图2为实施例1中不同源漏区长度的两种无结器件源漏电压随着源漏电流变化的对比图；

图3为实施例1中不同的源漏区长度对两种无结双栅器件的源漏电流的影响示意图；

图4为实施例1中不同的源漏电压，不同的源漏区长度对两种无结双栅器件电流驱动能力的影响示意图；

图5为实施例1中不同源漏区长度对两种无结双栅器件泄漏电流的影响示意图；

图6为实施例2中的一种无结绝缘层上硅效应晶体管的结构示意图；

图7为实施例3中的一种无结三栅效应晶体管的结构示意图；

图8为实施例4中的一种无结环栅效应晶体管的结构示意图。

具体实施方式

下面通过具体的实施例并结合附图对本发明作进一步详细的描述。

根据国际半导体技术蓝图2011（ITRS 2011）对低静态功耗器件（LSTP）的要求，本发明中供应电压（Vdd）为0.81伏特，等效氧化层厚度（EOT）为1-2纳米。为满足源漏和沟道无势垒结，漏区的掺杂浓度和类型分别与沟道区的一致，并且掺杂浓度在3×10¹⁹cm^-3以上，选取的功函数满足在源漏电压等于供应电压。源漏区长度为10纳米时，双栅无结器件的关态电流（I_off）为1e^-11(安/微米)。本发明的金属硅化物无结场效应晶体管性能是基于Sentaurus TCAD软件模拟研究得到的，其中考虑了迁移率受高场饱和效应和掺杂浓度的影响，考虑了载流子的产生和复合，同时也考虑了量子效应。

实施例1：

如图1所示，为本发明的一种金属硅化物无结双栅效应晶体管，由于是双栅结构，从上到下依次包括栅电极101、栅介质层102、源区103、沟道区104、漏区105、栅介质层106、栅电极107。

栅电极107上面形成有长度尺寸大于栅电极107的栅介质层106，栅介质层106上形成有沟道区104，并且源区103和漏区105分别形成于沟道区104两端，源区103和沟道区104两者接触处的截面形状相同，漏区105和沟道区104两者接触处的截面形状相同。源区103、沟道区104、漏区105的上方覆盖有栅介质层102，栅电极101形成在栅介质层102之上，其长度尺寸与栅电极层107一致。

沟道区104的掺杂类型和浓度分别与漏区105的一致，为高掺杂的硅，源区103为镍硅化合物，里面掺杂有稀有金属镱，且镱的含量使源区103与沟道区104形成无势垒结。由于镱的含量范围跟具体工艺有关，没有很具体的数据范围，根据情况使得与沟道区104形成无势垒结的含量都可以。在其它实施例中，稀有金属的含量也不作限定。

在其它实施例中，源区103也可以为使源区103与沟道区104的无势垒结的未掺杂的金属硅化物。

本实施例中的栅电极金属的功函数为4.5电子伏，在其它实施例中，可以根据实际情况选取的栅电极金属的功函数范围为4-5.5电子伏即可。栅介质层为等效厚度为1-2纳米的二氧化硅，在其它实施例中，栅介质层为等效厚度为1-2纳米的高介电常数氧化物即可。

当器件为高掺杂的硅材料，且其中的一个或两个区的掺杂类型为N型时，其掺杂材料为磷或砷；掺杂类型为P型时，掺杂材料为硼；对体材料是其他材料的情况，可有其他相应的形成N型和P型的掺杂材料。沟道区还可以为其他的半导体材料，其掺杂浓度为3*10¹⁹cm^-3，在其它实施例中掺杂浓度可在3*10¹⁹cm^-3-8*10¹⁹cm^-3之间。

当栅电压为0.7伏，选取本实施例中源漏区长度分别为6纳米，10纳米，25纳米，沟道宽度为6纳米的金属硅化物无结场双栅效应晶体管做性能测试，与相同情况下的一般源区材料为硅的源漏区长度分别为6纳米，10纳米，25纳米的无结器件的性能测试相比，如图2所示，为不同源漏区长度的两种器件源漏电压随着源漏电流变化的对比图。由图可以看出，随着源漏长度的增加，本实施例中的无结双栅效应晶体管的源漏电流变化很小，而相同情况下，一般源区材料为硅的无结器件随着源漏长度的增大，源漏电流变化幅度增大。同时可以发现，金属硅化物无结双栅器件的电流驱动能力要明显优于一般的无结双栅器件，这种优势在源漏区长度比较大时更加明显。

由于本实施例中的无结双栅效应晶体管随着源漏长度的增大，源漏电流变化很小，即源漏区的长度不同，无结器件性能差异很小，而在工艺制备过程中源漏区的长度变化是很常见的，因此本实施例中源区为镍硅化合物的无结器件可以增强无结器件的稳定性。

在本实施例中选取源漏电压为0.81伏，栅长为20纳米的金属硅化物双栅效应晶体管，其源漏长度分别为5纳米、10纳米、25纳米，图3为不同的源漏区长度对两种无结双栅器件的源漏电流的影响示意图，由图可以看出，本实施例中的双栅无结器件无论是工作在亚阈值区、饱和区还是线性区，器件电流随源漏长度的增加，电流变化很小。而且随着栅电极电压的增大，本实施例的无结器件的源漏电流明显高于一般的无结器件。体现了金属硅化物无结双栅器件的电流驱动能力要明显优于一般的无结双栅器件。

图4为不同的源漏电压，不同的源漏区长度对金属硅化物无结双栅器件电流驱动能力的影响示意图。分别选取源漏电压为0.05伏、0.81伏。由图可以看出，随着源漏区长度的增加，金属硅化物无结双栅器件的驱动电流略微的变小，而一般无结双栅器件的驱动电流随源漏区长度增加而明显减小，说明本实施例中的金属硅化物双栅器件的稳定性能明显优于一般的无结双栅器件；当源漏电压等于供应电压0.81伏时，源漏区长度从5纳米到25纳米，金属硅化物无结双栅器件的驱动电流只变化了0.8%，而一般无结双栅器件变化了14.2%；同时随着源漏区长度的增加，金属硅化物无结双栅器件的驱动电流较之一般无结双栅器件更加明显，当源漏区长度为20nm时（与栅长的比例为1:1），金属硅化物无结双栅器件的驱动电流是一般无结双栅器件的1.2倍，即在相同情况下，金属硅化物无结双栅器件的电流驱动能力优于一般的无结双栅器件。

图5为不同源漏区长度对两种无结双栅器件泄漏电流的影响示意图。选取源漏电压0.81伏，栅长20纳米，其他条件一样。由图所示，源漏区长度从5纳米到25纳米，金属硅化物无结双栅器件泄漏电流变化在3%之内，而一般无结双栅器件的泄漏电流变化在6.5%左右，因此金属硅化物虽然无法明显减小器件的泄漏电流，但是明显减小了泄漏电流的变化幅度。因此从另一个侧面说明金属硅化物无结器件可以明显改善无结器件的稳定性。

总之，图2、图3、图4、图5分别对金属硅化物双栅器件和一般无结器件的性能做了对比，结果发现金属硅化物无结双栅器件相比一般的无结器件，电流驱动能力得到了大大改善，且器件稳定性明显得到了提升。

实施例2：

如图6所示，为本发明的一种金属硅化物无结绝缘层上硅效应晶体管，从上到下依次包括栅电极601、栅介质层602、源区603、沟道区、漏区604、埋层氧化层605、衬底硅606。其中源区603为镍硅化物，且镍硅化物中掺杂有稀有金属铒，且铒的含量使源区103与所述沟道区104形成无势垒结。

其他结构或组分均与实施例1中的相同。

实施例3：

如图7所示，为本发明的一种金属硅化物无结三栅效应晶体管，上下依次包括栅电极701、栅介质层702、源区703、沟道区704、漏区706、栅介质层705。沟道区704形成在栅介质层705之上，源区703和漏区706形成在沟道区704两端并位于栅介质层705之上，栅介质层702覆盖在源区703、沟道区704、漏区706组成的有源区沿长度的方向上，其覆盖面积小于源区703、沟道区704、漏区706沿长度方向露出的总面积。其他结构或组分均与实施例1中的相同。

实施例4：

如图8所示，为本发明的一种金属硅化物无结环栅效应晶体管，为环形圆柱体结构，从外到内依次为栅电极层801、栅介质层802、金属硅化物源区803、沟道区804和漏区805。其中金属硅化物源区803、沟道区804、漏区805组成的有源区形成中心圆柱体，栅介质层802为环形圆柱体沿着中心圆柱体的轴向方向形成在有源区外面，栅电极层801沿着中心圆柱体的轴向方向形成在栅介质层802之外。其他结构或组分均与实施例1中的相同。

本申请中的无结场效应晶体管可以用于绝缘层上硅、双栅、三栅和环栅等新型结构器件中，具有普遍的可移植性。为器件的进一步缩小和在集成电路中的应用提供一种新思路和方案。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种无结场效应晶体管，包括源区、沟道区和漏区，所述源区和漏区分别形成在沟道区两端，其特征在于，所述沟道区与漏区的掺杂类型一致，所述沟道区与漏区的掺杂浓度一致，所述源区的材质为金属硅化物，所述金属硅化物中掺杂有稀有金属，所述稀有金属的含量使源区与所述沟道区形成无势垒结。

2.如权利要求1所述的无结场效应晶体管，其特征在于，所述源区的稀有金属具体为镱或者铒。

3.如权利要求1或2所述的无结场效应晶体管，其特征在于，所述源区的金属硅化物具体为镍硅化合物。

4.如权利要求1所述的无结场效应晶体管，其特征在于，所述沟道区与漏区为高掺杂的硅。

5.如权利要求4所述的无结场效应晶体管，其特征在于，所述沟道区和漏区的掺杂浓度在3*10¹⁹cm^-3-8*10¹⁹cm^-3之间。

6.如权利要求1所述的无结场效应晶体管，其特征在于，所述晶体管还包括栅电极层和栅介质层，所述栅介质层形成于栅电极层和沟道区之间。

7.如权利要求6所述的无结场效应晶体管，其特征在于，所述栅电极金属的功函数范围为4-5.5电子伏，所述栅介质层为等效厚度为1-2纳米的高介电常数的氧化物或者1-2纳米的二氧化硅。

8.如权利要求6所述的无结场效应晶体管，其特征在于，所述金属无结场效应晶体管的结构是绝缘层上硅结构或双栅或三栅或环栅结构。