CN113169221B - 无结纳米线场效应晶体管及其制造方法 - Google Patents

无结纳米线场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN113169221B
CN113169221B CN202080006544.2A CN202080006544A CN113169221B CN 113169221 B CN113169221 B CN 113169221B CN 202080006544 A CN202080006544 A CN 202080006544A CN 113169221 B CN113169221 B CN 113169221B
Authority
CN
China
Prior art keywords
region
source
drain
doping
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080006544.2A
Other languages
English (en)
Other versions
CN113169221A (zh
Inventor
李龙飞
刘保良
林信南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Publication of CN113169221A publication Critical patent/CN113169221A/zh
Application granted granted Critical
Publication of CN113169221B publication Critical patent/CN113169221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种无结纳米线场效应晶体管，包括无结纳米线(100)，无结纳米线(100)包括沿其轴线方向依次定义的源区(101)、沟道区(103)和漏区(102)；沟道区(103)为不掺杂或轻掺杂，源区(101)、漏区(102)和沟道区(103)掺杂类型相同。源区(101)和漏区(102)的掺杂浓度大于沟道区(103)的掺杂浓度。一种无结纳米线场效应晶体管的制造方法，包括形成无结纳米线(100)，对沟道区(103)进行轻掺杂或不掺杂，使用掺杂工艺对源区(101)和漏区(102)进行与沟道区(103)的掺杂类型相同的掺杂，且掺杂浓度大于沟道区(103)的掺杂浓度，使得源极金属层(301)和漏极金属层(302)与半导体体硅接触时由肖特基势垒引起的接触电阻降低，增大器件的开态电流与跨导，抑制随机掺杂引起的波动。

Description

无结纳米线场效应晶体管及其制造方法
技术领域
本发明涉及半导体集成电路应用器件领域，具体涉及一种无结纳米线场效应晶体管及其制造方法。
背景技术
MOS器件遵循“摩尔定律”，特征尺寸持续按比例微缩，基于PN结的MOS场效应晶体管器件弊端越来越明显：源漏距离不断缩短，产生短沟道效应，栅控能力变差，器件性能及可靠性严重退化；为防止源漏穿通，采用超陡掺杂浓度梯度，严重限制器件工艺热预算。除此之外，由于掺杂原子的统计分布及一定温度下掺杂原子易于扩散的自然属性，纳米尺度范围内制作超陡PN结变得异常困难，晶体管阈值电压下降，漏电严重。而金属-半导体场效应晶体管(Metal-Semiconductor Field Effect Transistor，MESFET)或高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)热稳定性较差，肖特基结栅电极漏电流较大，逻辑摆幅较小，抗噪声能力较弱等。这些问题的存在严重制约着未来半导体制造业进一步、深层次的发展。
为克服结型场效应晶体管器件在纳米尺度范围所面临的难以逾越的障碍，提出了无结的纳米线场效应晶体管，但目前的无结的纳米线场效应晶体管的器件性能对工艺波动敏感，从器件层面来说，工艺波动会导致器件的电学参数有很大的波动，使得器件的电学性能稳定性差，特别是阈值电压和驱动电流等参数的波动较大；在电路应用方面，会影响特定电路(比如对称性电路：差分放大器、SRAM等)的功能实现甚至使电路输出发生错误，故此限制了无结纳米线场效应晶体管在电路中的应用。
发明内容
本发明主要提供一种无结纳米线场效应晶体管及其制造方法，使其工艺稳定性好，电学性得以提升。
根据第一方面，一种实施例中提供一种无结纳米线场效应晶体管，包括：无结纳米线，所述无结纳米线包括沿其轴线方向依次定义的源区、沟道区和漏区；
所述源区的外表面覆盖有源电极层，其中，所述源电极层和所述源区的部分表面之间有源电介质层；
所述漏区的外表面覆盖有漏电极层，其中，所述漏电极层和所述漏区部分表面之间有漏电介质层；
环所述沟道区的外周表面覆盖有栅电介质层，环所述栅电介质层的外周表面覆盖有栅电极层；
所述沟道区不掺杂或轻掺杂，所述源区和漏区具有与所述沟道区掺杂类型相同的掺杂区，且所述掺杂区的掺杂浓度大于所述沟道区的掺杂浓度。
可选的，所述源区、沟道区和漏区为轴对称形；所述源电极与所述栅电极之间具有隔离层；所述漏电极与所述栅电极之间具有隔离层。
可选的，所述源区、漏区和沟道区的掺杂材料相同，所述源区和漏区中掺杂区为掺杂浓度为1×1019cm-3至1×1021cm-3的重掺杂，所述沟道区为小于或等于1×1019cm-3的轻掺杂。
可选的，所述源区和漏区的部分区域或全部区域为掺杂区。
可选的，所述沟道区的形状为圆柱或棱柱，所述源区和漏区的形状为圆柱、棱柱或圆台，其中，在所述源区和沟道区的连接处，所述源区的截面形状和所述沟道区的截面形状相同；在所述漏区和沟道区的连接处，所述漏区的截面形状和所述沟道区的截面形状相同。
可选的，所述源电介质层位于源电极层和源区的外周表面之间；
所述漏电介质层位于漏电极层和漏区的外周表面之间。
可选的，所述掺杂类型为P型掺杂或者N型掺杂；
当掺杂类型为N型掺杂，所述源电极层与所述漏电极层的功函数小于所述无结纳米线的功函数；
当掺杂类型为P型掺杂，所述源电极层与所述漏电极层的功函数大于所述无结纳米线的功函数。
根据第二方面，一种实施例中提供一种无结纳米线场效应晶体管的制造方法，所述方法包括：
形成无结纳米线，沿所述无结纳米线的轴线方向依次定义有源区、沟道区和漏区；
对沟道区进行轻掺杂或不掺杂；
使用掺杂工艺对所述源区和所述漏区进行与沟道区的掺杂类型相同的掺杂，且掺杂浓度大于所述沟道区的掺杂浓度；
形成电介质层，所述电介质层包括栅电介质层、源电介质层和漏电介质层，其中，栅电介质层覆盖在环所述沟道区的外周表面上，所述源电介质层形成在所述源区的部分外表面，所述漏电介质层形成在所述漏区的部分外表面；
形成栅电极层、源电极层和漏电极层，所述栅电极层形成于环所述栅电介质层的外周表面上，所述源电极层形成于源电介质层表面和未覆盖源电介质层的源区外表面上，所述漏电极层形成于漏电介质层表面和未覆盖漏电介质层的漏区外表面上。
可选的，所述形成无结纳米线之前，还包括：
提供硅衬底，对所述硅衬底进行初步掺杂工艺和退火工艺，所述初步掺杂浓度为小于或等于1×1019cm-3的轻掺杂；
刻蚀一定厚度的所述硅衬底，形成无结纳米线，所述无结纳米线的沟道区的形状为圆柱或棱柱，所述源区和漏区的形状为圆柱、棱柱或圆台，其中，在所述源区和沟道区的连接处，所述源区的截面形状和所述沟道区的截面形状相同；在所述漏区和沟道区的连接处，所述漏区的截面形状和所述沟道区的截面形状相同。
可选的，所述使用掺杂工艺对所述源区和漏区进行掺杂之前，还包括：在所述栅电介质层的两侧形成隔离层。
可选的，通过干氧氧化的方法形成栅电介质层。
可选的，所述使用掺杂工艺对所述源区和所述漏区进行与沟道区的掺杂类型相同的掺杂包括：通过离子注入的方法对所述源区和所述漏区进行掺杂，所述源区和漏区为掺杂浓度为1×1019cm-3至1×1021cm-3的重掺杂。
可选的，所述使用掺杂工艺对所述源区和漏区进行掺杂包括：对所述源区和所述漏区的部分区域和全部区域进行掺杂。
可选的，所述源电介质层和所述漏电介质层的材料为二氧化铪。
可选的，所述掺杂类型为P型掺杂或者N型掺杂；
当掺杂类型为N型掺杂，所述源电极层与所述漏电极层的功函数小于所述无结纳米线的功函数；
当掺杂类型为P型掺杂，所述源电极层与所述漏电极层的功函数大于所述无结纳米线的功函数。
依据上述实施例中提供的无结纳米线场效应晶体管及其制造方法，所述无结纳米线包括沿其轴线方向依次定义的源区、沟道区和漏区，所述源区、漏区和所述沟道区均不掺杂，或者所述源区、漏区和所述沟道区均掺杂且掺杂类型相同，且所述源区和漏区的掺杂浓度大于所述沟道区的掺杂浓度；由于器件的源漏区与沟道区掺杂了相同类型的离子，并且源漏区与沟道区的掺杂浓度不同，使源漏金属电极层与半导体体硅本体接触时由于肖特基势垒所引起的接触电阻降低，从而增大了器件的开态电流与跨导；并且，能够较好的抑制随机掺杂引起的波动，提高可器件的电学性能。
附图说明
图1A为一种无结纳米线场效应晶体管结构示意图；
图1B为一种无结纳米线场效应晶体管结构示意图；
图2为本申请一实施例提供的无结纳米线场效应晶体管结构示意图；
图3为本申请一实施例提供的无结纳米线场效应晶体管制造方法流程图；
图4至图7为本申请一实施例提供的无结纳米线场效应晶体管制造方法示意图；
图8为本申请提供的无结纳米线场效应晶体管与传统的Charge-plasma无结型纳米线场效应晶体管对驱动电流的影响的对比图；
图9为本申请提供的无结纳米线场效应晶体管与传统的Charge-plasma无结型纳米线场效应晶体管在沟道中的载流子浓度分布对比图；
图10为本申请提供的当沟道掺杂浓度变化时，无结纳米线场效应晶体管与传统的Charge-plasma无结型纳米线场效应晶体管电学特性对比图；
图11为本申请提供的无结纳米线场效应晶体管中改变源漏区域的掺杂宽度对晶体管驱动电流的影响统计图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
由背景技术可知，传统的无结纳米线场效应晶体管对工艺波动敏感，导致器件的电学性能的稳定性差，也限制了其在电路中的应用。
经创造性劳动发现，请结合参考图1A，图1A为提供的一种传统的无结纳米器件的结构示意图，传统的无结纳米器件的结构包括：无结纳米线1，沿其轴向上可分为源区、漏区和沟道区，其中，源区和漏区可以简称源漏区。传统的无结纳米器件中的源漏区和沟道区为同一材料，其源区、漏区和沟道区的掺杂类型及浓度相同，且掺杂浓度均为重掺杂(1019数量级)，在源区的部分表面沉积有源极金属层2，在漏区的部分表面沉积有漏极金属层3(本次示意的源漏区的金属层分别在无结纳米线的端面)；所述无结纳米线1的沟道区外侧依次为栅介质层4和覆盖所述栅介质层4的栅极金属层5。经分析可知，传统的无结纳米器件工作原理为(以n型半导体为例)：器件关闭时，利用较大功函数的金属耗尽沟道区，从而实现器件的关断，此时对应的栅极电压为零，器件工作在耗尽区；器件开启时，通过加正的栅极电压，使原本耗尽的沟道积累产生载流子，栅压越大，载流子浓度越高，器件的驱动电流也越大，沟道可以等效看作为可变的栅控电阻器，此时对应的栅极电压为正，器件工作在积累区。由于传统的无结纳米器件的工作原理与掺杂浓度密切相关，掺杂浓度也必须为重掺杂(1019数量级)，因此非常容易受到工艺波动的影响，导致掺杂浓度不一致，从而影响到该器件的电学性能的稳定性，限制了无结纳米线场效应晶体管在电路中的应用。
随后，提出一种双栅Charge-plasma结构的无结纳米线场效应晶体管，参考图1B，图1B为一种双栅Charge-plasma结构的无结纳米线场效应晶体管的结构示意图，双栅Charge-plasma结构的无结纳米线场效应晶体管包括无结纳米线10，无结纳米线优选为轴对称型，可以分为源区、漏区和沟道区，源区和漏区可以简称源漏区，在所述源区的外表面覆盖一层源极金属层32，其中，所述源区的侧壁外表面与所述源极金属层32之间具有源极介质层22；在所述漏区的外表面覆盖一层漏极金属层33，其中，所述漏区的侧壁外表面与所述漏极金属层33之间具有漏极介质层23；环绕所述沟道区侧壁外表面依次具有栅极介质层21和栅极金属层31，其中所述栅极金属层31与所述源极金属层32以及漏极金属层33之间具有隔离层40。该器件通过控制源极金属层32、漏极金属层33以及栅极金属层31之间的功函数来调节晶体管的类型，例如，通过控制源极金属层32、漏极金属层33以及栅极金属层31之间的功函数关系，使器件为N型半导体，此时，金属层(也就是源极金属层32和漏极金属层33)能够在源漏区域内部诱导出大量的电子，负责诱导出电子的金属层与体硅(也就是无结纳米线10)之间由一层电介质(也就是源极介质层22和漏极介质层23)隔开，此种结构的器件的源漏区和沟道区均不掺杂，因此，该器件不仅摆脱了掺杂工艺的影响，而且能达到所需功能。所以，该种器件一定程度上解决了传统无结器件受掺杂工艺波动影响的问题。但是，在研究中发现上述的双栅Charge-plasma无结型纳米线场效应晶体管的驱动电流较低，并且在源漏区直接与金属电极接触的界面处，会由于费米钉扎效应产生较大的肖特基势垒，从而引起较大的接触电阻，限制了该器件的电学性能。
经过研究，本申请提出了一种无结纳米线场效应晶体管及其制造方法，在双栅Charge-plasma结构的无结纳米线场效应晶体管的基础上进行改进，由于改进后的器件的源漏极为重掺杂，使得源漏区直接与金属电极接触的界面处的接触电阻降低，克服了由于费米钉扎效应所产生的肖特基势垒问题，使得器件的开态电流与跨导增大；此外，本申请提出的晶体管对工艺中的随机掺杂波动效应也有较好的抑制作用。
为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。
实施例一
图2为本实施例提供的一种无结纳米线场效应晶体管结构示意图，参考图2，所述无结纳米线场效应晶体管包括：无结纳米线100，所述无结纳米线100沿其轴线方向依次定义的源区101、沟道区103和漏区102。所述沟道区103不掺杂或轻掺杂，所述源区101和漏区102具有与所述沟道区103掺杂类型相同的掺杂区，且所述掺杂区的掺杂浓度大于所述沟道区的掺杂浓度。
本实施例中，所述无结纳米线100可以理解为一个简化的半导体器件的本体，其本体可以是横置的单晶硅柱体，该柱体两端分别为源区101和漏区102，中间为沟道区103；所述无结纳米线100还可以理解为SOI衬底上晶体管的一个条状的单晶硅棒体，该单晶硅棒体可以包括沟道区103、源区101和漏区102。该单晶硅棒为不掺杂或者轻掺杂，若是轻掺杂时，则沟道区103、源区101和漏区102的掺杂类型相同。
例如，所述沟道区103、源区101和漏区102的掺杂类型都为P型掺杂或者都是N型掺杂。当所述沟道区103、源区101和漏区102的掺杂类型为P型掺杂时，掺杂材料可以是硼或铟；当所述沟道区103、源区101和漏区102的掺杂类型为N型掺杂时，掺杂材料可以是磷、砷或锑等。
所述源区101和漏区102的部分区域或全部区域为掺杂区，例如，参考图2中，所述源区101部分区域或全部区域为掺杂区A。所述漏区102的部分区域或全部区域为掺杂区B。
本实施例中，在沿无结纳米线100轴线方向上，所述掺杂区A的范围是源区101总长度减去隔离区400的长度之后的范围；所述掺杂区B范围是漏区102总长度减去隔离区400的长度之后的范围。
例如，本实施例中的无结纳米线场效应晶体管的总长度为50nm时，沿所述无结纳米线100轴线方向上，所述掺杂区的范围长度如果超出10纳米时，可能会造成实际工作时的沟道长度减小，使得器件的泄漏电流增加，进而导致器件的性能下降。因此，将掺杂区A以及掺杂区B的宽度范围控制在10纳米之内，能够保障器件的电学性能稳定。
所述源区101的掺杂区A和所述漏区102的掺杂区B的掺杂浓度大于所述沟道区103的掺杂浓度。
本实施例中，所述源区101和漏区102中的掺杂区为掺杂浓度为1×1019cm-3至1×1021cm-3的重掺杂，所述沟道区103为小于或等于1×1019cm-3cm-3的轻掺杂。
所述源区101、沟道区103和漏区102为轴对称形，例如，在其他实施例中，所述无结纳米线100的形状中，所述沟道区103的形状可以为圆柱或棱柱，所述源区101和漏区102的形状为圆柱、棱柱或圆台，其中，在所述源区101和沟道区103的连接处，所述源区101的截面形状和所述沟道区103的截面形状相同；在所述漏区102和沟道区103的连接处，所述漏区102的截面形状和所述沟道区103的截面形状相同。
请继续参考图2，所述源区101的外表面覆盖有源电极层301，其中，所述源电极层301和所述源区101的部分表面之间具有源电介质层201。所述漏区102的外表面覆盖有漏电极层302，其中，所述漏电极层302和所述漏区102部分表面之间有漏电介质层202。根据双栅Charge-plasma无结型纳米线场效应晶体管的原理，源电介质层201和漏电介质层202不会覆盖源区和漏区的全部外表面，即源区的外表面至少有一部分和源电极层301接触，漏区的外表面至少有一部分和漏电极层302接触。通常情况下，所述源电介质层201位于源电极层301和源区101的外周表面之间，所述漏电介质层202位于漏电极层302和漏区102的外周表面之间。
所述沟道区103的外表面覆盖有栅电介质层203，所述栅电介质层203表面覆盖有栅电极层303。
所述源电极301与所述栅电极303之间具有隔离层400；所述漏电极302与所述栅电极303之间具有隔离层400。
需要说明的是，当掺杂类型为N型掺杂时，所述源电极层301与所述漏电极层302材料的功函数小于所述无结纳米线材料的功函数。
当掺杂类型为P型掺杂，所述源电极层301与所述漏电极层302材料的功函数大于所述无结纳米线材料的功函数。
可以通过调节源漏电极与所述无结纳米线线体之间的功函数关系，控制器件的类型。
本实施例提供的无结纳米线场效应晶体管，由于器件的源漏区与沟道区掺杂了相同类型的离子，并且源漏区大于沟道区的掺杂浓度，使源漏金属电极层与半导体体硅本体接触时由于肖特基势垒所引起的接触电阻降低，载流子浓度增加，从而增大了器件的开态电流与跨导。
本申请还提供一种无结纳米线场效应晶体管的制造方法，请结合参考图3，图3为本实施例提供的无结纳米线场效应晶体管的制造方法流程图，所述方法包括：
步骤S1，形成无结纳米线100，沿所述无结纳米线的轴线方向依次定义有所述无结纳米线100的源区101、漏区102和沟道区103，所述源区101、沟道区103和漏区102为轴对称形。
本实施例中，形成所述无结纳米线100的方法包括：
参考图4，提供硅衬底11，对所述硅衬底进行初步掺杂工艺和退火工艺。初步掺杂的浓度决定了该器件沟道区103的掺杂浓度，进行初步掺杂时，所述初步掺杂浓度可以为小于或等于1×1019cm-3的轻掺杂。经过初步掺杂工艺之后，整体器件的电阻率降低，器件的电学性能提高。
在其他实施例中，也可以对所述硅衬底11不进行掺杂，使得所述沟道区103中未掺杂。
参考图5，刻蚀一定厚度的所述硅衬底11。
本实施例中，所述无结纳米线100可以为一个条状的单晶硅棒体，该单晶硅棒体可以包括沟道区103、源区101和漏区102。
在其他实施例中，所述沟道区103的形状可以为圆柱或棱柱，所述源区101和漏区102的形状可以为圆柱、棱柱或圆台，其中，在所述源区101和沟道区103的连接处，所述源区101的截面形状和所述沟道区103的截面形状相同；在所述漏区102和沟道区103的连接处，所述漏区102的截面形状和所述沟道区103的截面形状相同。
步骤S2，使用掺杂工艺对所述源区101和所述漏区102进行与沟道区103的掺杂类型相同的掺杂，且，所述源区101和所述漏区102掺杂浓度大于所述沟道区103的掺杂浓度。
在掺杂的过程中，需要控制注入剂量和能量，以便在源漏区域形成合适的掺杂区域。
需要说明的是，所述掺杂类型为P型掺杂或者N型掺杂。
例如，所述沟道区103、源区101和漏区102的掺杂类型为P型掺杂或者N型掺杂。当所述沟道区103、源区101和漏区102的掺杂类型为P型掺杂时，掺杂材料可以是硼或铟；当所述沟道区103、源区101和漏区102的掺杂类型为N型掺杂时，掺杂材料可以是磷、砷或锑等。
本实施例中，通过离子注入的方法对所述源区101和所述漏区102进行掺杂，所述源区101和漏区102为掺杂浓度为1×1019cm-3至1×1021cm-3的重掺杂。
在其他实施例中，所述源区101和漏区102为掺杂浓度可以低于1×1019cm-3。
本实施例中，对所述源区101和所述漏区102的部分区域和全部区域进行掺杂。
例如图7中，对所述源区101中的部分区域A进行掺杂，对所述漏区102部分区域B进行掺杂。需要说明的是，经过发明人创造性劳动，发现掺杂区A以及掺杂区B的宽度范围小于或等于10纳米时，也就是说，当沿所述无结纳米线100轴线方向上，所述掺杂区的范围长度小于或等于10纳米时，会造成实际工作时的沟道长度减小，使得器件的泄漏电流增加，进而导致器件的性能下降。因此，将掺杂区A以及掺杂区B的宽度范围控制在10纳米之内，能够保障器件的电学性能稳定。
需要说明的是，所述使用掺杂工艺对所述源区101和漏区102进行掺杂之前，还包括：形成隔离层400，所述隔离层400用于各个电极之间的绝缘隔离。
S3，形成栅电介质层203、源电介质层201和漏电介质层202。
图6为图5中沿切线CC1方向上的无结纳米线100的切面剖视示意图，参考图6，所述栅电介质层203覆盖在环所述沟道区103的外周表面上，所述源电介质层201形成在所述源区101的部分外表面，所述漏电介质层202形成在所述漏区102的部分外表面。
需要说明的是，本实施例中所述栅电介质层203的厚度大于所述源电介质层201和漏电介质层202的厚度。
本实施例中，所述栅电介质层203的材料可以是二氧化硅，源电介质层201和漏电介质层202的材料可以是二氧化铪。
本实施例中的栅电介质层203可以通过干氧氧化的方法制成。
需要说明的是，源电介质层201和漏电介质层202的材料的介电常数尽量选用较高的氧化材料，并且厚度越薄越好。
S4，形成栅电极层303、源电极层301和漏电极层302。
参考图7，所述栅电极层303形成于环所述栅电介质层203的外周表面上，所述源电极层301形成于源电介质层201表面和未覆盖源电介质层201的源区101外表面上，所述漏电极层302形成于漏电介质层202表面和未覆盖漏电介质层202的漏区102外表面上。
本实施例中，采用沉积的方法形成栅极电极层303、源电极层301和漏电极层302。
需要说明的是，当掺杂类型为N型掺杂时，所述源电极层301与所述漏电极层302材料的功函数小于所述无结纳米线材料的功函数；
当掺杂类型为P型掺杂，所述源电极层301与所述漏电极层302材料的功函数大于所述无结纳米线材料的功函数。
可以通过调节源漏电极与所述无结纳米线线体之间的功函数关系，控制器件的类型。
在采用上述结构的无结纳米线场效应晶体管后，经过测试，发明人发现该无结纳米线场效应晶体管的驱动电流大幅度提高。基于上述的无结纳米线场效应晶体管及其制造方法，还提供本申请的无结纳米线场效应晶体管与现有技术中Charge-plasma无结型纳米线场效应晶体管的电学性能的对比图。在本实施例中，本申请的无结纳米线场效应晶体管可以称为积累型双栅Charge-plasma纳米线场效应晶体管，该器件固定的参数包括：无结纳米线100为硅材料(可称为硅体)，其中源区101、漏区102和沟道区103的掺杂类型均为N型，沟道区103的掺杂浓度为1×1016cm-3。该器件宽度直径为10nm，源电介质层201和漏电介质层202为厚度是0.4nm的二氧化铪。栅电极层303的功函数为4.72eV，源电极层301、漏电极层302的功函数为3.9eV。
图8为本申请提供的无结纳米线场效应晶体管与传统的Charge-plasma无结型纳米线场效应晶体管的驱动电流对比图。
其中，本申请积累型双栅Charge-plasma纳米线场效应晶体管的掺杂区宽度为3纳米，源漏区掺杂浓度为1×1019cm-3。横坐标代表栅极电压，纵坐标分为两部分，左纵坐标为驱动电流随栅极电压变化的log图(对数据做了log函数处理)，右纵坐标为驱动电流随栅极电压变化的线性图(未作处理)，两种坐标可以更好地观察电流的变化情况。
从图8中可以看出，相比于传统双栅Charge-plasma纳米线场效应晶体管，本申请无结纳米线场效应晶体管能够将驱动电流提升至40倍以上，同时泄漏电流和亚阈值斜率几乎保持不变，所以本申请提供的本申请提供的无结纳米线场效应晶体管在不牺牲器件开关速度的条件下具有更高的电流开关比和跨导。
图9为本申请提供的积累型双栅Charge-plasma纳米线场效应晶体管与传统的Charge-plasma无结型纳米线场效应晶体管在沟道中的载流子浓度分布对比图。横坐标代表沿沟道方向的坐标，纵坐标代表半导体内部的载流子浓度。
从图9可以看出，当器件处于开启状态时，本申请提供的积累型双栅Charge-plasma纳米线场效应晶体管的电子浓度要高于传统双栅Charge-plasma纳米线场效应晶体管，这是因为相比于传统双栅Charge-plasma结构，申请提供的无结纳米线场效应晶体管的结构中，由于对源区和漏区进行了重掺杂，使得金属与半导体之间接触时所形成的较厚的肖特基势垒变薄，从而使得电子通过隧穿的方式传输到半导体中，这也使得本申请提供的无结纳米线场效应晶体管沟道具有更高的驱动电流。
图10为当沟道掺杂浓度变化时，传统双栅Charge-plasma纳米线场效应晶体管与积累型双栅Charge-plasma纳米线场效应晶体管电学特性对比图。横坐标为沟道掺杂浓度的变化，左纵坐标代表了开态电流(驱动电流)随沟道掺杂浓度的变化，右纵坐标为泄漏电流(Vg＝0V)随沟道掺杂浓度的变化。
如图10所示，传统双栅Charge-plasma纳米线场效应晶体管的开态电流受沟道掺杂波动影响较为严重，而积累型双栅Charge-plasma结构的开态电流几乎不随沟道掺杂浓度的变化而变化，对沟道整体掺杂浓度的变化敏感度较小，所以积累型双栅Charge-plasma结构对工艺中的随机掺杂波动有较好的抑制作用。
图11为本申请提供的无结纳米线场效应晶体管中改变源漏区域的掺杂宽度对晶体管驱动电流的影响统计图。横坐标为源漏两端重掺杂区域的宽度变化，左纵坐标为对应于不同的源漏重掺杂浓度的开态电流随源漏重掺杂区域宽度的变化情况，右纵坐标为对应于不同的源漏重掺杂浓度的电流开关比随源漏重掺杂区域宽度的变化情况。
从图11可以看出，当源漏重掺杂区域宽度将源漏区域与隔离区域都覆盖时，会因为实际工作时的沟道长度减小，泄漏电流增加进而导致器件性能下降。而当源漏掺杂区域保持小于在源漏区域的宽度时，本申请提供的无结纳米线场效应晶体管能够保持高性能且稳定的工作状态，在工艺上也更容易实现。因此，在实际应用中应当保持源漏重掺杂区域的宽度小于或等于源漏长度即可。
由上述可知，本发明提出的无结纳米线场效应晶体管可以提高晶体管的驱动电流、跨导和电流开关比，同时能够更好地抑制随机掺杂波动带来的影响并且保持良好的亚阈值摆幅、泄漏电流等特性，改善了器件在尺寸缩小过程中的性能恶化情况，从而使器件更具有应用价值。
本文参照了各种示范实施例进行说明。然而，本领域的技术人员将认识到，在不脱离本文范围的情况下，可以对示范性实施例做出改变和修正。例如，各种操作步骤以及用于执行操作步骤的组件，可以根据特定的应用或考虑与系统的操作相关联的任何数量的成本函数以不同的方式实现(例如一个或多个步骤可以被删除、修改或结合到其他步骤中)。
虽然在各种实施例中已经示出了本文的原理，但是许多特别适用于特定环境和操作要求的结构、布置、比例、元件、材料和部件的修改可以在不脱离本披露的原则和范围内使用。以上修改和其他改变或修正将被包含在本文的范围之内。
前述具体说明已参照各种实施例进行了描述。然而，本领域技术人员将认识到，可以在不脱离本披露的范围的情况下进行各种修正和改变。因此，对于本披露的考虑将是说明性的而非限制性的意义上的，并且所有这些修改都将被包含在其范围内。同样，有关于各种实施例的优点、其他优点和问题的解决方案已如上所述。然而，益处、优点、问题的解决方案以及任何能产生这些的要素，或使其变得更明确的解决方案都不应被解释为关键的、必需的或必要的。本文中所用的术语“包括”和其任何其他变体，皆属于非排他性包含，这样包括要素列表的过程、方法、文章或设备不仅包括这些要素，还包括未明确列出的或不属于该过程、方法、系统、文章或设备的其他要素。此外，本文中所使用的术语“耦合”和其任何其他变体都是指物理连接、电连接、磁连接、光连接、通信连接、功能连接和/或任何其他连接。
具有本领域技术的人将认识到，在不脱离本发明的基本原理的情况下，可以对上述实施例的细节进行许多改变。因此，本发明的范围应根据以下权利要求确定。

Claims (11)

1.一种无结纳米线场效应晶体管，其特征在于，包括：无结纳米线，所述无结纳米线包括沿其轴线方向依次定义的源区、沟道区和漏区；
所述源区的外表面覆盖有源电极层，其中，所述源电极层和所述源区的部分表面之间有源电介质层，所述源区的外表面至少有一部分和所述源电极层接触；
所述漏区的外表面覆盖有漏电极层，其中，所述漏电极层和所述漏区部分表面之间有漏电介质层，所述漏区的外表面至少有一部分和所述漏电极层接触；
环所述沟道区的外周表面覆盖有栅电介质层，环所述栅电介质层的外周表面覆盖有栅电极层；
所述沟道区为小于或等于1×1019cm-3的轻掺杂，所述源区和漏区具有与所述沟道区掺杂类型相同的掺杂区，所述源区和漏区的部分区域为掺杂区，且所述源区和漏区中掺杂区为掺杂浓度为1×1019cm-3至1×1021cm-3的重掺杂。
2.如权利要求1所述的无结纳米线场效应晶体管，其特征在于，所述源区、沟道区和漏区为轴对称形；所述源电极与所述栅电极之间具有隔离层；所述漏电极与所述栅电极之间具有隔离层。
3.如权利要求1所述的无结纳米线场效应晶体管，其特征在于，所述沟道区的形状为圆柱或棱柱，所述源区和漏区的形状为圆柱、棱柱或圆台，其中，在所述源区和沟道区的连接处，所述源区的截面形状和所述沟道区的截面形状相同；在所述漏区和沟道区的连接处，所述漏区的截面形状和所述沟道区的截面形状相同。
4.如权利要求1所述的无结纳米线场效应晶体管，其特征在于，所述源电介质层位于源电极层和源区的外周表面之间；
所述漏电介质层位于漏电极层和漏区的外周表面之间。
5.如权利要求1所述的无结纳米线场效应晶体管，其特征在于，所述掺杂类型为P型掺杂或者N型掺杂；
当掺杂类型为N型掺杂，所述源电极层与所述漏电极层的功函数小于所述无结纳米线的功函数；
当掺杂类型为P型掺杂，所述源电极层与所述漏电极层的功函数大于所述无结纳米线的功函数。
6.一种无结纳米线场效应晶体管的制造方法，其特征在于，所述方法包括：
形成无结纳米线，沿所述无结纳米线的轴线方向依次定义有源区、沟道区和漏区；
对沟道区进行小于或等于1×1019cm-3的轻掺杂；
使用掺杂工艺对所述源区和所述漏区进行与沟道区的掺杂类型相同的掺杂，其中，所述源区和漏区的部分区域为掺杂区，所述使用掺杂工艺对所述源区和漏区进行掺杂包括：使掺杂区为掺杂浓度为1×1019cm-3至1×1021cm-3的重掺杂；
形成电介质层，所述电介质层包括栅电介质层、源电介质层和漏电介质层，其中，栅电介质层覆盖在环所述沟道区的外周表面上，所述源电介质层形成在所述源区的部分外表面，所述漏电介质层形成在所述漏区的部分外表面；
形成栅电极层、源电极层和漏电极层，所述栅电极层形成于环所述栅电介质层的外周表面上，所述源电极层形成于源电介质层表面和未覆盖源电介质层的源区外表面上，所述漏电极层形成于漏电介质层表面和未覆盖漏电介质层的漏区外表面上，使得所述源电极层和所述源区的部分表面之间有源电介质层，所述源区的外表面至少有一部分和所述源电极层接触，所述漏电极层和所述漏区部分表面之间有漏电介质层，所述漏区的外表面至少有一部分和所述漏电极层接触。
7.如权利要求6所述的制造方法，其特征在于，所述形成无结纳米线之前，还包括：
提供硅衬底，对所述硅衬底进行初步掺杂工艺和退火工艺，所述初步掺杂浓度为小于或等于1×1019cm-3的轻掺杂；
刻蚀一定厚度的所述硅衬底，形成无结纳米线，所述无结纳米线的沟道区的形状为圆柱或棱柱，所述源区和漏区的形状为圆柱、棱柱或圆台，其中，在所述源区和沟道区的连接处，所述源区的截面形状和所述沟道区的截面形状相同；在所述漏区和沟道区的连接处，所述漏区的截面形状和所述沟道区的截面形状相同。
8.如权利要求6所述的制造方法，其特征在于，所述使用掺杂工艺对所述源区和漏区进行掺杂之前，还包括：
在所述栅电介质层的两侧形成隔离层。
9.如权利要求6所述的制造方法，其特征在于，通过干氧氧化的方法形成栅电介质层。
10.如权利要求6所述的制造方法，其特征在于，所述源电介质层和所述漏电介质层的材料为二氧化铪。
11.如权利要求6所述的制造方法，其特征在于，所述掺杂类型为P型掺杂或者N型掺杂；
当掺杂类型为N型掺杂，所述源电极层与所述漏电极层的功函数小于所述无结纳米线的功函数；
当掺杂类型为P型掺杂，所述源电极层与所述漏电极层的功函数大于所述无结纳米线的功函数。
CN202080006544.2A 2020-07-17 2020-07-17 无结纳米线场效应晶体管及其制造方法 Active CN113169221B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/102664 WO2022011679A1 (zh) 2020-07-17 2020-07-17 无结纳米线场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN113169221A CN113169221A (zh) 2021-07-23
CN113169221B true CN113169221B (zh) 2023-06-27

Family

ID=76879308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080006544.2A Active CN113169221B (zh) 2020-07-17 2020-07-17 无结纳米线场效应晶体管及其制造方法

Country Status (2)

Country Link
CN (1) CN113169221B (zh)
WO (1) WO2022011679A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779851A (zh) * 2012-07-06 2012-11-14 北京大学深圳研究生院 一种无结场效应晶体管
CN102916048A (zh) * 2012-10-24 2013-02-06 中国科学院半导体研究所 一种基于体硅材料的无结硅纳米线晶体管及其制备方法
CN104638014A (zh) * 2015-02-10 2015-05-20 清华大学 一种无结型多掺杂场效应晶体管
CN105702721A (zh) * 2016-04-20 2016-06-22 杭州电子科技大学 一种新型非对称双栅隧穿场效应晶体管
CN107039499A (zh) * 2016-02-03 2017-08-11 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740618B (zh) * 2008-11-10 2012-01-25 中芯国际集成电路制造(上海)有限公司 金属半导体场效应晶体管
EP3182459A1 (en) * 2015-12-15 2017-06-21 IMEC vzw Method of producing a pre-patterned structure for growing vertical nanostructures
KR101852424B1 (ko) * 2016-10-07 2018-04-27 재단법인 다차원 스마트 아이티 융합시스템 연구단 무접합 트랜지스터의 구동전류를 증가시키는 방법
US10170627B2 (en) * 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
CN107068734B (zh) * 2017-01-24 2020-04-14 北京大学深圳研究生院 一种无结型场效应晶体管
CN109755306B (zh) * 2019-01-10 2021-07-06 电子科技大学 一种无结型双栅线隧穿场效应晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779851A (zh) * 2012-07-06 2012-11-14 北京大学深圳研究生院 一种无结场效应晶体管
CN102916048A (zh) * 2012-10-24 2013-02-06 中国科学院半导体研究所 一种基于体硅材料的无结硅纳米线晶体管及其制备方法
CN104638014A (zh) * 2015-02-10 2015-05-20 清华大学 一种无结型多掺杂场效应晶体管
CN107039499A (zh) * 2016-02-03 2017-08-11 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN105702721A (zh) * 2016-04-20 2016-06-22 杭州电子科技大学 一种新型非对称双栅隧穿场效应晶体管

Also Published As

Publication number Publication date
WO2022011679A1 (zh) 2022-01-20
CN113169221A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
KR100545161B1 (ko) 반도체 장치
US11908941B2 (en) FinFET transistor
US20080303095A1 (en) Varying mugfet width to adjust device characteristics
Migita et al. Experimental demonstration of ultrashort-channel (3 nm) junctionless FETs utilizing atomically sharp V-grooves on SOI
Ghosh et al. A junctionless tunnel field effect transistor with low subthreshold slope
US20100276662A1 (en) Junctionless metal-oxide-semiconductor transistor
US20110049474A1 (en) Tunnel field effect devices
WO2014070267A2 (en) Carbon nanotube devices with unzipped low-resistance contacts
US7525138B2 (en) JFET device with improved off-state leakage current and method of fabrication
Morita et al. Tunnel field-effect transistor with epitaxially grown tunnel junction fabricated by source/drain-first and tunnel-junction-last processes
Singh et al. A dopingless gate-all-around (GAA) gate-stacked nanowire FET with reduced parametric fluctuation effects
CN108091698B (zh) 场效应晶体管、制造场效应晶体管的方法及电子器件
EP3010044B1 (en) Layered structure of a p-TFET
Singh et al. Doping and dopingless tunnel field effect transistor
CN112292762B (zh) 隧穿场效应晶体管
CN113169221B (zh) 无结纳米线场效应晶体管及其制造方法
Caimi et al. Scaled III–V-on-Si transistors for low-power logic and memory applications
WO2022052045A1 (zh) 负电容无结纳米线场效应晶体管及其制造方法
Alias et al. Electrical characterization of n-type cylindrical gate all around nanowire junctionless transistor with SiO2 and high-k dielectrics
Fukutome et al. Direct measurement of effects of shallow-trench isolation on carrier profiles in sub-50 nm N-MOSFETs
CN110797408A (zh) 一种动态阈值隧穿场效应双栅器件
KR102563569B1 (ko) 컴팩트 드레인 및 이종 물질 구조에 기반하는 트랜지스터
US20240063256A1 (en) Semiconductor device and method for fabricating same
KR102131902B1 (ko) 터널링 전계효과 트랜지스터 및 이의 제조방법
CN111883579A (zh) 一种无结型场效应晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant