CN107039499A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN107039499A
CN107039499A CN201610915622.6A CN201610915622A CN107039499A CN 107039499 A CN107039499 A CN 107039499A CN 201610915622 A CN201610915622 A CN 201610915622A CN 107039499 A CN107039499 A CN 107039499A
Authority
CN
China
Prior art keywords
length
nano thread
region
grid
thread structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610915622.6A
Other languages
English (en)
Other versions
CN107039499B (zh
Inventor
让-皮埃尔·科林格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107039499A publication Critical patent/CN107039499A/zh
Application granted granted Critical
Publication of CN107039499B publication Critical patent/CN107039499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Abstract

本发明提供了半导体结构及其形成方法。该半导体结构包括衬底和在衬底上方形成的纳米线结构。此外，该纳米线结构包括第一部分、第二部分和第三部分。该半导体结构还包括在纳米线结构的第三部分周围形成的栅极结构和在纳米线结构的第一部分中形成的源极区域。此外，纳米线结构中的耗尽区的长度长于栅极结构的长度并且没有与源极区域接触。

Description

半导体结构及其形成方法
技术领域
本发明的实施例涉及半导体结构及其形成方法。
背景技术
半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。
用于增加半导体结构性能的一个重要驱动是更高水平的集成电路。这通过缩小或收缩给定芯片上的器件尺寸来实现。例如，晶体管中的栅极结构的尺寸已经持续地按比例缩小。然而，虽然现有的晶体管制造工艺对于它们的预期目的通常已经足够，但是随着器件持续按比例缩小，它们不是在所有方面都已完全令人满意。
发明内容
本发明的实施例提供了一种半导体结构，包括：衬底；纳米线结构，形成在所述衬底上方，其中，所述纳米线结构包括第一部分、第二部分和第三部分；栅极结构，形成在所述纳米线结构的所述第三部分周围；源极区域，形成在所述纳米线结构的所述第一部分中，其中，所述纳米线结构中的耗尽区的长度长于所述栅极结构的长度并且没有与所述源极区域接触。
本发明的另一实施例提供了一种半导体结构，包括：衬底；纳米线结构，形成在所述衬底上方，其中，所述纳米线结构包括第一部分、第二部分、第三部分、第四部分和第五部分；栅极结构，形成在所述纳米线结构的所述第三部分周围；源极区域，形成在所述纳米线结构的所述第一部分中；以及漏极区域，形成在所述纳米线结构的所述第五部分中，其中，耗尽区在所述纳米线结构的所述第二部分、所述第三部分和所述第四部分中延伸，从而使得所述耗尽区的长度大于所述栅极结构的长度，并且在所述半导体结构的“关闭”状态下，所述耗尽区没有与所述源极区域和所述漏极区域接触。
本发明的又一实施例提供了一种用于形成半导体结构的方法，包括：在衬底上方形成纳米线结构；在所述纳米线结构的部分周围形成栅极结构；在所述栅极结构的侧壁上形成间隔件；以及在邻近于所述间隔件的所述纳米线结构的部分中形成源极区域，其中，当所述半导体结构在“关闭”状态时，所述纳米线结构中的耗尽区延伸至所述间隔件下方的部分。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A是根据一些实施例的半导体结构的立体表示。
图1B是根据一些实施例的沿着图1A中所示的A-A’线的半导体结构的截面表示。
图2A至图2D是根据一些实施例的处于不同阶段的半导体结构的截面表示。
图3A至图3E示出了根据一些实施例的纳米线结构的每部分中的可能的掺杂浓度。
图4A至图4H是根据一些实施例的形成半导体结构200的各个阶段的截面表示。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
根据本发明的一些实施例，提供了半导体结构及其形成方法的实施例。该半导体结构可以包括纳米线结构、在纳米线结构周围形成的栅极结构和在纳米线结构的两端中形成的源极/漏极区域。此外，源极/漏极区域和栅极结构之间的距离相对较长，以使由栅极结构引起的耗尽区可以延伸的长度长于栅极结构的长度。因此，该半导体结构可以具有可变的沟道长度。
图1A是根据一些实施例的半导体结构100的立体表示。半导体结构100包括纳米线结构101，并且纳米线结构包括第一部分103、第二部分105、第三部分107、第四部分109和第五部分111。
在一些实施例中，纳米线结构101由Si、Ge、SiGe、III-V半导体材料、铋基半导体材料等。在一些实施例中，第一部分103、第二部分105、第三部分107、第四部分109和第五部分111用相同类型的掺杂剂(诸如N-型掺杂剂或P-型掺杂剂)掺杂。每部分中的掺杂浓度可以相同或不同(之后将描述其细节)。
如图1A所示，第三部分107位于纳米线结构101的中心处，并且第一部分103和第五部分111位于纳米线结构101的两端处。此外，纳米线结构101的第一部分103和第三部分107由第二部分105分隔开，并且第五部分111和第三部分107由第四部分109分隔开。
在纳米线结构101的第三部分107周围形成栅极结构113。此外，在第一区域103中形成源极区域115并且在第五区域111中形成漏极区域117。也就是说，源极区域115和栅极结构113由第二部分105分隔开，并且漏极结构117和栅极结构113由第四部分109分隔开。
在一些实施例中，源极区域115和漏极区域117用相同类型的掺杂剂(掺杂在纳米线结构101中的)掺杂。此外，源极区域115和漏极区域117中的掺杂浓度大于纳米线结构101的第二部分105、第三部分107和第四部分109中的掺杂浓度。在一些实施例中，栅极结构113包括栅极介电层和在栅极介电层上方形成的金属栅极堆叠件。在一些实施例中，栅极介电层由金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属氮氧化物、金属铝酸盐或其它高k介电材料制成。高k介电材料的实例可以包括，但是不限于氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、硅酸锆、铝酸锆、氧化锆、氧化钛、氧化铝或二氧化铪-氧化铝(HfO2-Al2O3)合金。
在一些实施例中，栅极堆叠件包括功函金属层和栅电极层。功函金属层可以是定制的以具有适当的功函。例如，如果期望的是用于PMOS器件的P-型功函金属(P-金属)，则可以使用Pt、Ta、Re、N+多晶硅、TiN、WN或W。另一方面，如果期望的是用于NMOS器件的N-型功函金属(N-金属)，则可以使用Al、P+多晶硅、Ti、V、Cr、Mn、TiAl、TiAlN、TaN、TaSiN或TaCN。
在一些实施例中，栅电极层由导电材料(诸如铝、铜、钨、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、TaC、TaSiN、TaCN、TiAl、TiAlN或其它适用的材料)制成。在一些实施例中，栅极结构113由多晶硅制成。
应该注意，虽然从侧面看时，图1A中所示的纳米线结构101是圆形，但是纳米线结构101的形状不限于此。例如，在一些其它实例中，从侧面看时，纳米线结构可以是矩形。
图1B是根据一些实施例的沿着图1A中所示的A-A’线的半导体结构100的截面表示。
如图1B所示，纳米线结构101可以分成第一部分103、第二部分105、第三部分107、第四部分109和第五部分111，并且它们可以分别具有第一长度L1、第二长度L2、第三长度L3、第四长度L4和第五长度L5。应该注意，为了更好的理解本发明的理念，在纳米线结构101的每部分之间绘制了虚线。也就是说，在每部分之间没有真实的界面。
如图1B所示，源极区域115形成在纳米线结构101的第一部分103中并且没有延伸至第二部分105。因此，源极区域115的长度基本等于第一部分103的第一长度L1。此外，漏极区域117形成在纳米线结构101的第五部分111中并且没有延伸至第四部分109。因此，根据一些实施例，漏极区域117的长度基本等于第五部分111的第五长度L5。
此外，栅极结构113形成在第三部分107周围并且没有延伸在第二部分105或第四部分109上方。因此，栅极结构113的长度基本等于第三部分107的第三长度L3。以上描述的长度可以是沿着纳米线结构101的长边测量的。例如，栅极结构113的长度(例如，第三长度L3)、第二长度L2和源极区域115的长度(例如，第一长度L1)都全部沿着相同的方向测量。
在一些实施例中，第二长度L2和栅极结构113的长度(例如，第三长度L3)的比率大于约0.2。在一些实施例中，第二长度L2和栅极结构113的长度(例如，第三长度L3)的比率在从约0.1至约1的范围内。在一些实施例中，第二长度L2和栅极结构113的长度(例如，第三长度L3)的比率在从约0.3至约1的范围内。纳米线结构101的第二部分105的第二长度L2应该足够大，使得OFF状态下的晶体管的有效栅极长度可以大于晶体管的物理栅极长度(之后将描述其细节)。
类似地，第四长度L4和栅极结构113的长度(例如，第三长度L3)的比率大于约0.2。在一些实施例中，第四长度L4和栅极结构113的长度(例如，第三长度L3)的比率在从约0.3至约1的范围内。纳米线结构101的第四部分109的第四长度L4应该足够大，使得OFF状态下的晶体管的有效栅极长度可以大于晶体管的物理栅极长度(之后将描述其细节)。
如图1B所示，源极区域115和漏极区域117与在其上方形成栅极结构113的第三部分107分隔开。因此，在纳米线结构101中存在用于扩大耗尽区的额外的间隔(即，第二部分105和第四部分109)。也就是说，纳米线结构101中的耗尽区不仅存在于栅极结构113下方的第三部分107中并且也延伸至第二部分105和第四部分109(均未由栅极结构113覆盖)。相应地，耗尽区的长度可以大于栅极结构113的物理长度(例如，第三长度L3)，从而使得半导体结构100的有效栅极长度(即，有效沟道长度)大于它的物理栅极长度(例如，第三长度L3)。
图2A至图2D是根据一些实施例的处于不同阶段的半导体结构100a至100d的截面表示。图2A至图2D中所示的半导体结构可以与先前描述的半导体结构100类似或相同，但是可以将不同的电压施加至半导体结构100a至100d。
更具体地，图2A至图2D示出了处于不同状态的晶体管的纳米线结构中的耗尽区的可能的长度。在图2A中，没有电压施加至栅极结构113。也就是说，晶体管关闭(处于它的“关闭”状态)。如图2A所示，根据一些实施例，在“关闭”状态时(例如，当晶体管关闭时)，纳米线结构101耗尽电子(例如，掺杂剂)以形成耗尽区202a。
如先前描述的，第二部分105位于源极区域115和在其上形成栅极结构113的第三部分107之间。相应地，耗尽区202a可以延伸至第二部分105而没有与源极区域115接触。如图2A所示，即使在晶体管的“关闭”状态下，源极区域115和耗尽区202a由部分第二部分105分隔开，从而使得耗尽区202a没有延伸至源极区域115。
在一些实施例中，耗尽区202a的边缘更接近源极区域115并且源极区域115的边缘更接近耗尽区202a，并且两个边缘彼此分隔开。在一些实施例中，位于耗尽区202a的边缘和源极区域115的边缘之间的距离大于零(诸如大于约1纳米或更多)。
类似地，第四部分109位于漏极区域117和在其上形成栅极结构113的第三部分107之间。相应地，耗尽区202a可以延伸至第四部分109而没有与漏极区域117接触。如图2A所示，即使在晶体管的“关闭”状态下，耗尽区202a也没有延伸至漏极区域117。
相应地，当第一电压V1施加至栅极结构113时(例如，晶体管的“关闭”状态下)，耗尽区202a具有长度L6(大于栅极结构113的物理长度(例如，第三长度L3))。在一些实施例中，长度L6和长度L3的比率大于约1.05。在一些实施例中，长度L6和长度L3的比率在从约1.1至约2的范围内。在一些实施例中，第一电压V1等于0V。
此外，根据一些实施例，延伸在邻近于漏极区域117的第四部分109中的部分耗尽区202a的长度大于延伸在邻近于源极区域115的第二部分105中的部分耗尽区202a的长度。在一些实施例中，第四部分109的第四长度L4大于第二部分105的第二长度L2。
在图2B中，根据一些实施例，将第二电压V2施加至栅极结构113。如图2B所示，随着第二电压V2的施加，耗尽区的大小收缩。更具体地，当从V1至V2的电压施加至栅极结构113时，耗尽区202a的大小收缩以形成更小的耗尽区202b。
在一些实施例中，当第二电压V2施加至栅极结构113时，耗尽区202b具有长度L7。如图2B所示，当第二电压V2施加至栅极结构113时，虽然长度L7小于图2A中所示的长度L6，但是耗尽区202b的长度L7仍大于栅极结构113的物理长度。在一些实施例中，第二电压V2大于约0.4V。
如先前描述的，靠近源极区域115和靠近漏极区域117的耗尽区202b的大小可以不同。如图2B所示，耗尽区202b没有延伸至靠近源极区域115的第二部分105但是仍延伸至靠近漏极区域117的第四部分109。
在图2C中，根据一些实施例，将第三电压V3(大于第二电压V2)施加至栅极结构113。当施加至栅极结构113的电压从第二电压V2增加至第三电压V3时，耗尽区202b收缩以形成更小的耗尽区202c。
在一些实施例中，当第三电压V3施加至栅极结构113时，耗尽区202c具有长度L8。如图2C所示，当施加第三电压V3时，耗尽区202c的长度L8小于栅极结构113的物理长度。在一些实施例中，第三电压V3大于约0.5V。此外，如图2C所示，当第三电压V3施加至栅极结构113时，仅部分第三部分107耗尽电子。
在图2D中，根据一些实施例，将第四电压V4(大于第三电压V3)施加至栅极结构113。如图2D所示，当第四电压V4施加至栅极结构113时，在纳米线结构101中可能没有耗尽区。也就是说，载流子能够通过纳米线结构101的第二部分105、第三部分107和第四部分109在源极区域115和漏极区域117之间传送，并且晶体管打开(例如，在它的“打开”状态下)。
如图2A至图2D所示，留下靠近源极区域115和漏极区域117的额外的间隔(例如，第二部分105和第四部分109)。因此，耗尽区(诸如耗尽区202a)可以延伸至额外的间隔而没有接触源极区域115和漏极区域117。在一些实施例中，随着将不同量的电压施加至晶体管，耗尽区改变了它的大小(如图2A至图2D所示)，但是在所有时间和所有状态下(包括“打开”状态和“关闭”状态)，耗尽区都没有与源极区域115和漏极区域117接触。
此外，当施加至栅极结构113的电压改变时，耗尽区的大小不仅可以改变而且甚至扩大。因此，晶体管的有效栅极长度(即，有效沟道长度)可以大于栅极结构113的物理长度。在一些实施例中，有效栅极长度和物理栅极长度之间的长度的不同应该足够大以具有有意义的栅极长度改变。例如，通过具有足够大的栅极长度改变，该晶体管可以具有接近于60mV/decade的亚阈值斜率。相应地，可以改进晶体管的性能。
应该注意，虽然在图2D中没有示出耗尽区，但是在一些其它实施例中，在晶体管的“打开”状态下，在纳米线结构中仍可能有耗尽区的小区域。
此外，根据它的掺杂类型、掺杂浓度、用于形成纳米线结构的材料和/或栅极结构的物理长度，纳米线结构中的耗尽区的大小可以不同。然而，只要位于源极区域(和/或漏极区域)和在其上形成栅极结构的部分之间的额外的间隔(用于耗尽区扩大它的大小)足够大，就可以改进晶体管的性能。
以上描述的耗尽区(诸如耗尽区202和202a至202d)可以限定为移动电荷载流子扩散开的纳米线结构中的区域。因此，耗尽区处的电子浓度小于最初已经掺杂的掺杂浓度。
图3A至图3E示出了根据一些实施例的一些纳米线结构的每部分中的可能的掺杂浓度。图3A至图3E中所示的纳米线结构可以与先前描述的纳米线结构101类似或相同。例如，该纳米线结构也可以具有第一部分103、第二部分105、第三部分107、第四部分109和第五部分111。此外，在第一区域103中形成源极区域115并且在第五区域111中形成漏极区域117。如图3A至图3E所示，源极区域115(例如，第一部分103)、第二部分105、第三部分107、第四部分109和漏极区域117(例如，第五部分111)用相同类型的掺杂剂掺杂但是每部分中注入的掺杂浓度可以不同。
如图3A所示，根据一些实施例，源极区域115(即，第一部分103)和漏极区域117(即，第五部分111)用基本相同的掺杂浓度C1(相对较高)掺杂。此外，第二部分105、第三部分107和第四部分109用基本相同的掺杂浓度C2(小于掺杂在源极区域115和漏极区域117中的掺杂浓度C1)掺杂。
在一些实施例中，掺杂浓度C1在从约1e20至约5e21的范围内。在一些实施例中，掺杂浓度C2在从约1e19至约6e19的范围内。
图3B示出了根据一些实施例的掺杂纳米线结构的另一可能的方式。类似于图3A，根据一些实施例，源极区域115(即，第一部分103)和漏极区域117(即，第五部分111)用相对较高的掺杂浓度C1掺杂。此外，第三部分107用掺杂浓度C2(小于掺杂在源极区域115和漏极区域117中的掺杂浓度C1)掺杂。此外，在第二部分105和第四部分109中，掺杂剂以梯度浓度掺杂，从而使得第二部分105和第四部分109中的掺杂浓度从源极区域115和漏极区域117中的掺杂浓度C1逐渐减小至第三部分107中的掺杂浓度C2。
图3C示出了根据一些实施例的掺杂纳米线结构的另一可能的方式。类似于以上描述的，根据一些实施例，源极区域115(即，第一部分103)和漏极区域117(即，第五部分111)用相对较高的掺杂浓度C1掺杂。
此外，第三部分107用掺杂浓度C2(小于掺杂在源极区域115和漏极区域117中的掺杂浓度)掺杂。此外，在第二部分105和第四部分109用掺杂浓度C3(低于掺杂在源极区域115和漏极区域117中的掺杂浓度C1，但是高于掺杂在第三部分107中的掺杂浓度C2)掺杂。
图3D示出了根据一些实施例的掺杂纳米线结构的另一可能的方式。除了纳米线结构101的每部分之间所示的梯度掺杂浓度之外，图3D中所示的掺杂浓度与图3C中所示的掺杂浓度类似。
图3E示出了根据一些实施例的掺杂纳米线结构的另一可能的方式。图3E中所示的掺杂浓度与图3B中所示的掺杂浓度类似。然而，第二部分105以第二部分105中的浓度从邻近于源极区域115的边缘逐渐减小至邻近于第三部分107的边缘的方式掺杂。类似地，第四部分109以第四部分109中的浓度从邻近于漏极区域117的边缘逐渐减小至邻近于第三部分107的边缘的方式掺杂。
可以通过各种制造工艺形成先前描述的半导体结构以具有可以使有效沟道长度扩大的额外的间隔。图4A至图4H是根据一些实施例的形成半导体结构200的各个阶段的截面表示。
如图4A所示，根据一些实施例，提供衬底402。在一些实施例中，衬底402是硅衬底。在一些实施例中，衬底402是绝缘体上硅(SOI)衬底。
如图4A所示，根据一些实施例，在衬底402上方形成氧化物层404、牺牲层406、半导体层408。在一些实施例中，氧化物层404由氧化硅、二氧化硅等制成。在一些实施例中，牺牲层406由SiGe、InP等制成。在一些实施例中，半导体层408由Si、SiGe、Ge、SiC、InGaAs等制成。在一些实施例中，牺牲层406和半导体层408都由半导体材料制成并且由不同的半导体材料制成。在一些实施例中，半导体层408用N-型掺杂剂或P-型掺杂剂掺杂。
之后，如图4B所示，根据一些实施例，形成鳍结构410。可以通过图案化半导体层408、牺牲层406和氧化物层404形成鳍结构410。鳍结构410可以包括纳米线结构101’(与先前描述的纳米线结构101类似)。
如图4C所示，根据一些实施例，在形成鳍结构410之后，在衬底402上方形成浅沟槽隔离(STI)结构412。可以在鳍结构410周围形成浅沟槽隔离结构412。在一些实施例中，浅沟槽隔离结构412由氧化硅制成。
如图4D所示，根据一些实施例，在形成浅沟槽隔离结构412之后，在衬底402上方形成横跨鳍结构410的伪栅极结构414。在一些实施例中，伪栅极结构414由多晶硅制成。
根据一些实施例，在伪栅极结构414的侧壁上形成第一间隔件416和第二间隔件418。在一些实施例中，第一间隔件416和第二间隔件418由氮化硅、氧化硅、氮氧化硅、碳化硅或其它适用的介电材料制成。
如图4D所示，根据一些实施例，在纳米线结构101’的两端处形成源极区域115’和漏极区域117’。源极区域115’可以与先前描述的源极区域115类似或相同，并且漏极区域117’可以与先前描述的漏极区域117类似或相同。例如，源极区域115’和漏极区域117’用相同类型的掺杂剂(掺杂在纳米线结构101’中的)掺杂，但是源极区域115’和漏极区域117’的掺杂浓度高于最初掺杂在纳米线结构101’中的掺杂浓度。
如图4D所示，源极区域115’具有第一长度L1’(可以与先前描述的第一长度L1相同)。形成为邻近于源极区域115’的第一间隔件416具有第二长度L2’(可以与先前描述的第二长度L2相同)。伪栅极结构414具有第三长度L3’(可以与先前描述的第三长度L3相同)。形成为邻近于漏极区域117’的第二间隔件418具有第四长度L4’(可以与先前描述的第四长度L4相同)。漏极区域117’具有第五长度L5’(可以与先前描述的第五长度L5相同)。第二长度L2’和第四长度L4’相对较大(诸如大于栅极结构113’的第三长度L3’的0.5倍)，从而为耗尽区提供了在其中延伸的额外的间隔。
如图4E所示，根据一些实施例，在形成源极区域115’和漏极区域117’之后，形成材料层422。在一些实施例中，材料层422是Si或SiGe或Ge的外延生长(用于生长源极和漏极接触区域)。在一些实施例中，SiP外延用于n-沟道晶体管，并且SiGeB外延用于p-沟道晶体管。
如图4E所示，根据一些实施例，下一步，对材料层422实施抛光工艺以暴露伪栅极结构414的顶面。在一些实施例中，通过化学机械抛光(CMP)工艺平坦化材料层422直至暴露伪栅极结构414的顶面。
如图4F所示，根据一些实施例，在实施抛光工艺之后，去除伪栅极结构414以形成沟槽424。如图4F所示，在去除伪栅极结构414之后，纳米线结构101’的部分107’和部分牺牲层406暴露在沟槽424中。纳米线结构101’的部分107’可以与先前描述的第三部分107类似或相同。
如图4G所示，根据一些实施例，下一步，去除在沟槽424中暴露的部分牺牲层406。在一些实施例中，通过湿蚀刻工艺去除部分牺牲层406。
如图4H所示，根据一些实施例，在去除牺牲层406之后，在沟槽424中形成金属栅极结构113’。金属栅极结构113’可以与先前描述的栅极结构113类似或相同。在一些实施例中，在纳米线结构101’的部分107’周围形成金属栅极结构113’。
在一些实施例中，金属栅极结构113’包括栅极介电层426、功函金属层428和金属栅电极430。在一些实施例中，栅极介电层426由金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属氮氧化物、金属铝酸盐或其它高k介电材料制成。高k介电材料的实例可以包括，但是不限于氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、硅酸锆、铝酸锆、氧化锆、氧化钛、氧化铝或二氧化铪-氧化铝(HfO2-Al2O3)合金。
根据一些实施例，在栅极介电层426上方形成功函金属层428。功函金属层428可以是定制的以具有适当的功函。例如，如果期望的是用于PMOS器件的P-型功函金属(P-金属)，则可以使用Pt、Ta、Re、N+多晶硅、TiN、WN或W。另一方面，如果期望的是用于NMOS器件的N-型功函金属(N-金属)，则可以使用Al、P+多晶硅、Ti、V、Cr、Mn、TiAl、TiAlN、TaN、TaSiN或TaCN。
在一些实施例中，在功函金属层428上方形成金属栅电极层430。在一些实施例中，金属栅电极层430由导电材料(诸如铝、铜、钨、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、TaC、TaSiN、TaCN、TiAl、TiAlN或其它适用的材料)制成。可以通过任何适用的工艺形成任何适用的厚度的栅极介电层426、功函金属层428和金属栅电极层430。
应该指出，可以在栅极介电层426、功函金属层428和金属栅电极层430之上和/或之下形成额外的层，诸如衬垫层、界面层、晶种层、粘合层、阻挡层等。此外，栅极介电层426、功函金属层428和金属栅电极层430可以包括一种或多种材料和/或一层或多层。
在一些实施例中，半导体结构200是纳米线晶体管。在一些实施例中，半导体衬底200是无结纳米线晶体管。如先前描述的，第一间隔件416和第二间隔件418相对较厚，使得位于第一间隔件416和第二间隔件418下方的部分可以用作额外的间隔(例如，如图1B所示的第二部分105和第四部分109)。相应地，半导体结构200中的纳米线结构101’中的耗尽区(例如，如图2A所示的耗尽区202a)可以延伸至额外的间隔以具有大于栅极结构113’的物理栅极长度的有效栅极长度。半导体结构200的细节(诸如耗尽区、有效栅极长度和掺杂浓度)与图1A至图3E描述的这些类似或相同并且不在此处重复。
一般地，由于短沟道效应，晶体管中的栅极结构不能太小。然而，在本发明的一些实施例中，如图2A至图2D所示，晶体管可以具有可变栅极长度，并且有效栅极长度可以大于栅极结构(例如，栅极结构113)的物理栅极长度。因此，具有相对较小的物理栅极长度的晶体管仍可以具有良好的性能。
更具体地，在本发明的一些实施例中，形成具有靠近源极/漏极区域(例如，源极区域115和漏极区域117)的额外的间隔(例如，第二部分105和第四部分109)的无结纳米线结构(例如，纳米线结构101)。在处于晶体管的“关闭”状态时，耗尽区(例如，耗尽区202a)可以延伸至额外的间隔，使得有效栅极长度(例如，有效沟道长度)可以大于栅极结构(例如，栅极结构113)的物理长度。
在处于晶体管的“关闭”状态时，根据掺杂类型、掺杂浓度、纳米线结构的材料和栅极结构的长度，耗尽区的长度可以不同。然而，有效栅极长度和物理栅极长度之间的长度的不同应该足够大以具有有意义的栅极长度改变。例如，通过具有足够大的栅极长度改变，该晶体管可以具有接近于60mV/decade的亚阈值斜率。在一些实施例中，在所有时间和所有状态下(例如，包括“打开”状态和“关闭”状态)，耗尽区都没有与源极/漏极区域接触，使得有效栅极长度和物理栅极长度之间的长度的不同可以足够大。
此外，由于晶体管的有效栅极长度大于物理栅极长度，因此晶体管在“打开”状态和“关闭”状态之间可以具有更高的电流比率。在一些实施例中，Ion和Ioff的比率在从约1e5至约1e8的范围内。相应地，以上描述的具有额外的间隔的纳米线结构可以用于超低功率操作中而仍具有很好的性能。
提供了半导体结构及其形成方法的实施例。该半导体结构包括纳米线结构、在部分纳米线结构周围形成的栅极结构以及在纳米线结构的一端处形成的源极区域。此外，在源极区域和其上形成栅极结构的部分之间留下额外的间隔。因此，纳米线结构中的耗尽区可以延伸至额外的间隔，从而使得半导体结构的有效栅极长度可以大于物理栅极长度。相应地，可以改进半导体结构的性能。
在一些实施例中，提供了半导体结构。该半导体结构包括衬底和在衬底上方形成的纳米线结构。此外，纳米线结构包括第一部分、第二部分和第三部分。半导体结构还包括在纳米线结构的第三部分周围形成的栅极结构和在纳米线结构的第一部分中形成的源极区域。此外，纳米线结构中的耗尽区的长度长于栅极结构的长度并且没有与源极区域接触。
在上述半导体结构中，其中，所述耗尽区在所述纳米线结构的所述第三部分和所述第二部分中延伸并且没有在所述纳米线结构的所述第一部分中延伸。
在上述半导体结构中，其中，所述耗尽区的长度和所述栅极结构的长度的比率大于1.05。
在上述半导体结构中，其中，所述耗尽区的长度和所述栅极结构的长度的比率大于1.05，述纳米线结构的所述第二部分和所述第三部分中的掺杂浓度相同。
在上述半导体结构中，其中，所述第一部分和所述第三部分由所述纳米线结构的所述第二部分分隔开，并且所述第二部分的长度不小于所述栅极结构的长度的0.5倍。
在上述半导体结构中，其中，所述第二部分配置为足够长以使所述耗尽区延伸至所述第二部分以使所述耗尽区的长度大于所述栅极结构的长度而没有与所述源极区域接触。
在一些实施例中，提供了半导体结构。该半导体结构包括衬底和在衬底上方形成的纳米线结构。此外，纳米线结构包括第一部分、第二部分、第三部分、第四部分和第五部分。该半导体结构还包括在纳米线结构的第三部分周围形成的栅极结构和在纳米线结构的第一部分中形成的源极区域。该半导体结构还包括在纳米线结构的第五部分中形成的漏极区域。此外，耗尽区在纳米线结构的第二部分、第三部分和第四部分中延伸，从而使得耗尽区的长度大于栅极结构的长度，并且在半导体结构的“关闭”状态下，位于栅极结构下方的耗尽区没有与源极区域和漏极区域接触。
在上述半导体结构中，其中，所述栅极结构的第三长度等于所述纳米线结构的所述第三部分的长度。
在上述半导体结构中，其中，所述栅极结构的第三长度等于所述纳米线结构的所述第三部分的长度，所述第二部分具有第二长度，并且所述第二长度和所述第三长度的比率在从0.1至1的范围内。
在上述半导体结构中，其中，所述第一部分、所述第二部分、所述第三部分、所述第四部分和所述第五部分用相同类型的掺杂剂掺杂。
在上述半导体结构中，其中，所述第一部分、所述第二部分、所述第三部分、所述第四部分和所述第五部分用相同类型的掺杂剂掺杂，所述第一部分具有第一掺杂浓度，所述第二部分、所述第三部分和所述第四部分具有第二掺杂浓度，并且所述第一掺杂浓度大于所述第二掺杂浓度。
在上述半导体结构中，其中，所述第二部分和所述第四部分配置为足够长以使所述耗尽区延伸至所述第二部分和所述第四部分而没有与所述源极区域和所述漏极区域接触。
在上述半导体结构中，其中，所述第二部分中的所述耗尽区的长度小于所述第四部分中的所述耗尽区的长度。
在一些实施例中，提供了用于制造半导体结构的方法。用于制造半导体结构的方法包括在衬底上方形成纳米线结构以及在部分纳米线结构周围形成栅极结构。用于制造半导体结构的方法还包括在栅极结构的侧壁上形成间隔件以及在邻近于间隔件的部分纳米线结构中形成源极区域。此外，当半导体结构处于“关闭”状态时，纳米线结构中的耗尽区延伸至间隔件下方的部分。
在上述方法中，其中，当没有电压施加至所述栅极结构时，所述耗尽区的长度不小于所述栅极结构的长度的1.05倍。
在上述方法中，其中，所述耗尽区没有与所述源极区域接触。
在上述方法中，其中，当所述半导体结构处于“关闭”状态时，所述耗尽区和所述源极区域由所述纳米线结构的部分分隔开。
在上述方法中，其中，所述间隔件的长度配置为足够大以使所述耗尽区在位于所述间隔件下方的所述纳米线结构的部分下方延伸而没有接触所述源极区域。
在上述方法中，其中，当没有电压施加至所述栅极结构时，所述耗尽区的长度不小于所述栅极结构的长度的1.05倍，还包括：在位于所述栅极结构和所述间隔件下方的所述纳米线结构的部分中注入第一类型的掺杂剂；以及在所述源极区域中注入所述第一类型的掺杂剂，其中，所述源极区域中的掺杂浓度大于位于所述栅极结构和所述间隔件下方的所述纳米线结构的部分中的掺杂浓度。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (1)

1.一种半导体结构，包括：
衬底；
纳米线结构，形成在所述衬底上方，其中，所述纳米线结构包括第一部分、第二部分和第三部分；
栅极结构，形成在所述纳米线结构的所述第三部分周围；
源极区域，形成在所述纳米线结构的所述第一部分中，
其中，所述纳米线结构中的耗尽区的长度长于所述栅极结构的长度并且没有与所述源极区域接触。
CN201610915622.6A 2016-02-03 2016-10-21 半导体结构及其形成方法 Active CN107039499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/014,752 2016-02-03
US15/014,752 US9899490B2 (en) 2016-02-03 2016-02-03 Semiconductor structure with changeable gate length and method for forming the same

Publications (2)

Publication Number Publication Date
CN107039499A true CN107039499A (zh) 2017-08-11
CN107039499B CN107039499B (zh) 2021-11-09

Family

ID=59387079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610915622.6A Active CN107039499B (zh) 2016-02-03 2016-10-21 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US9899490B2 (zh)
CN (1) CN107039499B (zh)
TW (1) TWI715709B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034015A (zh) * 2019-04-19 2019-07-19 中国科学院微电子研究所 一种纳米线围栅器件的形成方法
CN113169221A (zh) * 2020-07-17 2021-07-23 北京大学深圳研究生院 无结纳米线场效应晶体管及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101199045A (zh) * 2005-06-14 2008-06-11 德克萨斯仪器股份有限公司 短沟道半导体器件加工
US20110315950A1 (en) * 2010-06-28 2011-12-29 International Business Machines Corporation Nanowire fet with trapezoid gate structure
US20120305893A1 (en) * 2010-02-19 2012-12-06 University College Cork-National University of Ireland ,Cork Transistor device
CN103227197A (zh) * 2012-01-27 2013-07-31 国际商业机器公司 场效应晶体管和形成晶体管的方法
JP5312938B2 (ja) * 2006-06-21 2013-10-09 パナソニック株式会社 電界効果トランジスタ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969659B1 (en) * 2004-08-12 2005-11-29 International Business Machines Corporation FinFETs (Fin Field Effect Transistors)
US20060202266A1 (en) * 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
EP2161755A1 (en) 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Junctionless Metal-Oxide-Semiconductor Transistor
EP2239781A1 (en) * 2009-04-06 2010-10-13 University College Cork-National University of Ireland, Cork Variable barrier tunnel transistor
US8173993B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors
US8889497B2 (en) 2012-12-28 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN103915484B (zh) * 2012-12-28 2018-08-07 瑞萨电子株式会社 具有被改造以用于背栅偏置的沟道芯部的场效应晶体管及制作方法
US9184269B2 (en) 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US9633835B2 (en) * 2013-09-06 2017-04-25 Intel Corporation Transistor fabrication technique including sacrificial protective layer for source/drain at contact location

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101199045A (zh) * 2005-06-14 2008-06-11 德克萨斯仪器股份有限公司 短沟道半导体器件加工
JP5312938B2 (ja) * 2006-06-21 2013-10-09 パナソニック株式会社 電界効果トランジスタ
US20120305893A1 (en) * 2010-02-19 2012-12-06 University College Cork-National University of Ireland ,Cork Transistor device
US20110315950A1 (en) * 2010-06-28 2011-12-29 International Business Machines Corporation Nanowire fet with trapezoid gate structure
CN103227197A (zh) * 2012-01-27 2013-07-31 国际商业机器公司 场效应晶体管和形成晶体管的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034015A (zh) * 2019-04-19 2019-07-19 中国科学院微电子研究所 一种纳米线围栅器件的形成方法
CN110034015B (zh) * 2019-04-19 2021-07-23 中国科学院微电子研究所 一种纳米线围栅器件的形成方法
US11594608B2 (en) 2019-04-19 2023-02-28 Institute of Microelectronics, Chinese Academy of Sciences Method for forming gate-all-around nanowire device
CN113169221A (zh) * 2020-07-17 2021-07-23 北京大学深圳研究生院 无结纳米线场效应晶体管及其制造方法
CN113169221B (zh) * 2020-07-17 2023-06-27 北京大学深圳研究生院 无结纳米线场效应晶体管及其制造方法

Also Published As

Publication number Publication date
CN107039499B (zh) 2021-11-09
US9899490B2 (en) 2018-02-20
US20170222007A1 (en) 2017-08-03
TWI715709B (zh) 2021-01-11
TW201740565A (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
US9882032B2 (en) Structure and method for FinFET device with buried sige oxide
US10453961B2 (en) Structure and method for SRAM FinfET device
US9437683B2 (en) Method and structure for FinFET device
US9153670B2 (en) Semiconductor device and fabricating the same
CN103915345B (zh) 半导体器件及其制造方法
US10700075B2 (en) Structure and method for SRAM FinFET device having an oxide feature
CN106206314B (zh) 修整鳍结构的方法
CN102376766B (zh) 半导体设备及其制造方法
CN106328539A (zh) 多栅极器件及其制造方法
TWI617026B (zh) 半導體裝置及製造半導體裝置的方法
CN109727867A (zh) 半导体器件及其制造方法
CN104835843B (zh) 具有异质结构沟道的场效应晶体管
CN104022027B (zh) 结合有多种栅叠层组成的电路
US20150236134A1 (en) Method of manufacturing semiconductor device
US10861749B2 (en) Using a metal-containing layer as an etching stop layer and to pattern source/drain regions of a FinFET
CN106170867A (zh) 用于垂直型半导体器件的选择性再生长顶部接触部
CN107104139A (zh) 半导体器件及其制造方法
CN108231876A (zh) 半导体结构及其制造方法
TW201926499A (zh) 測試半導體結構的方法
US9947594B2 (en) Semiconductor device and manufacturing method thereof
US9450094B1 (en) Semiconductor process and fin-shaped field effect transistor
CN107039499A (zh) 半导体结构及其形成方法
CN103325787B (zh) Cmos器件及其制造方法
CN106531793A (zh) 具有外延层的半导体结构
CN104347709B (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant