CN101199045A - 短沟道半导体器件加工 - Google Patents

短沟道半导体器件加工 Download PDF

Info

Publication number
CN101199045A
CN101199045A CNA2006800213961A CN200680021396A CN101199045A CN 101199045 A CN101199045 A CN 101199045A CN A2006800213961 A CNA2006800213961 A CN A2006800213961A CN 200680021396 A CN200680021396 A CN 200680021396A CN 101199045 A CN101199045 A CN 101199045A
Authority
CN
China
Prior art keywords
doping content
region
injection technology
extension area
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800213961A
Other languages
English (en)
Inventor
J-P·科林
W·熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101199045A publication Critical patent/CN101199045A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7857—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET of the accumulation type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation

Abstract

本发明公开了积累型多栅晶体管器件(1100)的形成。形成这些器件以便减弱短沟道效应，特别地，一种或多种类型的掺杂剂材料被注入沟道区、延伸区和/或源(1104)/漏(1106)区内以减轻可能导致不希望的漏电流的沟道区中导电通路的建立和电子积累。

Description

短沟道半导体器件加工
技术领域
【001】本发明一般地涉及半导体器件，更具体地涉及对具有短沟道区的半导体器件进行加工。
背景技术
【002】金属氧化物半导体场效应晶体管(MOSFET)广泛用于电子产业中进行与模拟和数字电信号相关的开关、放大、滤波以及其他任务。传统平面MOS晶体管包括形成于半导体衬底上的栅结构(称为栅堆栈)。该栅堆栈一般包括位于衬底上的薄栅电介质和位于栅电介质之上的栅电极。在该栅结构任一侧的衬底中形成源区和漏区，从而在栅结构之下的衬底的上表面限定沟道区。
【003】工作时，使栅电极通电以在衬底的沟道区中产生电场，因此使栅电介质下面的沟道薄部分反型并允许少数载流子通过沟道在源/漏区之间移动。晶体管的阈值电压(Vt)是通过在栅堆栈下的半导体衬底的表面形成反型层(例如，其中少数载流子的浓度超过多数载流子的浓度)以使沟道导电所需的栅电压值。
【004】在半导体产品的制造和设计中存在连续工艺，其中电器件的特征尺寸正被缩小以便例如增加器件密度、改善性能(如提高开关速度)以及降低功耗。例如，希望的是缩小晶体管栅堆栈的长度并由此缩小源区和漏区之间的沟道长度，从而提高驱动电流性能，特别是对于在降低的栅电压的操作。栅结构的长度一般是平面晶体管中的最小尺度。然而，光刻一般限制了能够可靠缩小晶体管尺寸的程度，其中最小栅长一般受限于利用当前光刻和刻蚀技术可以重复图形化和刻蚀的最小尺寸。
【005】除了加工工艺限制外，性能限制也是降低传统平面晶体管尺寸(具体而言是栅长)的障碍。例如，随着栅长被缩短，晶体管性能可能因短沟道效应而退化。在具有较长沟道的器件中，栅电压及其产生的电场主要控制栅极下面的电荷耗尽。然而，在较短沟道的器件中，沟道区还受源区和漏区电压影响，导致由于Vt下降而产生的断态电流增大、亚阈值斜率退化以及输出电流减小。此外，因为耗尽缩短的沟道需要较低栅电压，电子由源区注入漏区的势垒降低——这种情况有时候称为漏致势垒降低(DIBL)。
【006】由于在平面晶体管的尺寸缩小方面达到了性能和工艺极限，最近已把注意力转到具有“多栅”的晶体管设计(例如，非平面MOS晶体管)。理论上，这些设计通过围绕沟道的两侧或多侧设置栅电极来对缩小的尺寸(即“缩尺”)沟道提供更多的控制，由此对相同的栅电介质厚度可以获得较短的沟道长度或者类似的沟道长度可以用于较厚的栅电介质层。由于栅电极材料的增加量所提供的额外控制，这一般用来改善电流驱动和短沟道特性。
【007】图1和图2说明了一些多栅晶体管设计的示例，这些设计一般以它们相应的栅结构形状来命名。双栅和三栅晶体管102和104分别示于图1中，而四栅晶体管106和“PI”栅晶体管108示于图2中。这些晶体管形成于绝缘体上硅(SOI)晶片110中，该晶片包括硅衬底112和上覆的氧化物绝缘体114以及在氧化物114上面厚20.0-50.0nm的半导体层(未图示)。在形成晶体管时，上面的半导体层被刻蚀掉，留下半导体材料的隔离岛或隔离块116，并在半导体块65上形成栅结构(G)，块区116的两端经掺杂以在其中形成源区(S)和漏区(D)，如图1和图2所示。多栅的设计提供了通过减轻缩尺的平面晶体管中出现的短沟道效应来改善晶体管性能的前景。这主要归因于在沟道硅体中控制电场的能力，因为栅极延伸到沟道的多个外侧上。
【008】除了反转型多栅晶体管，积累型多栅器件也被开发作为可替代晶体管设计的进一步扩展。积累型晶体管器件一般提供高电流驱动和降低的短沟道效应，其中此类器件中的阈值电压受限于可容纳于小沟道区体积中的掺杂原子数量和对可用栅极材料的选择。因此，特别是当试图使用肖特基源极和漏极器件时，积累型结构的使用增大了可用阈值电压的范围并且为深亚微米结构提供了额外的性能。
【009】在操作中，当积累型晶体管被开启时，在器件的上、左和右界面处形成积累层。同时，该器件的本体(或“基体”)是准中性的(即未耗尽)。该器件中的总电流是积累沟道中的电流和中性本体中的电流之和。当该器件被关闭时，从界面中产生的耗尽区交汇在器件的中心附近并夹断连接源区和漏区的硅的准中性部。只要掺杂剂原子的浓度值保持相对较低，该夹断机制就能很好地起作用。然而，增大的掺杂剂浓度会导致在沟道区中出现足够数量的电子(或电子浓度)，以致漏电流在沟道区中形成。当沟道长度减小时尤其如此。要明白尽管这里讨论的是n型沟道器件的情况，但假如对掺杂剂原子和施加偏压进行适当的极性改变，所描述的基本原理也适用于p型沟道器件。
【010】这示于图3-图10中，其中说明了不同的沟道长度和掺杂剂浓度，其漏电流可能(或没有)达到顶点。例如，在图3和图4中，说明了第一PI栅积累型多栅晶体管器件300，其中图4是图3沿线4-4的截面图。晶体管器件300具有设于沟道区304之上的栅结构302。栅结构302的栅电极材料306延伸进入晶体管300的掩埋氧化物308中，而晶体管300的源区(S)和漏区(D)310、312位于沟道区304的任一侧。栅电极材料306未显示于图4中。在该示例中，沟道304的长度为L＝80nm，掺杂浓度为1017cm-3。在这种情况下，导电通路314在沟道区304中未完全连接或未形成。因此，当器件关闭(VG＝0V且VD＝1V)时，较长的沟道长度和相对低的掺杂剂浓度导致沟道区中的很少-没有电子，而在其中形成漏电流的可能性因此实际上不存在。
【011】在图5和图6中，说明了第二PI栅积累型多栅晶体管器件500，其中图6是图5沿线6-6的截面图。晶体管器件500也具有设于沟道区504之上的栅结构502，同时栅结构502的栅电极材料506延伸进入晶体管500的掩埋氧化物508中，而晶体管500的源区(S)和漏区(D)510、512位于沟道区504的任一侧。栅电极材料506未显示于图6中。在该示例中，沟道区504的长度仍为L＝80nm，但掺杂浓度增大至1018cm-3。在这种情况下，导电通路514可能开始形成在沟道区504内。但是，即使随着掺杂剂浓度增大，较长的沟道长度在源区510和漏区512之间仍提供了充分间隔，以致当器件500关闭(VG＝0V且VD＝1V)时，沟道区504中的电子数(如果有的话)保持相对不足以使漏电流在沟道区504中形成。
【012】图7和图8说明了第三PI栅积累型多栅晶体管器件700，其中图8是图7沿线8-8的截面图。晶体管器件700的栅结构702设于沟道区704之上，其中栅结构702的栅电极材料706延伸进入晶体管700的掩埋氧化物708中。晶体管700的源区(S)和漏区(D)710、712位于沟道区704的任一侧。栅电极材料706未显示于图8中。在该示例中，沟道区704的长度减小至L＝30nm，而掺杂浓度为1017cm-3。在这种情况下，更明显的导电通路714在沟道区704中形成且减小的沟道长度允许在沟道区704中建立1016cm-3的电子浓度。然而，当器件700关闭(VG＝0V且VD＝1V)时，该电子积累对于在沟道区704中形成漏电流而言仍然可能是不够的。
【013】图9和图10说明了第四也是最后一个PI栅积累型多栅晶体管器件900，其中图10是图9沿线10-10的截面图。晶体管器件900的栅结构902设于器件900的沟道区904之上。栅结构902的栅电极材料906延伸进入晶体管900的掩埋氧化物908中，而晶体管900的源区(S)和漏区(D)910、912位于沟道区904的任一侧。栅电极材料906未显示于图10中。在该示例中，沟道区904的长度再次减小至L＝30nm，而掺杂浓度重新提高至1018cm-3。在这种情况下，实质的导电通路914在沟道区中形成，由此当器件900关闭(VG＝0V且VD＝1V)时，实际相当数量的电子能够积累于沟道区904中，导致在此区域产生不希望的漏电流。
【014】因此，仍然需要改进的晶体管器件和制造技术以实现减小尺寸的优势，但要减轻或避免短沟道效应比如泄漏通道的形成，例如特别是在积累型多栅晶体管器件中进行增大的掺杂浓度的地方。
发明内容
【015】本发明的一个或多个方面涉及形成积累型多栅晶体管器件以便减轻短沟道效应。具体而言，一种或多种类型的掺杂剂材料被注入到该晶体管的沟道区、一个或多个延伸区和/或源区或漏区，以减轻可能导致不希望的漏电流的沟道区中导电通路的建立和电子的积累。
附图说明
【016】图1(现有技术)是说明多栅晶体管设计的示例的透视图，所述晶体管设计包括双栅和三栅晶体管。
【017】图2(现有技术)是说明其他多栅晶体管设计的示例的透视图，所述晶体管设计包括四栅和“PI”栅晶体管。
【018】图3(现有技术)是说明第一示例性多栅晶体管器件的截面图，该器件具有较长沟道区和较轻掺杂浓度。
【019】图4(现有技术)是图3中的晶体管沿线4-4的截面图。
【020】图5(现有技术)是说明第二示例性多栅晶体管器件的截面图，该器件具有较长沟道区和较重掺杂浓度。
【021】图6(现有技术)是图5中的晶体管沿线6-6的截面图。
【022】图7(现有技术)是说明第三示例性多栅晶体管器件的截面图，该器件具有减小的沟道长度和较轻掺杂浓度。
【023】图8(现有技术)是图7中的晶体管沿线8-8的截面图。
【024】图9(现有技术)是展示第四示例性多栅晶体管器件的截面图，该器件具有减小的沟道长度和较重掺杂浓度。
【025】图10(现有技术)是图9中的晶体管沿线10-10的截面图。
【026】图11是依照本发明的一个或多个方面形成的第一示例性积累型多栅晶体管器件的侧视图。
【027】图12是图11中的晶体管沿线12-12的截面图。
【028】图13是依照本发明的一个或多个方面形成的第二示例性积累型多栅晶体管器件的侧视图。
【029】图14是图13中的晶体管沿线14-14的截面图。
【030】图15是依照本发明的一个或多个方面形成的第三示例性积累型多栅晶体管器件的侧视图。
【031】图16是图15中的晶体管沿线16-16的截面图。
【032】图17是依照本发明的一个或多个方面形成的第四示例性积累型多栅晶体管器件的侧视图。
【033】图18是图17中的晶体管沿线18-18的截面图。
【034】图19是依照本发明的一个或多个方面形成的第五示例性积累型多栅晶体管器件的侧视图。
【035】图20是图19中的晶体管沿线20-20的截面图。
【036】图21是依照本发明的一个或多个方面形成的第六示例性积累型多栅晶体管器件的侧视图。
【037】图22是图21中的晶体管沿线22-22的截面图。
【038】图23是依照本发明的一个或多个方面形成的第七示例性积累型多栅晶体管器件的侧视图。
【039】图24是图23中的晶体管沿线24-24的截面图。
【040】图25是依照本发明的一个或多个方面形成的第八示例性积累型多栅晶体管器件的侧视图。
【041】图26是图25中的晶体管沿线26-26的截面图。
【042】图27是依照本发明的一个或多个方面形成的第九示例性积累型多栅晶体管器件的侧视图。
【043】图28是图27中的晶体管沿线28-28的截面图。
【044】图29是依照本发明的一个或多个方面形成的第十示例性积累型多栅晶体管器件的侧视图。
【045】图30是图29中的晶体管沿线30-30的截面图。
【046】图31是依照本发明的一个或多个方面形成的第十一示例性积累型多栅晶体管器件的侧视图。
【047】图32是图31中的晶体管沿线32-32的截面图。
【048】图33是依照本发明的一个或多个方面形成的第十二示例性积累型多栅晶体管器件的侧视图。
【049】图34是图33中的晶体管沿线34-34的截面图。
具体实施方式
【050】图11和图12说明了依照本发明的一个或多个方面形成的第一示例性积累型多栅晶体管器件1100。在图11中，描述了半导体衬底1102的横截面，其中源区1104和漏区1106、延伸区1108、1110及沟道区1112形成于衬底1102中。在图12中(未示于图11中)可以看出在该多栅实施例中薄栅电介质1114和栅电极1116围绕沟道区1112。另外，部分栅电极1116可能延伸进入衬底1102上的掩埋氧化物(未示出)中。要明白，这里所谓的“衬底”可以包含任何类型的半导体本体(例如，硅、锗硅、SOI)比如半导体晶片或晶片上的一个或多个管芯，以及任何其他类型的半导体和/或与之相关的外延层。
【051】依照本发明的一个和多个方面，沟道区1112的一部分被掺杂以减轻短沟道效应。该掺杂阻止沟道区1112中导电通路的建立，并因而限制沟道内的电子积累，该电子积累会导致不希望的漏电流。在该说明性示例中，沟道区1112的下部1118具有第一较低的掺杂剂浓度(N-或P)，而沟道区1112的上部1120具有第二稍微增加的掺杂剂浓度(N)。延伸区1108、1110具有第三较高的掺杂剂浓度(N+)，而源区1104和漏区1106具有第四最高的掺杂剂浓度(N++)。
【052】参考图12，可以看出(在该示例中)仅沟道区1112的底部中心1122具有第一种较低的掺杂剂浓度(N-或P)。这可以通过使用倾斜的注入工艺来实现。例如，整体衬底可以通过第一注入工艺以第一较低的掺杂剂浓度进行初始均匀掺杂。然后第二倾斜的注入工艺可以用来选择性掺杂沟道区1112的顶部1124和侧壁1126以获得第二掺杂剂浓度N。要明白，尽管在该说明性示例中沟道区1112的整体长度1128被描述成被掺杂，但整体长度1128并不都需要掺杂以减轻短沟道效应。相反，仅需对沟道区1112的足够长度进行掺杂以阻止在其中形成导电通路。例如，这可能对应于长度1128的约一半的长度。
【053】换言之，整个硅区1112被首先掺杂以获得低浓度，该浓度基本上等于区域1118中的最终浓度。然后，额外杂质通过倾斜的离子注入工艺被添加以获得图12中的区域1124和1126中的较高掺杂浓度，这些区域也对应于图11中的区域1120。
【054】一旦沟道区1112被充分掺杂，在沟道区1112之上形成栅电介质1114和栅电极1116(未示于图11中)。作为替代，额外掺杂剂可以在生长或沉积栅电介质材料之后被引入，该额外掺杂剂用来在图12中的区域1124和1126中获得较高的掺杂浓度，这些区域也对应于图11中的区域1120。要明白，栅电介质1114和栅电极1116可以通过以下方式形成：在衬底1102之上施加栅电介质材料的薄层，然后在栅电介质材料层之上形成栅电极材料层。然后对栅电极材料层和栅电介质材料薄层进行图形化以形成栅电极1116和薄栅电介质1114。栅电极材料层可以包含任何合适的导电材料(例如，基于多晶硅的材料、金属、金属硅化物)，并且例如可以形成在约200埃到约5000埃之间的厚度。栅电极材料层可以包括掺杂剂例如p型掺杂剂(例如，硼)或n型掺杂剂(例如，磷)，其决定于要形成的晶体管类型，并且该掺杂剂可以初始施加于该层中或者随后添加于其中。栅电介质材料薄层可以包含任何合适的非导电材料(例如，基于氧化物的材料)，并且例如可以通过热氧化工艺形成，例如在有氧气的情况下时在约800℃至约1000℃之间的温度下厚度为约20埃到约500埃之间。
【055】形成栅电介质1114和栅电极1116后，执行第三和第四注入工艺以分别建立第三浓度(N+)的延伸区1108、1110和第四浓度(N++)的源区1104和漏区1106。要明白，在第三和第四注入工艺中，栅极阻挡掺杂剂原子冲击衬底1102中形成沟道区1112的区域。但是，延伸区1108、1110中的一些掺杂剂原子可能例如在随后的“激活”热处理过程中会稍微横向扩散到沟道区1112中。通常，侧壁隔离层(未图示)邻近栅极形成并用来阻挡来自第四注入工艺(此工艺用来建立第四浓度(N++)的源区1104和漏区1106)的掺杂剂原子冲击衬底1102中形成延伸区1108、1110的区域。在此之后，执行形成硅化物、金属化和/或其他后端处理。作为示例，第一种浓度可能对应于每立方厘米约1015至约1017掺杂剂原子的浓度，第二种浓度可能对应于每立方厘米约2×1017至约5×1018掺杂剂原子的浓度，第三种浓度可能对应于每立方厘米约5×1018至约5×1019掺杂剂原子的浓度，而第四种浓度可能对应于每立方厘米约1019至约2×1020掺杂剂原子的浓度。
【056】图13和图14说明了依照本发明的一个或多个方面形成的第二示例性多栅晶体管器件1100。该晶体管1100可以如上关于图11和图12所述的过程来形成，除了倾斜的注入工艺不是可用的以致第二注入工艺是基本上垂直的。如此，第二注入工艺仅处理沟道区1112的约上半部1130的一些，以便在其中形成第二掺杂浓度N(而不是如图12所示，处理沟道区1112的顶部1124和侧壁1126)。因此，沟道区1112的约下/底半部1132拥有第一种浓度N-或P(而不是仅沟道区1112的底中心部分1122，如图12所示)。
【057】图15和图16说明了依照本发明的一个或多个方面形成的第三示例性多栅晶体管器件1100。该晶体管1100可以如上参照图11和图12所述的过程来形成，除了一个或多个延伸区1108、1110中的至少一些被掺杂以减轻短沟道效应，而不是沟道区1112被掺杂。例如，整体衬底可以通过第一注入工艺进行初始均匀掺杂以便在其中建立第一较低掺杂剂浓度(N-或P)。然后第二注入工艺可以用来选择性掺杂沟道区1112以获得第二掺杂剂浓度N。在形成栅电介质1114和栅电极1116后，可以执行第三注入工艺以建立第三掺杂剂浓度(N+)。在该说明性示例中，第三注入工艺实施倾斜的注入，使得一个或多个延伸区1108、1110中的顶部1134和侧壁1136具有第三掺杂剂浓度，而一个或多个延伸区1108、1110中的底部中心部分1138保持第一掺杂剂浓度(N-或P)。然后执行第四注入工艺以便在源区1104和漏区1106中形成第四掺杂剂浓度N++(一般在形成邻近栅极的侧壁隔离层之后)。要明白，仅被掺杂的一个或多个延伸区1108、1110的数量(例如，长度)1140必须足够长以减轻短沟道效应，而不是掺杂延伸区1108、1110的任一区的全部。
【058】图17和图18说明了依照本发明的一个或多个方面形成的第四示例性多栅晶体管器件1100。该晶体管1100与图15和图16中所述的类似，但其采用非倾斜注入(如上关于图13和图14所述的)。因此，第三注入工艺仅处理一个或多个延伸区1108、1110中的约上半部1142的一些以便在其中注入第三掺杂浓度N++(而不是如图16所示，处理一个或多个延伸区1108、1110中的顶部1134和侧壁1136)。因此延伸区1108、1110的各自约下半部1144保持第一掺杂剂浓度N-或P。
【059】图19和图20说明了依照本发明的一个或多个方面形成的第五示例性多栅晶体管器件1100。在该示例中，源区1104和漏区1106的至少一些包括替代掺杂以减轻短沟道效应并且该晶体管缺少延伸区。因此，整体衬底可以通过第一注入工艺进行初始均匀掺杂以便在其中建立第一较低掺杂剂浓度(N-或P)。然后第二注入工艺可以用来选择性掺杂沟道区1112以获得第二掺杂剂浓度N。既然不存在延伸区，因此省略第三注入工艺。因而，在形成栅电介质1114和栅电极1116后，执行倾斜的第四注入工艺以便在源区1104和/或漏区1106的至少一些内建立第四掺杂剂浓度N++。在该说明性示例中，倾斜的第四注入工艺沿源区1104和/或漏区1106的顶部1146和侧壁1148形成第四掺杂浓度。如此，源区1104和/或漏区1106的底部中心部分1150保持第一掺杂剂浓度(N-或P)。要明白，仅被掺杂的源区1104和/或漏区1106的数量(例如，长度)1152必须足够长以减轻短沟道效应，而不是掺杂源区1104和/或漏区1106的全部。
【060】图21和图22说明了依照本发明的一个或多个方面形成的第六示例性多栅晶体管器件1100。该晶体管1100与图15和图16中所述的类似，其中该晶体管缺少延伸区且具有掺杂的源区1104和/或漏区1106以减轻短沟道效应。然而，在该示例中未使用倾斜的注入。因此，代替掺杂源区1104和/或漏区1106的顶部1146和侧壁1148(图20)，第四注入工艺仅掺杂源区1104和/或漏区1106的约上半部1154的至少一些，以便在其中注入第四掺杂浓度。如此，源区1104和/或漏区1106的约下半部1156保持第一掺杂剂浓度(N-或P)。
【061】图23和图24说明了依照本发明的一个或多个方面形成的另一个示例性多栅晶体管器件，其中源区1104和漏区1106包含一种或多种金属而不是(已掺杂的)硅。金属源区和漏区通常用于晶体管中来改善源极和漏极电阻。所用的金属是诸如铂或钨的“真”金属以及具有类似于这些金属的电学特性的化合物。这包括金属硅化物，例如钛、钼、钴、镍、铱、铂、铒、钇及其他稀土金属硅化物。它还包括涉及这些金属组合的金属硅化物比如铂-铒硅化物，以及由锗替代硅的化合物比如锗-铂和锗-硅-铂-铒化合物。这些化合物可以是掺杂的或未掺杂的，并且其掺杂杂质的部分可以扩散到硅中或者不扩散到硅中。金属和硅之间的接触可以是欧姆型或者肖特基型。
【062】图23和图24说明了依照本发明的一个或多个方面形成的第七示例性多栅晶体管器件1100。该晶体管1100与图11和图12中所述的类似，其中沟道区1112的上层部分1158的至少一些被掺杂以具有第二掺杂浓度N。这通过以下过程来完成：在整体衬底中通过第一注入工艺进行均匀掺杂以具有第一掺杂剂浓度后，利用倾斜的第二注入工艺在沟道区1112的顶部1160和侧壁1162的至少一些内形成第二掺杂浓度。因此，沟道区1112的底部中心部分1164的至少一些仍保持第一掺杂剂浓度N-或P。然后，通常在形成栅电介质1114和栅电极1116之后，执行第三注入工艺以建立延伸区1108、1110。由于金属源区1104和漏区1106未被掺杂，没有示出第四注入工艺。如上关于图11和图12所述，不需要对整个长度1166进行掺杂以减轻短沟道效应。相反，仅需对沟道区1112的足够长度进行掺杂以阻断在其中形成导电通路。
【063】图25和图26说明了依照本发明的一个或多个方面形成的第八示例性多栅晶体管器件1100。该晶体管1100与图23和图24中所述的类似，其中沟道区1112再次被掺杂以减弱短沟道效应，但未实施倾斜的注入工艺。因此，大体垂直的第二注入工艺给沟道区1112的约上半部1168的至少一些给予第二掺杂浓度N，而沟道区的约下半部1170保持第一掺杂剂浓度N-或P。接着进行第三注入工艺，建立具有第三掺杂剂浓度N+的延伸区1108、1110。
【064】图27和图28说明了依照本发明的一个或多个方面形成的第九示例性多栅晶体管器件1100。该晶体管1100与图15和图16中所述的类似，其中一个或多个延伸区1108、1110的至少一些被掺杂以减轻短沟道效应。因此，在用第一注入进行掺杂以均匀获得第一掺杂浓度之后，执行第二注入以获得第二掺杂浓度(在沟道区1112中)，然后形成栅电介质1114和栅电极1116，接着可以执行第三注入工艺，以便在一个或多个延伸区1108、1110的至少一些内建立第三掺杂剂浓度。倾斜的注入用于第三注入工艺中，以致一个或多个延伸区1108、1110的顶部1172和侧壁1174的至少一些具有第三掺杂剂浓度，而一个或多个延伸区1108、1110的底部中心部分1176保持第一掺杂剂浓度(N-或P)。另外，被掺杂的一个或多个延伸区1108、1110的数量(例如，长度)1178仅需要足够长以减轻短沟道效应，而不需对延伸区1108、1110的任何一个的整体进行掺杂。
【065】图29和图30说明了依照本发明的一个或多个方面形成的第十示例性多栅晶体管器件1100。该晶体管1100与图17和图18中所述的类似，其中一个或多个延伸区1108、1110的至少一些被掺杂以减轻短沟道效应，但未实施倾斜的注入。因此，该器件如上关于图27和图28所述的来形成，除了第三注入工艺是大体垂直的，使得一个或多个延伸区1108、1110的约上半部1180的至少一些被处理以便在其中注入第三掺杂浓度N+。因此，延伸区1108、1110中的相应约下半部1182保持第一掺杂剂浓度N-或P。
【066】图31和图32说明了依照本发明的一个或多个方面形成的第十一示例性多栅晶体管器件1100。该晶体管1100与图23和图24中所述的类似，其中沟道区1112的至少一部分被掺杂以减轻短沟道效应。但是，在该示例中没有示出延伸区。如此，由于使用了金属源区1104和漏区110，第三注入工艺未被实施，第四也未被实施。这里，第二注入工艺是倾斜的，以致第二掺杂浓度N被引入到沟道区1112的至少一些的顶部1184和侧壁1186内。因此，沟道区1112的底部中心部分1188保持为由均匀第一注入工艺所建立的第一掺杂剂浓度N-或P。同样的，不需要对沟道区1112的整个长度1190进行掺杂以减轻短沟道效应。相反，仅需对沟道区1112的足够长度进行掺杂以阻断在其中形成导电通路。
【067】图33和图34说明了依照本发明的一个或多个方面形成的第十二示例性多栅晶体管器件1100。该晶体管1100与图31和图32中所述的类似，除了在第二注入工艺中未实施倾斜的注入。相反，第二注入工艺是大体垂直的，以致沟道区1112的至少一些的约上半部1192被掺杂以具有第二掺杂浓度。因此，沟道区1112的约下半部1194维持在由均匀第一注入工艺所建立的第一掺杂剂浓度。
【068】要明白尽管在这里说明了具体掺杂剂类型，但本发明的一个或多个方面并不受此限制。例如，依照本文教导，对例如PMOS晶体管器件可以实施p型源/漏注入(例如，硼(B或BF2))。类似地，依照本文教导，对例如NMOS晶体管器件可以实施n型源/漏注入(例如，磷(P)和/或砷(As))。同样地，尽管这里引用了一种多栅晶体管器件，但本发明的一个或多个方面可应用于任何类型的多栅晶体管器件，包括但不局限于例如双栅晶体管、三栅晶体管、四栅晶体管、PI栅晶体管和Ω晶体管。此外，要明白本文所提供的沟道掺杂可以简单、有效且廉价地实施于CMOS加工工艺中。还要明白，这里所描述的层和/或元件相对彼此以特定尺寸进行说明(例如，层与层间的尺寸和/或取向)以便简化和易于理解，并且这些元件的实际尺寸可以基本不同于这里所示的尺寸。
【069】另外，除非另有规定和/或相反说明，这里阐述的任何一个或多个层都可以通过任何数量的合适方法来形成，这些方法例如通过旋涂技术、溅射技术(例如，磁控溅射和/或离子束溅射)、(热)生长技术和/或沉积技术比如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、常压CVD(APCVD)、低压CVD(LPCVD)、金属有机CVD(MOCVD)和/或等离子增强CVD(PECVD)，并且可以通过任何适当方式(除非另外具体指明)例如刻蚀和/或光刻技术进行图案化。
【070】与本发明相关领域的技术人员要明白可以对所描述的示例性实施例进行各种添加、删减、替代或其他修改，所有这些都包含于要求保护发明的范围之内。

Claims (10)

1.一种形成多栅晶体管器件的方法，包括：
执行第一注入工艺以便在半导体衬底内获得第一掺杂浓度；
执行第二注入工艺以便在所述晶体管的沟道区建于其中的所述半导体衬底的区域内获得第二掺杂浓度；
在所述晶体管的所述沟道区建于其中的所述半导体衬底的所述区域上形成多栅电介质；
在所述电介质上形成多栅电极；以及
执行第三注入工艺以建立邻近所述沟道区的第一侧面的第一延伸区和邻近所述沟道区的第二侧面的第二延伸区，所述第一和第二延伸区具有第三掺杂浓度。
2.根据权利要求1所述的方法，进一步包括：
执行第四注入工艺以建立邻近所述第一延伸区的源区和邻近所述第二延伸区的漏区，所述源区和漏区具有第四掺杂浓度，其中所述第四掺杂浓度大于所述第三掺杂浓度，所述第三掺杂浓度大于所述第二掺杂浓度，而所述第二掺杂浓度大于所述第一掺杂浓度。
3.根据权利要求2所述的方法，其中所述第二注入工艺仅对所述区域的一部分进行掺杂。
4.根据权利要求1所述的方法，其中所述第三注入工艺仅对所述第一延伸区和第二延伸区中的一个或两个的一部分进行掺杂；并且该方法进一步包括：
执行第四注入工艺，以建立邻近所述第一延伸区的源区和邻近所述第二延伸区的漏区，所述源区和漏区具有第四掺杂浓度，其中所述第四掺杂浓度大于所述第三掺杂浓度，所述第三掺杂浓度大于所述第二掺杂浓度，而所述第二掺杂浓度大于所述第一掺杂浓度。
5.根据权利要求1所述的方法，其中所述第二注入工艺仅对所述区域的一部分进行掺杂；并且该方法进一步包括：
形成邻近所述第一延伸区的金属源区和邻近所述第二延伸区的金属漏区，其中所述第三掺杂浓度大于所述第二掺杂浓度，而所述第二掺杂浓度大于所述第一掺杂浓度。
6.根据权利要求1所述的方法，其中所述第三注入工艺仅对所述第一延伸区和第二延伸区中的一个或两个的一部分进行掺杂；并且该方法进一步包括：
形成邻近所述第一延伸区的金属源区和邻近所述第二延伸区的金属漏区，其中所述第三掺杂浓度大于所述第二掺杂浓度，而所述第二掺杂浓度大于所述第一掺杂浓度。
7.根据权利要求1所述的方法，其中所述第二注入工艺仅对所述区域的一部分进行掺杂；并且该方法进一步包括：
形成邻近所述沟道区的第一侧面的金属源区和邻近所述沟道区的第二侧面的金属漏区，其中所述第二掺杂浓度大于所述第一掺杂浓度。
8.根据权利要求2-7中任一项所述的方法，其中所述部分对应于所述区域的顶部区和侧壁区中的至少一些，以致所述区域的底部中心区的至少一些保持在所述第一掺杂浓度。
9.根据权利要求8所述的方法，其中上述注入工艺中的至少一种工艺实施倾斜的注入工艺。
10.根据权利要求2-7中任一项所述的方法，其中所述部分对应于所述区域的约上半部的至少一些，以致所述区域的约下半部的至少一些保持在所述第一掺杂浓度。
CNA2006800213961A 2005-06-14 2006-06-14 短沟道半导体器件加工 Pending CN101199045A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/152,596 US7253043B2 (en) 2005-06-14 2005-06-14 Short channel semiconductor device fabrication
US11/152,596 2005-06-14

Publications (1)

Publication Number Publication Date
CN101199045A true CN101199045A (zh) 2008-06-11

Family

ID=37524597

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800213961A Pending CN101199045A (zh) 2005-06-14 2006-06-14 短沟道半导体器件加工

Country Status (6)

Country Link
US (1) US7253043B2 (zh)
EP (1) EP1894232A4 (zh)
JP (1) JP2008547204A (zh)
KR (1) KR100952759B1 (zh)
CN (1) CN101199045A (zh)
WO (1) WO2006138404A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219242A (zh) * 2013-03-28 2013-07-24 北京大学 调节多栅结构器件阈值电压的方法
CN107039499A (zh) * 2016-02-03 2017-08-11 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382162B2 (en) * 2005-07-14 2008-06-03 International Business Machines Corporation High-density logic techniques with reduced-stack multi-gate field effect transistors
US20090317937A1 (en) * 2008-06-20 2009-12-24 Atul Gupta Maskless Doping Technique for Solar Cells
US20120305893A1 (en) * 2010-02-19 2012-12-06 University College Cork-National University of Ireland ,Cork Transistor device
JP5799620B2 (ja) * 2011-07-08 2015-10-28 株式会社リコー 半導体装置
US8803233B2 (en) * 2011-09-23 2014-08-12 International Business Machines Corporation Junctionless transistor
KR101979637B1 (ko) * 2012-11-26 2019-08-28 삼성전자주식회사 반도체 소자
US8847324B2 (en) * 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
JP6233874B2 (ja) * 2013-06-04 2017-11-22 ローム株式会社 半導体装置および半導体装置の製造方法
FR3069952B1 (fr) 2017-08-07 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal
JP2020096000A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 半導体素子および半導体素子の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994002962A1 (en) * 1989-03-02 1994-02-03 Thunderbird Technologies, Inc. Fermi threshold silicon-on-insulator field effect transistor
US5383236A (en) 1991-11-25 1995-01-24 Als Enterprises, Inc. Odor absorbing clothing
EP0650190B1 (en) * 1993-10-26 2000-10-04 International Business Machines Corporation Single event upset hardening of commercial VLSI technology without circuit redesign
US5585107A (en) 1995-05-15 1996-12-17 Columbus Industries, Inc. Removing human scent from articles of clothing
US5678247A (en) 1996-04-01 1997-10-21 Columbus Industries Inc Odor-absorbing clothing article
US6009673A (en) 1997-07-09 2000-01-04 Adams; Edward D. Insulated modular hunting blind, ice fishing shelter and/or wildlife observatory
US6285201B1 (en) * 1997-10-06 2001-09-04 Micron Technology, Inc. Method and apparatus for capacitively testing a semiconductor die
US5983913A (en) 1998-06-09 1999-11-16 Fargason; William H. Scent-free wildlife blind
US6556030B1 (en) * 1999-09-01 2003-04-29 Micron Technology, Inc. Method of forming an electrical contact
US6284608B1 (en) 2000-02-01 2001-09-04 Advanced Micro Devices, Inc. Method for making accumulation mode N-channel SOI
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR100338783B1 (en) * 2000-10-28 2002-06-01 Samsung Electronics Co Ltd Semiconductor device having expanded effective width of active region and fabricating method thereof
JP3982218B2 (ja) * 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法
JP4004040B2 (ja) * 2002-09-05 2007-11-07 株式会社東芝 半導体装置
KR100476940B1 (ko) * 2003-06-20 2005-03-16 삼성전자주식회사 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법
EP1519421A1 (en) * 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum Vzw Multiple gate semiconductor device and method for forming same
EP1519420A2 (en) * 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Multiple gate semiconductor device and method for forming same
US7172943B2 (en) * 2003-08-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
US6927106B2 (en) * 2003-10-29 2005-08-09 Texas Instruments Incorporated Methods for fabricating a triple-gate MOSFET transistor
KR100585111B1 (ko) * 2003-11-24 2006-06-01 삼성전자주식회사 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법
KR100585131B1 (ko) * 2004-02-20 2006-06-01 삼성전자주식회사 반도체 소자 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219242A (zh) * 2013-03-28 2013-07-24 北京大学 调节多栅结构器件阈值电压的方法
WO2014153941A1 (zh) * 2013-03-28 2014-10-02 北京大学 调节多栅结构器件阈值电压的方法
US9396949B2 (en) 2013-03-28 2016-07-19 Peking University Method of adjusting a threshold voltage of a multi-gate structure device
CN103219242B (zh) * 2013-03-28 2016-12-28 北京大学 调节多栅结构器件阈值电压的方法
CN107039499A (zh) * 2016-02-03 2017-08-11 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN107039499B (zh) * 2016-02-03 2021-11-09 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
WO2006138404A3 (en) 2007-06-21
WO2006138404A2 (en) 2006-12-28
US7253043B2 (en) 2007-08-07
JP2008547204A (ja) 2008-12-25
KR100952759B1 (ko) 2010-04-14
EP1894232A2 (en) 2008-03-05
KR20080011466A (ko) 2008-02-04
US20060281268A1 (en) 2006-12-14
EP1894232A4 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
CN101199045A (zh) 短沟道半导体器件加工
US10374068B2 (en) Tunnel field effect transistors
US20210257456A1 (en) Reduced Local Threshold Voltage Variation MOSFET Using Multiple Layers of Epi for Improved Device Operation
CN101667595B (zh) 半导体装置
AU709509B2 (en) Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same
CN100397596C (zh) 制备场效应晶体管横向沟道的方法及场效应晶体管
CN102386234B (zh) 半导体元件与其形成方法
US8815690B2 (en) Tunneling device and method for forming the same
US8916928B2 (en) Threshold voltage adjustment in a fin transistor by corner implantation
US8860140B2 (en) Tunneling field effect transistor and method for forming the same
JP2004356314A (ja) 半導体装置
CN1475031A (zh) 具有开凹槽的栅极的fet及其制造方法
WO2012116529A1 (en) Tunneling device and method for forming the same
KR20070061565A (ko) 변형된 채널을 갖는 이중 게이트 장치
CN101032018A (zh) 使用牺牲隔离体的应变沟道fet
CN104952922A (zh) 鳍型场效应晶体管及其制造方法
WO2012116528A1 (en) Tunneling field effect transistor and method for forming the same
CN104183487A (zh) 一种FinTFET半导体器件及其制备方法
US20100264492A1 (en) Semiconductor on Insulator Semiconductor Device and Method of Manufacture
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
CN104332502A (zh) 一种互补隧穿场效应晶体管及其制作方法
KR101367989B1 (ko) Ultra-Thin FinFET 제조 방법 및 이를 이용하여 제조된 Ultra-Thin FinFET.
CN104425283A (zh) 一种半导体器件及其制造方法
Ho et al. Segmented-channel Si 1− x Ge x/Si pMOSFET for improved I ON and reduced variability
CN102820307B (zh) 一种基于SOI衬底的双多晶平面应变BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080611