TWI715709B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI715709B
TWI715709B TW106102587A TW106102587A TWI715709B TW I715709 B TWI715709 B TW I715709B TW 106102587 A TW106102587 A TW 106102587A TW 106102587 A TW106102587 A TW 106102587A TW I715709 B TWI715709 B TW I715709B
Authority
TW
Taiwan
Prior art keywords
length
nanowire
region
nanowire structure
gate
Prior art date
Application number
TW106102587A
Other languages
English (en)
Other versions
TW201740565A (zh
Inventor
尚 皮耶 柯林基
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201740565A publication Critical patent/TW201740565A/zh
Application granted granted Critical
Publication of TWI715709B publication Critical patent/TWI715709B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

根據一些實施例，本發明提供一種半導體結構及其形成方法。半導體結構包括：基底及形成於基底上方之奈米線結構。此外，奈米線結構包括第一部分、第二部分及第三部分。半導體結構更包括閘極結構，形成於該奈米線結構的第三部分周圍，以及源極區，形成於奈米線結構的第一部分之中。此外，奈米線結構中的空乏區具有一長度，其大於閘極結構的長度，且空乏區未接觸源極區。

Description

半導體結構及其製造方法
本發明實施例係關於半導體結構及其形成方法。
半導體裝置使用於各種電子應用中，例如個人電腦、手機、數位相機及其他電子設備。通常藉由下述以製造半導體裝置：依序地沉積絕緣或電介層、導電層及半導體層在半導體基底上，以及使用微影來圖案化各種材料層以在其上形成電路組件和元件。
提高半導體結構性能的重要因素之一為更高水平的電路集成。這是藉由在給定芯片上微型化或縮小裝置尺寸來實現。例如，電晶體中閘極結構的尺寸持續地微縮化(scaled down)。然而，儘管現存之製造電晶體的製程通常已足以應付其需求，但隨著裝置持續地微縮化，其仍未在所有方面皆令人滿足。
根據一些實施例，提供一種半導體結構。半導體結構包括：基底及形成於基底上方之奈米線結構。此外，奈米線結構包括第一部分、第二部分及第三部分。半導體結構更包括閘極結構，形成於該奈米線結構的第三部分周圍，以及源極 區，形成於奈米線結構的第一部分之中。此外，奈米線結構中的空乏區具有一長度，其大於閘極結構的長度，且空乏區未接觸源極區。
根據一些實施例，提供一種半導體結構。半導體結構包括：基底及形成於基底上方的奈米線結構。此外，奈米線結構包括第一部分、第二部分、第三部分、第四部分及第五部分。半導體結構更包括：形成於奈米線結構的第三部分周圍之閘極結構，以及形成於奈米線結構的第一部分中的源極區。半導體結構更包括：形成於奈米線結構的第五部分中的汲極區。此外，空乏區延伸至奈米線結構之第二部分、第三部分及第四部分，使得空乏區的長度大於閘極結構的長度，且在半導體結構的”關閉”狀態中，閘極結構下方的空乏區未接觸源極區和汲極區。
根據一些實施例，提供一種半導體結構的製造方法。半導體結構的製造方法包括：形成奈米線結構於基底上方，及形成閘極結構於奈米線結構的一部分周圍。半導體結構的製造方法更包括：形成間隔物於閘極結構的側壁上，以及形成源極區於鄰近間隔物的奈米線結構的一部分中。此外，當電晶體結構處於其”關閉”狀態下時，奈米線結構中的空乏區延伸至間隔物下的一部分。
100:半導體結構
100a:半導體結構
100b:半導體結構
100c:半導體結構
100d:半導體結構
101:奈米線結構
101':奈米線結構
103:第一部分
105:第二部分
107:第三部分
107':部分
109:第四部份
111:第五部分
113:閘極結構
113':金屬閘極結構
115:源極區
115':源極區
117:汲極區
117':汲極區
200:半導體結構
202a:空乏區
202b:空乏區
202c:空乏區
402:基底
404:氧化層
406:犧牲層
408:半導體層
410:鰭結構
412:淺溝槽隔離結構
414:虛設閘極結構
416:第一間隔物
418:第二間隔物
422:材料層
424:溝槽
426:閘極介電層
428:功函數金屬層
430:金屬閘電極層
L1:第一長度
L2:第二長度
L3:第三長度
L4:第四長度
L5:第五長度
L1':第一長度
L2':第二長度
L3':第三長度
L4':第四長度
L5':第五長度
L6:長度
L7:長度
L8:長度
V1:第一電壓
V2:第二電壓
V3:第三電壓
V4:第四電壓
C1:摻雜濃度
C2:摻雜濃度
以下將配合所附圖式詳述本揭露之實施例，應注意的是，依照工業上的標準實施，以下圖示並未按照比例繪製，事實上，可能任意的放大或縮小元件的尺寸以便清楚表現 出本揭露的特徵。而在說明書及圖式中，除了特別說明外，同樣或類似的元件將以類似的符號表示。
第1A圖係根據一些實施例，半導體結構100的透視圖。
第1B圖係根據一些實施例，第1A圖所示之半導體結構100沿著A-A’線之剖面圖。
第2A至2D圖係根據一些實施例，在不同階段之半導體結構100a至100d的剖面圖。
第3A至3E圖係根據一些實施例，奈米線結構的各個部分中可能的摻雜濃度。
第4A至4H圖係根據一些實施例，形成半導體結構200之各個階段的剖面圖。
應當理解，以下提供許多不同的實施方法或是例子來實行各種實施例之不同特徵。以下描述具體的元件及其排列的例子以闡述本揭露。當然這些僅是例子且不該以此限定本揭露的範圍。例如，元件的尺寸並不限定於所揭露的範圍或數值，而是取決於製程條件及/或裝置所期望的性質。此外，在描述中提及第一個元件形成於第二個元件上時，其可以包括第一個元件與第二個元件直接接觸的實施例，也可以包括有其他元件形成於第一個與第二個元件之間的實施例，其中第一個元件與第二個元件並未直接接觸。為簡化及清楚起見，各種特徵可任意繪製成不同尺寸。
此外，其中可能用到與空間相關的用詞，像是“在…下方”、“下方”、“較低的”、“上方”、“較高的” 及類似的用詞，這些關係詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係。這些空間關係詞包括使用中或操作中的裝置之不同方位，以及圖示中所描述的方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則其中使用的空間相關形容詞也可相同地照著解釋。
根據本發明一些實施例，提供半導體基底及其形成方法之實施例。半導體結構可包括奈米線結構、形成在奈米線結構周圍的閘極結構及形成在奈米線結構兩端的源極/汲極區。此外，由於源極/汲極區與閘極結構之間的距離相對較長，使得由閘極結構所引起的空乏區(depletion region)可以延伸到比閘極結構更長的長度。因此，半導體結構可以具有可變的通道長度。
第1A圖係根據一些實施例，半導體結構100的透視圖。半導體結構100包括奈米線結構101，且奈米線結構包括第一部分103、第二部分105、第三部分107、第四部份109及第五部分111。
在一些實施例中，奈米線結構101係由Si、Ge、SiGe，III-V族半導體材料、鉍基半導體材料等所製成。在一些實施例中，第一部分103、第二部分105、第三部分107、第四部分109及第五部分111摻雜有相同類型的摻雜劑，例如N型摻雜劑或P型摻雜劑。各部分的摻雜劑濃度可為相同或不同(細節將於稍後描述)。
如第1A圖所示，第三部分107位於奈米線結構101的中心，且第一部分103及第五部分111位於奈米線結構101的 兩端。此外，奈米線結構101的第一部分103及第三部分107被第二部分105隔開，且第五部分111及第三部分107被第四部分109隔開。
閘極結構113形成於奈米線結構101之第三部分107的周圍。此外，源極區115形成於第一區103中，且汲極區117形成於第五區111中。亦即，源極區115及閘極結構113被第二部分105隔開，且汲極區117及閘極結構113被第四部分109隔開。
在一些實施例中，源極區115及汲極區117摻雜有與摻雜在奈米線結構101相同類型的摻雜劑。此外，源極區115及汲極區117中的摻雜濃度大於奈米線結構101之第二部分105、第三部分107及第四部分109中的摻雜濃度。在一些實施例中，閘極結構113包括柵極介電層及形成於閘極介電層上方的金屬閘極堆疊。在一些實施例中，閘極介電層係由金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氮氧化物、金屬鋁酸鹽或其它高介電常數(high-k)介電材料所製成。高介電常數(high-k)介電材料的實例可包括但不限於二氧化鉿(HfO2)、氧化鉿矽(HfSiO)、鉿矽氮氧化物(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、矽酸鋯、鋁酸鋯、氧化鋯、氧化鈦、氧化鋁或二氧化鉿-氧化鋁(HfO2-Al2O3)合金。
在一些實施例中，閘極堆疊包括功函數金屬層及閘電極層。功函數金屬層可以被定制為具有適當的功函數。舉 例而言，如果需要用於PMOS裝置的P型功函數金屬(P-金屬)，則可使用Pt、Ta、Re、N+-多晶矽、TiN、WN或W。另一方面，如果需要用於NMOS裝置的N型功函數金屬(N-金屬)，則可使用Al，P+多晶矽、Ti、V、Cr、Mn、TiAl、TiAlN、TaN、TaSiN或TaCN。
在一些實施例中，閘電極層係由導電材料所製成，例如鋁、銅、鎢、鈦、鉭、氮化鈦、氮化鉭、矽化鎳、矽化鈷、TaC、TaSiN、TaCN、TiAl、TiAlN或其他合適材料。在一些實施例中，閘極結構113係由多晶矽所製成。
應當注意的是，雖然從側視圖觀察時，第1圖所示之奈米線結構101具有圓形形狀，但並非意在限制奈米線結構101的形狀。例如，在一些其他實例中，當從側視圖觀察時，奈米線結構可具有矩形形狀。
第1B圖係根據一些實施例，第1A圖所示之半導體結構100沿著A-A’線之剖面圖。
如第1B圖所示，奈米線結構101可被劃分為第一部分103、第二部分105、第三部分107、第四部分109及第五部分111，且其可分別具有第一長度L1、第二長度L2、第三長度L3、第四長度L4及第五長度L5。應當注意的是，奈米線結構101每個部分之間的點線係繪製以更好地理解本發明之概念。也就是說，它們在每個部分之間可能沒有實際的界面。
如第1B圖所示，源極區115形成於奈米線結構101的第一部分103中，且並未延伸至第二部分105之中。因此，源極區115的長度大致相等於第一部分103的第一長度L1。此外， 汲極區117形成於奈米線結構101的第五部分111中，且並未延伸至第四部分109之中。因此，根據一些實施例，汲極區117的長度大致相等於第五部分111的第五長度L5。
此外，閘極結構113形成於第三部分107周圍，且並未延伸至第二部分105或第四部份109上方。因此，閘極結構113的長度大致相等於第三部分107的第三長度L3。上述長度可沿著奈米線結構101的長邊測量。舉例而言，閘極結構113的長度(例如，第三長度L3)、第二長度L2及源極區115的長度(例如第一長度L1)皆沿著相同的方向測量。
在一些實施例中，第二長度L2與閘極結構113之長度(例如，第三長度L3)的比率大於約0.2。在一些實施例中，第二長度L2與閘極結構113之長度(例如，第三長度L3)的比率為約0.1至約1。在一些實施例中，第二長度L2與閘極結構113之長度(例如，第三長度L3)的比率為約0.3至約1。奈米線結構101之第二部分105的第二長度L2應足夠大，使得處於OFF狀態的電晶體之有效閘極長度可以大於電晶體的物理閘極長度(細節將於稍後描述)。
相似地，第四長度L4與閘極結構113之長度(例如，第三長度L3)的比率大於約0.2。在一些實施例中，第四長度L4與閘極結構113之長度(例如，第三長度L3)的比率為約0.3至約1。奈米線結構101之第四部分109的第四長度L4應足夠大，使得處於OFF狀態的電晶體之有效閘極長度可以大於電晶體的物理閘極長度(細節將於稍後描述)。
如第1B圖所示，源極區115及汲極區117與其上形 成有閘極結構113的第三部分107分離。因此，在奈米線結構101中存在用於擴張空乏區的額外空間(即，第二部分105及第四部分109)。也就是說，奈米線結構101中的空乏區不僅可存在於閘極結構113下方的第三部分107中，且還延伸至未被閘極結構113覆蓋的第二部分105及第四部分109中。因此，空乏區的長度可大於閘極結構113的物理長度(例如，第三長度L3)，使得半導體結構100可具有大於其物理閘極長度(例如，第三長度L3)的有效閘極長度(即，有效通道長度)。
第2A至2D圖係根據一些實施例，在不同階段之半導體結構100a至100d的剖面圖。第2A至2D圖所示之半導體結構可類似於或相同於前述半導體結構100，但施加不同的電壓至半導體結構100a至100d。
更具體地，第2A至2D圖顯示在電晶體的不同狀態下，奈米線結構中空乏區的可能長度。在第2A圖中，沒有施加電壓到閘極結構113。也就是說，電晶體被切斷(處於其”關閉(off)”狀態)。根據一些實施例，如第2A圖所示，在”關閉”狀態下(例如，當電晶體管關閉時)，奈米線結構101耗盡電子(例如，摻雜劑)以形成空乏區202a。
如上所述，第二部分105位於源極區115與其上形成有閘極結構113的第三部分107之間。因此，空乏區202a可以延伸至第二區105中而不會與源極區115接觸。如第2A圖所示，源極區115與空乏區202a被第二部分105的一部分隔開，使得空乏區202a即使在其”關閉”狀態下也不會延伸至源極區115之中。
在一些實施例中，空乏區202a具有更接近源極區115的邊緣，源極區115具有更接近空乏區202a的邊緣，且兩個邊緣彼此分離。在一些實施例中，空乏區202a的邊緣與源極區115的邊緣之間的距離大於零，例如約大於1奈米或更大。
相似地，第四部分109位於汲極區117與其上形成有閘極結構113的第三部分107之間。因此，空乏區202a可以延伸至第四區109中而不會與汲極區117接觸。如第2A圖所示，空乏區202a即使在其”關閉”狀態下，也不會延伸至汲極區117之中。
因此，當施加第一電壓V1至閘極結構113時(例如，電晶體處於其”關閉”狀態)，空乏區202a具有長度L6，其大於閘極結構113的物理長度(例如，第三長度L3)。在一些實施例中，長度L6與長度L3的比率大於約1.05。在一些實施例中，長度L6與長度L3的比率為約1.1至約2。在一些實施例中，第一電壓V1等於0V。
此外，根據一些實施例，空乏區202a延伸至相鄰於汲極區117的第四部分109之部分具有一長度，其大於空乏區202a延伸至相鄰於源極區115的第二部分105之部分。在一些實施例中，第四部分109的第四長度L4大於第二部分105的第二長度L2。
在第2B圖中，根據一些實施例，施加第二電壓V2至閘極結構113。如第2B圖所示，隨著第二電壓V2的施加，空乏區的尺寸縮小。更具體地，當施加至閘極結構113的電壓從第一電壓V1至第二電壓V2時，空乏區202a的尺寸縮小以形成更 小的空乏區202b。
在一些實施例中，當施加第二電壓V2至閘極結構113時，空乏區202b具有長度L7。如第2B圖所示，雖然長度L7小於如第2A圖所示之長度L6，當施加第二電壓V2至閘極結構113時，空乏區202b的長度L7仍然大於閘極結構113的物理長度。在一些實施例中，第二電壓V2大於約0.4V。
如上所述，源極區115附近與汲極區117附近之空乏區202b的尺寸可為不同。如第2B圖所示，空乏區202b並未延伸至源極區115附近的第二部分105，但仍延伸至汲極區117附近的第四區109之中。
在第2C圖中，根據一些實施例，施加大於第二電壓V2的第三電壓V3至閘極結構113。當施加至閘極結構113的電壓從第二電壓V2增加至第三電壓V3時，空乏區202b的尺寸縮小以形成更小的空乏區202c。
在一些實施例中，當施加第三電壓V3至閘極結構113時，空乏區202c具有長度L8。如第2C圖所示，當施加第三電壓V3時，空乏區202c的長度L8小於閘極結構113的物理長度。在一些實施例中，第三電壓V3大於約0.5V。此外，如第2C圖所示，當施加第三電壓V3至閘極結構113時，只有一部分的第三部分107耗盡電子。
在第2D圖中，根據一些實施例，施加大於第三電壓V3的第四電壓V4至閘極結構113。如第2D圖所示，當施加第四電壓V4至閘極結構113時，奈米線結構101中可能沒有空乏區。也就是說，載子(carriers)能夠通過奈米線結構101的第 二部分105、第三部分107及第四部分109而在源極區115與汲極區117之間傳送，且電晶體被接通(例如，處於其”開啟(on)”狀態)。
如第2A至2D圖所示，額外空間(例如，第二部分105及第四部分109)留在源極區115及汲極區117附近。因此，空乏區(諸如空乏區202a)可以延伸至額外空間之中，而不接觸源極區115及汲極區117。在一些實施例中，隨著施加不同量的電壓至電晶體，空乏區改變其尺寸(如第2A至2D圖所示)，但在所有時間及所有狀態下(包括”開啟”狀態和”關閉”狀態)，空乏區都不接觸源極區115及汲極區117。
此外，當施加到閘極結構113的電壓改變時，空乏區的尺寸不僅可以改變，且甚至可以擴大。因此，電晶體的有效閘極長度(即，有效通道長度)可以大於閘極結構113的物理長度。在一些實施例中，有效閘極長度與物理閘極長度之間的長度差應足夠大，以具備有意義的閘極長度變化。藉由使閘極長度的變化足夠大，電晶體管可以具有例如接近60mV/decade的次臨限斜率(subthreshold slope)。因此，可提高電晶體的性能。
應當注意的是，儘管在第2D圖中並未示出空乏區，在一些其它實施例中，奈米線結構中仍然可能存在空乏區的小區域處於其”開啟”狀態。
此外，奈米線結構中之空乏區的尺寸可根據其摻雜類型、摻雜濃度、用於形成奈米線結構的材料及/或閘極結構的物理長度而有所不同。然而，只要源極區(及/或汲極區) 與其上形成有閘極結構的部分之間的額外空間足夠大以使空乏區擴大其尺寸，就可以提高電晶體的性能。
上述空乏區(諸如空乏區202及202a至202d)可被定義為奈米線結構中移動電荷載子(mobile charge carriers)擴散開的區域。因此，空乏區的電子濃度將小於原本摻雜的摻雜濃度。
第3A至3E圖顯示根據一些實施例，一些奈米線結構的各個部分中可能的摻雜濃度。第3A至3E圖所示的奈米線結構可相似或相同於前述的奈米線結構101。舉例而言，奈米線結構亦可具有第一部分103、第二部分105、第三部分107、第四部分109及第五部分111。此外，源極區115形成於第一部分103中，且汲極區117形成於第五部分111中。如第3A至3E圖所示，源極區115(例如，第一部分103)、第二部分105、第三部分107、第四部分109及汲極區117(例如，第五部分111)摻雜有相同類型的摻雜劑，但植入各個部分的摻雜濃度可為不同。
如第3A圖所示，根據一些實施例，源極區115(即，第一部分103)與汲極區117(即，第五部分111)摻雜有大致相同且相對較高的摻雜濃度C1。此外，第二部分105、第三部分107及第四部分109摻雜有大致相同的摻雜濃度C2，其低於摻雜在源極區115及汲極區117中的摻雜濃度C1。
在一些實施例中，摻雜濃度C1為約1e20至約5e21的範圍中。在一些實施例中，摻雜濃度C2為約1e19至約6e19的範圍中。
第3B圖顯示根據一些實施例，摻雜奈米線結構的另一種可能方式。相似於第3A圖，根據一些實施例，源極區115(即，第一部分103)和汲極區117(即，第五部分111)摻雜有相對較高的摻雜濃度C1。此外，第三部分107摻雜有摻雜濃度C2，其低於摻雜在源極區115和汲極區117中的摻雜濃度C1。再者，在第二部分105及第四部分109中，摻雜劑以梯度濃度摻雜，使得第二部分105及第四部分109的摻雜濃度從源極區115和汲極區117的摻雜濃度C1逐漸降低至第三部分107的摻雜濃度C2。
第3C圖顯示根據一些實施例，摻雜奈米線結構的另一種可能方式。相似於上述，根據一些實施例，源極區115(即，第一部分103)和汲極區117(即，第五部分111)摻雜有相對較高的摻雜濃度C1。
此外，第三部分107摻雜有摻雜濃度C2，其低於摻雜在源極區115和汲極區117中的摻雜濃度C1。再者，第二部分105及第四部分109摻雜有摻雜濃度C2，其低於摻雜在源極區115和汲極區117中的摻雜濃度C1，但高於摻雜在第三部分107中的摻雜劑濃度C2。
第3D圖顯示根據一些實施例，摻雜奈米線結構的另一種可能方式。除了在奈米線結構101的各個部分之間顯示出梯度摻雜濃度之外，第3D圖所示之摻雜濃度相似於第3C圖所示之摻雜濃度。
第3E圖顯示根據一些實施例，摻雜奈米線結構的另一種可能方式。第3E圖所示之摻雜濃度相似於第3B圖所示之 摻雜濃度。然而，第二部分105以下述方式摻雜：第二部分105的濃度從鄰近源極區115的邊緣至鄰近第三部分107的邊緣連續地降低。相似地，第四部分109以下述方式摻雜：第四部分109的濃度從鄰近汲極區117的邊緣至鄰近第三部分107的邊緣連續地降低。
前述半導體結構可藉由各種製造製程形成以具有額外空間，從而可以擴大有效通道長度。第4A至4H圖是根據一些實施例，形成半導體結構200之各個階段的剖面圖。
如第4A圖所示，根據一些實施例，提供基底402。在一些實施例中，基底402為矽基底。在一些實施例中，基底402為絕緣體上矽基底(silicon-on-insulator,SOI)。
根據一些實施例，如第4A圖所示，形成氧化層404、犧牲層406、半導體層408於基底402上方。在一些實施例中，氧化層404由氧化矽、二氧化矽等所製成。在一些實施例中，犧牲層406由SiGe、InP等所製成。在一些實施例中，半導體層408由Si、SiGe、Ge、SiC、InGaAs等所製成。在一些實施例中，犧牲層406及半導體層408皆由半導體材料所製成，但其係由不同的半導體材料所製成。在一些實施例中，半導體層408摻雜有N型摻雜劑或P型摻雜劑。
根據一些實施例，如圖4B所示，接著，形成鰭結構410。可藉由圖案化半導體層408、犧牲層406及氧化層404來形成鰭結構410。鰭結構410可包括相似於前述奈米線結構101的奈米線結構101'。
根據一些實施例，如第4C圖所示，在形成鰭結構 410之後，形成淺溝槽隔離(STI)結構412於基底402上方。淺溝槽隔離結構412可形成在鰭結構410周圍。在一些實施例中，淺溝槽隔離結構412係由氧化矽所製成。
根據一些實施例，如第4D圖所示，在形成淺溝槽隔離結構412之後，跨越鰭結構410形成虛設閘極結構414於基底402上方。在一些實施例中，虛設閘極結構414由多晶矽所製成。
根據一些實施例，形成第一間隔物416及第二間隔物418於虛設閘極結構414的側壁上。在一些實施例中，第一間隔物416及第二間隔物418由氮化矽、氧化矽、氮氧化矽、碳化矽或其它適用的介電材料所製成。
根據一些實施例，如第4D圖所示，在奈米線結構101'的兩端上形成源極區115'和汲極區117'。源極區115'可相似或相同於前述的源極區115，且汲極區117'可相似或相同於前述的汲極區117。例如，源極區115'和汲極區117'摻雜有與摻雜在奈米線結構101'中相同類型的摻雜劑，但源極區115'和汲極區117'中的摻雜濃度較原本摻雜在奈米線結構101'的濃度高。
如第4D圖所示，源極區115'具有第一長度L1'，其可相同於前述的第一長度L1。形成在接近源極區115'的第一間隔物416具有第二長度L2'，其可相同於前述的第二長度L2。虛設閘極結構414具有第三長度L3'，其可以相同於前述的第三長度L3。形成在接近汲極區117'的第二間隔物418具有第四長度L4'，其可相同於前述的第四長度L4。汲極區117'具有第五長度L5'，其可以相同於前述的第五長度L5。第二長度L2'和第四長 度L4'相對較大，例如大於閘極結構113'之第三長度L3'的0.5倍，從而提供額外空間使空乏區得以在其中延伸。
根據一些實施例，如圖4E所示，在形成源極區115'和汲極區117'之後，形成材料層422。在一些實施例中，材料層422為Si或SiGe或Ge之磊晶生長(epitaxial growth)，其用以生長源極和汲極接觸區。在一些實施例中，SiP磊晶用於n通道電晶體，且SiGeB用於p溝道電晶體。
接著，根據一些實施例，如第4E圖所示，對材料層422實行研磨製程以暴露虛設閘極結構414的頂表面。在一些實施例中，藉由化學機械研磨(chemical mechanical polishing,CMP)製程將材料層422平坦化，直到暴露虛設閘極結構414的頂表面。
根據一些實施例，如第4F圖所示，在實行研磨製程之後，移除虛設閘極結構414以形成溝槽424。如第4F圖所示，在移除虛設閘極結構414之後，奈米線結構101'的部分107'和犧牲層406的一部分暴露於溝槽424中。奈米線結構101'的部分107'可相似於或相同於前述第三部分107。
接著，根據一些實施例，如圖4G所示，移除暴露於溝槽424中之犧牲層406的該部分。在一些實施例中，藉由濕蝕刻製程移除犧牲層406的該部分。
根據一些實施例，如第4H圖所示，在移除犧牲層406之後，形成金屬閘極結構113'於溝槽424中。金屬閘極結構113'可相似或相同於前述閘極結構113。在一些實施例中，形成金屬閘極結構113'於奈米線結構101'之部分107'的周圍。
在一些實施例中，金屬閘極結構113'包括閘極介電層426、功函數金屬層428及金屬閘電極層430。在一些實施例中，閘極介電層426由金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽，金屬的氮氧化物、金屬鋁酸鹽或其它高介電常數(high-k)介電材料所製成。高介電常數介電材料的實例可包括但不限於二氧化鉿(HfO2)、氧化鉿矽(HfSiO)、鉿矽氮氧化物(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、矽酸鋯、鋁酸鋯、氧化鋯、氧化鈦、氧化鋁或二氧化鉿-氧化鋁(HfO2-Al2O3)合金。
根據一些實施例，形成功函數金屬層428於閘電極層426上方。功函數金屬層428可以被定制為具有適當的功函數。舉例而言，如果需要用於PMOS裝置的P型功函數金屬(P-金屬)，則可使用Pt、Ta、Re、N+-多晶矽、TiN、WN或W。另一方面，如果需要用於NMOS裝置的N型功函數金屬(N-金屬)，則可使用Al，P+多晶矽、Ti、V、Cr、Mn、TiAl、TiAlN、TaN、TaSiN或TaCN。
根據一些實施例，形成金屬閘電極層430於功函數金屬層428上方。在一些實施例中，金屬閘電極層430係由導電材料所製成，例如鋁、銅、鎢、鈦、鉭、氮化鈦、氮化鉭、矽化鎳、矽化鈷、TaC、TaSiN、TaCN、TiAl、TiAlN或其他合適材料。可藉由任何適用的製程形成閘極介電層426、功函數金屬層428和金屬閘電極層430為任何適用的厚度。
應當注意的是，可形成額外的層於閘極介電層 426、功函數金屬層428和金屬閘電極層430上方及/或下方，例如襯層、界面層、種子層、黏合層、阻障層等。此外，閘極介電層426、功函數金屬層428和金屬閘電極層430可包括一或多種材料及/或一或多層。
在一些實施例中，半導體結構200為奈米線電晶體。在一些實施例中，半導體結構200為無接面(juncntionless)奈米線電晶體。如上所述，第一間隔物416和第二間隔物418相對較厚，故第一間隔物416和第二間隔物418下面的部分可以作為額外空間(例如，第1B圖所示的第二部分105和第四部分109)。因此，半導體結構200中奈米線結構101'的空乏區(例如，如第2A圖所示的空乏區202a)可以延伸至額外空間中，以具有大於閘極結構113'其物理閘極長度的有效閘極長度。半導體結構200的細節，諸如空乏區、有效閘極長度和摻雜濃度相似或相同於第1A至3E圖所述，且在此不再重複。
一般而言，由於短通道效應，電晶體中的閘極結構可能不會太小。然而，在本發明的一些實施例中，如第2A至2D圖所示，電晶體可以具有可變的閘極長度，且有效閘極長度可以大於閘極結構(例如：閘極結構113)的物理閘極長度。因此，具有相對較小之物理閘極長度的電晶體仍然可以具有良好的性能。
更具體地，在本發明的一些實施例中，無接面奈米線結構(例如：奈米線結構101)在源極/汲極區(例如：源極區115和汲極區117)附近形成有額外空間(例如：第二部分105和第四部分109)。在電晶體的”關閉”狀態下，空乏區(例 如：空乏區202a)可以延伸到額外空間中，因此有效閘極長度(例如：有效通道長度)可以大於閘極結構(例如：閘極結構113)的物理長度。
在電晶體的”關閉”狀態下，空乏區的長度可依據摻雜類型、摻雜濃度、奈米線結構的材料及閘極結構的長度而有所不同。然而，有效閘極長度與物理閘極長度之間的長度差應足夠大，以具備有意義的閘極長度變化。藉由使閘極長度的變化足夠大，電晶體管可以具有例如接近60mV/decade的次臨限斜率(subthreshold slope)。在一些實施例中，在所有時間及所有階段下(包括”開啟”狀態和”關閉”狀態)，空乏區都不接觸源極區115及汲極區117，因此有效閘極長度與物理閘極長度之間的長度差可以足夠大。
此外，由於電晶體的有效閘極長度大於物理閘極長度，故電晶體可以在其”開啟”狀態與”關閉”狀態之間具有較高的電流比例。在一些實施方案中，Ion與Ioff的比例為約1e5至約1e8的範圍。因此，上述具有額外空間的奈米線結構可用於超低功率操作，同時仍然具有很好的性能。
本發明提供半導體結構及其形成方法之實施例。半導體結構包括奈米線結構，形成在奈米線結構的一部分周圍之閘極結構，以及形成在奈米線結構的一端之源極區。此外，在源極區與其上形成有閘極結構的部分之間留有額外空間。因此，奈米線結構中的空乏區可以延伸到額外空間中，使得半導體結構的有效閘極長度可以大於物理閘極長度。因此，可以提高半導體結構的性能。
根據一些實施例，提供一種半導體結構。半導體結構包括：基底及形成於基底上方之奈米線結構。此外，奈米線結構包括第一部分、第二部分及第三部分。半導體結構更包括閘極結構，形成於該奈米線結構的第三部分周圍，以及源極區，形成於奈米線結構的第一部分之中。此外，奈米線結構中的空乏區具有一長度，其大於閘極結構的長度，且空乏區未接觸源極區。
根據一些實施例，其中空乏區延伸至奈米線結構的第三部分及第二部分中，但未延伸至奈米線結構的第一部分中。
根據一些實施例，其中空乏區的長度與閘極結構的長度之比例大於約1.05。
根據一些實施例，其中第一部分、第二部分及第三部分摻雜有相同類型摻雜劑。
根據一些實施例，其中奈米線結構之第二部分與第三部分中的摻雜濃度大致上相同。
根據一些實施例，其中第一部分及第三部分被奈米線結構的第二部分隔開，且第二部分具有一長度，其不小於閘極結構長度的約0.5倍。
根據一些實施例，其中第二部分配置為足夠長使空乏區延伸至第二部分之中，以具有大於閘極結構的長度而不接觸源極區。
根據一些實施例，提供一種半導體結構。半導體結構包括：基底及形成於基底上方的奈米線結構。此外，奈米 線結構包括第一部分、第二部分、第三部分、第四部分及第五部分。半導體結構更包括：形成於奈米線結構的第三部分周圍之閘極結構，以及形成於奈米線結構的第一部分中的源極區。半導體結構更包括：形成於奈米線結構的第五部分中的汲極區。此外，空乏區延伸至奈米線結構之第二部分、第三部分及第四部分，使得空乏區的長度大於閘極結構的長度，且在半導體結構的”關閉”狀態中，閘極結構下方的空乏區未接觸源極區和汲極區。
根據一些實施例，其中閘極結構具有第三長度，其大致相等於奈米線結構的第三部分的長度。
根據一些實施例，其中第二部分第二長度，且第二長度與第三長度的比例為約0.1至約1。
根據一些實施例，其中第一部分、第二部分、第三部分、第四部分及第五部分摻雜有相同類型的摻雜劑。
根據一些實施例，其中第一部分具有第一摻雜濃度，且第二部分、第三部分及第四部分具有第二摻雜濃度，且第一摻雜濃度大於第二摻雜濃度。
根據一些實施例，其中第二部分及第四部分配置為足夠長使空乏區延伸至第二部分及第四部分之中，而不接觸源極區和汲極區。
根據一些實施例，其中第一部分中空乏區的長度小於第二部分中空乏區的長度。
根據一些實施例，提供一種半導體結構的製造方法。半導體結構的製造方法包括：形成奈米線結構於基底上 方，及形成閘極結構於奈米線結構的一部分周圍。半導體結構的製造方法更包括：形成間隔物於閘極結構的側壁上，以及形成源極區於鄰近間隔物的奈米線結構的一部分中。此外，當電晶體結構處於其”關閉”狀態下時，奈米線結構中的空乏區延伸至間隔物下的一部分。
根據一些實施例，其中當沒有電壓施加至閘極結構時，空乏區的長度不小於閘極結構長度的1.05倍。
根據一些實施例，其中空乏區未接觸源極區。
根據一些實施例，其中當電晶體結構處於其”關閉狀態”下，空乏區與源極區被奈米線結構的一部分隔開。
根據一些實施例，其中間隔物的長度配置為足夠大使空乏區延伸至間隔物下的奈米線結構的部分下方，而不接觸源極區。
根據一些實施例，其中更包括：植入第一類型的摻雜劑於閘極結構及間隔物下的奈米線結構的一部分中；及植入第一類型的摻雜劑於源極區中，其中源極區中的摻雜濃度大於閘極結構及間隔物下的奈米線結構的該部分之摻雜濃度。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以更佳的了解本揭露的各個方面。本技術領域中具有通常知識者應該可理解，他們可以很容易的以本揭露為基礎來設計或修飾其它製程及結構，並以此達到相同的目的及/或達到與本揭露介紹的實施例相同的優點。本技術領域中具有通常知識者也應該了解這些相等的結構並不會背離本揭露的發明精神與範圍。本揭露可以作各種改變、置換、修 改而不會背離本揭露的發明精神與範圍。
402:基底
404:氧化層
406:犧牲層
412:淺溝槽隔離結構
416:第一間隔物
418:第二間隔物
422:材料層
426:閘極介電層
428:功函數金屬層
430:金屬閘電極層
113':金屬閘極結構
115':源極區
200:半導體結構

Claims (10)

  1. 一種半導體結構，包括：一基底；一奈米線結構，形成於該基底上方，其中該奈米線結構包括一第一部分、一第二部分及一第三部分，且該第二部分位於該第一部分與該第三部分之間；一閘極結構，形成於該奈米線結構的該第三部分周圍；以及一源極區，具有一第一摻雜濃度，且形成於該奈米線結構的該第一部分之中；其中該奈米線結構中的一空乏區具有一長度，其大於該閘極結構的長度，且該空乏區未接觸具有該第一摻雜濃度的該源極區，且其中該第一部分、該第二部分及該第三部分摻雜有相同類型摻雜劑，且該源極區的該第一摻雜濃度大於該第二部分中的一第二摻雜濃度。
  2. 如申請專利範圍第1項所述之半導體結構，其中該空乏區延伸至該奈米線結構的該第三部分及該第二部分中，但未延伸至該奈米線結構的該第一部分中。
  3. 如申請專利範圍第1項所述之半導體結構，其中該第二部分配置為足夠長使該空乏區延伸至該第二部分之中，以具有大於該閘極結構的長度而不接觸該源極區。
  4. 如申請專利範圍第1項所述之半導體結構，其中該第二部分中的該第二摻雜濃度大於該第三部分中的摻雜濃度。
  5. 一種半導體結構，包括： 一基底；一奈米線結構，形成於該基底上方，其中該奈米線結構包括一第一部分、一第二部分、一第三部分、一第四部分及一第五部分，且該第二部分位於該第一部分與該第三部分之間；一閘極結構，形成於該奈米線結構的該第三部分周圍；一源極區，形成於該奈米線結構的該第一部分中；以及一汲極區，形成於該奈米線結構的該第五部分中；其中該空乏區延伸至該奈米線結構的該第二部分、該第三部分及該第四部分，且該奈米線結構的該第二部分的長度足夠大，使得在該半導體結構的一”關閉”狀態中，該空乏區未接觸該源極區和該汲極區；且其中該第一部分、該第二部分及該第三部分摻雜有相同類型摻雜劑，該第一部分中的摻雜濃度大於該第二部分中的摻雜濃度，且該第二部分中的摻雜濃度大於該第三部分中的摻雜濃度。
  6. 如申請專利範圍第5項所述之半導體結構，其中該閘極結構的長度大致相等於該奈米線結構的該第三部分的長度。
  7. 如申請專利範圍第5項所述之半導體結構，其中該第一部分中該空乏區的長度小於該第二部分中該空乏區的長度。
  8. 一種半導體結構的製造方法，包括：形成一奈米線結構於一基底上方，其中該奈米線結構具有一第一部分、一第二部分、一第三部分、一第四部分及一第五部分； 植入一第一類型的摻雜劑於該奈米線結構的該第二部分、該第三部分及該第四部分中；形成一閘極結構於該奈米線結構的該第三部分周圍；形成一間隔物於該奈米線結構的該第二部分上；以及透過植入該第一類型的摻雜劑，形成一源極區於鄰近該間隔物的該奈米線結構的該第一部分中，其中該源極區的摻雜濃度大於該奈米線結構的該第二部分和該第三部分中的摻雜濃度，其中當半導體結構處於一”關閉”狀態下時，該奈米線結構中的一空乏區延伸至該間隔物下的該第二部分中。
  9. 如申請專利範圍第8項所述之半導體結構的製造方法，其中當該半導體結構處於該”關閉”狀態下，該空乏區與該源極區被該奈米線結構的一部分隔開。
  10. 如申請專利範圍第8項所述之半導體結構的製造方法，其中該間隔物的長度配置為足夠大使該空乏區延伸至該間隔物下的該奈米線結構的該第二部分下方，而不接觸該源極區。
TW106102587A 2016-02-03 2017-01-24 半導體結構及其製造方法 TWI715709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/014,752 US9899490B2 (en) 2016-02-03 2016-02-03 Semiconductor structure with changeable gate length and method for forming the same
US15/014,752 2016-02-03

Publications (2)

Publication Number Publication Date
TW201740565A TW201740565A (zh) 2017-11-16
TWI715709B true TWI715709B (zh) 2021-01-11

Family

ID=59387079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102587A TWI715709B (zh) 2016-02-03 2017-01-24 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US9899490B2 (zh)
CN (1) CN107039499B (zh)
TW (1) TWI715709B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034015B (zh) 2019-04-19 2021-07-23 中国科学院微电子研究所 一种纳米线围栅器件的形成方法
WO2022011679A1 (zh) * 2020-07-17 2022-01-20 北京大学深圳研究生院 无结纳米线场效应晶体管及其制造方法
US20230114216A1 (en) * 2021-10-12 2023-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Nanostructure fet and method of forming same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969659B1 (en) * 2004-08-12 2005-11-29 International Business Machines Corporation FinFETs (Fin Field Effect Transistors)
US20090325350A1 (en) * 2005-03-14 2009-12-31 Marko Radosavljevic Field effect transistor with metal source/drain regions
WO2010115856A1 (en) * 2009-04-06 2010-10-14 University College Cork, National University Of Ireland Cork Variable barrier tunnel transistor
US20110315950A1 (en) * 2010-06-28 2011-12-29 International Business Machines Corporation Nanowire fet with trapezoid gate structure
US20120305893A1 (en) * 2010-02-19 2012-12-06 University College Cork-National University of Ireland ,Cork Transistor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253043B2 (en) * 2005-06-14 2007-08-07 Texas Instruments Incorporated Short channel semiconductor device fabrication
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
WO2007148653A1 (ja) * 2006-06-21 2007-12-27 Panasonic Corporation 電界効果トランジスタ
EP2161755A1 (en) 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Junctionless Metal-Oxide-Semiconductor Transistor
US8173993B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors
US8759916B2 (en) * 2012-01-27 2014-06-24 International Business Machines Corporation Field effect transistor and a method of forming the transistor
CN103915484B (zh) * 2012-12-28 2018-08-07 瑞萨电子株式会社 具有被改造以用于背栅偏置的沟道芯部的场效应晶体管及制作方法
US8889497B2 (en) 2012-12-28 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9184269B2 (en) 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US9633835B2 (en) * 2013-09-06 2017-04-25 Intel Corporation Transistor fabrication technique including sacrificial protective layer for source/drain at contact location

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969659B1 (en) * 2004-08-12 2005-11-29 International Business Machines Corporation FinFETs (Fin Field Effect Transistors)
US20090325350A1 (en) * 2005-03-14 2009-12-31 Marko Radosavljevic Field effect transistor with metal source/drain regions
WO2010115856A1 (en) * 2009-04-06 2010-10-14 University College Cork, National University Of Ireland Cork Variable barrier tunnel transistor
US20120305893A1 (en) * 2010-02-19 2012-12-06 University College Cork-National University of Ireland ,Cork Transistor device
US20110315950A1 (en) * 2010-06-28 2011-12-29 International Business Machines Corporation Nanowire fet with trapezoid gate structure

Also Published As

Publication number Publication date
CN107039499A (zh) 2017-08-11
CN107039499B (zh) 2021-11-09
US9899490B2 (en) 2018-02-20
US20170222007A1 (en) 2017-08-03
TW201740565A (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
US10629501B2 (en) Gate all-around semiconductor device including a first nanowire structure and a second nanowire structure
US9953978B2 (en) Replacement gate structures for transistor devices
US9472615B2 (en) Super junction LDMOS finFET devices
TWI481033B (zh) 半導體裝置及其製造方法及鰭式場效電晶體裝置
US9012319B1 (en) Methods of forming gate structures with multiple work functions and the resulting products
JP4996903B2 (ja) 半導体デバイスおよびその製造方法
US20150294912A1 (en) Methods of forming substantially self-aligned isolation regions on finfet semiconductor devices and the resulting devices
US9627245B2 (en) Methods of forming alternative channel materials on a non-planar semiconductor device and the resulting device
TWI616953B (zh) 無低摻雜汲極的半導體結構及其製造方法
US20160093739A1 (en) Finfet semiconductor device with isolated channel regions
US11296079B2 (en) PMOS and NMOS contacts in common trench
US9673106B2 (en) Semiconductor devices and methods of manufacturing the same
US20150348970A1 (en) Gate structures for cmos based integrated circuit products
TWI715709B (zh) 半導體結構及其製造方法
TW202013739A (zh) 半導體裝置
US20160099244A1 (en) Methods of Forming Semiconductor Devices and Structures Thereof
US20220328670A1 (en) Channel structures including doped 2d materials for semiconductor devices
US20220052155A1 (en) Leakage Reduction in Gate-All-Around Devices
TWI835165B (zh) 半導體裝置及其形成方法
US20230178600A1 (en) Semiconductor Device Structure and Method for Forming the Same
US11508623B2 (en) Local gate height tuning by CMP and dummy gate design
Mishra et al. Simulation of n-FinFET performance reliance on varying combinations of gate material and oxide
TWI748210B (zh) 製造半導體裝置的方法與半導體裝置