CN109755306B - 一种无结型双栅线隧穿场效应晶体管 - Google Patents
一种无结型双栅线隧穿场效应晶体管 Download PDFInfo
- Publication number
- CN109755306B CN109755306B CN201910023720.2A CN201910023720A CN109755306B CN 109755306 B CN109755306 B CN 109755306B CN 201910023720 A CN201910023720 A CN 201910023720A CN 109755306 B CN109755306 B CN 109755306B
- Authority
- CN
- China
- Prior art keywords
- metal
- gate
- tunneling
- region
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于半导体器件领域,提供一种无结型双栅线隧穿场效应晶体管,用以提升无结型隧穿场效应晶体管开态电流;本发明隧穿场效应晶体管通过源区金属与漏区金属的功函数与沟道区半导体电子亲和势的差值,在未掺杂或轻掺杂的沟道中通过电学掺杂形成P型掺杂特性源区与N型掺杂特性漏区;改变了传统无结型双栅隧穿晶体管上下对称的双栅结构,使顶层金属栅与底层金属栅具备长度差、即非对称双栅结构,在无结型双栅隧穿场效应晶体管的中引入载流子线隧穿,并以线隧穿为主;同时,可通过增加顶层金属栅的延伸长度,缩短底层金属栅长度来增加顶层金属栅与底层金属栅长度差值,增大晶体管的线隧穿面积,提升载流子隧穿几率,有效提升了器件的开态电流。
Description
技术领域
本发明属于半导体器件领域,涉及一种无结型隧穿场效应晶体管,具体涉及一种能够有效提升开态电流的无结型双栅线隧穿场效应晶体管。
背景技术
随着集成电路工艺的进步,当今超大规模集成电路CMOS工艺中的核心器件仍然是MOSFET(金属-氧化物-半导体场效应晶体管),随着MOSFET特征尺寸不断缩小,带来的短沟道效应较为明显,同时由于MOSFET利用载流子漂移扩散的工作机理的限制,其亚阈值摆幅在常温下始终不能低于60mV/dec,由此增加了集成电路的部分功耗。
为了减小器件的工作电压从而降低集成电路的功耗,寻找亚阈值摆幅突破60mV/dec限制的新型器件成为研究人员研究的热点。近年来研究者们提出了隧穿场效应晶体管(TFET),隧穿场效应晶体管在工作状态下利用栅极控制反向偏置的PIN结的价带与导带之间发生载流子隧穿实现导通,在室温下其亚阈值摆幅可以低于60mV/dec,并且随特征尺寸缩小带来的短沟道效应不明显,突破了传统场效应晶体管的部分限制,使它可以在未来的低功耗集成电路领域有较好的应用前景。
当前的场效应晶体管采用离子注入形成重掺杂源漏区,随后高温退火工艺会使杂质发生扩散,难以形成隧穿场效应晶体管性能所需的突变结;而无结型隧穿场效应晶体管通过电学掺杂形成源漏区,减少了离子注入与高温退火工艺流程,且不受杂质扩散的影响。但普通无结型隧穿场效应晶体管的载流子隧穿发生在源漏区和沟道区的交界面处,发生隧穿的面积有限,器件的开态电流较小;因此,寻求一种能够提升无结型隧穿场效应晶体管开态电流,使无结型隧穿场效应晶体管满足新一代器件的要求,成为有待解决的问题。
发明内容
本发明的目的在于针对上述问题,提供一种能够提升开态电流的无结型双栅线隧穿场效应晶体管;通过源区金属与漏区金属的功函数与沟道区半导体电子亲和势的差值,在未掺杂或轻掺杂的沟道中通过电学掺杂形成P型掺杂特性源区与N型掺杂特性漏区;对现有技术结构上进行优化改进,改变了传统无结型双栅隧穿晶体管上下对称的双栅结构,增加顶层的金属栅长度或缩短底层金属栅长度,在无结型双栅隧穿场效应晶体管的中引入载流子线隧穿,并以线隧穿为主。同时可通过增加顶层金属栅的延伸长度,同时缩短底层金属栅长度来增加顶层金属栅与底层金属栅长度差值,增大晶体管的线隧穿面积,提升载流子隧穿几率,有效提升了器件的开态电流。
为实现上述目的,本发明采用的技术方案为:
一种无结型双栅线隧穿场效应晶体管,包括沟道区(110)、绝缘层、源区金属、金属栅、漏区金属、漏电极(119)和源电极(120),其中,所述绝缘层包括顶层绝缘层(111)、底层绝缘层(112),所述源区金属包括顶层源区金属(113)、底层源区金属(114),所述金属栅包括顶层金属栅(115)、底层金属栅(116),所述漏区金属包括顶层漏区金属(117)、底层漏区金属(118),所述沟道区呈长方体状,所述顶层绝缘层和底层绝缘层分别覆盖沟道区上、下表面,所述源电极和漏电极分别设置于沟道区左、右端面,所述顶层源区金属、顶层金属栅、顶层漏区金属均设置于顶层绝缘层上、且由源电极端面向漏电极端面依次间隔设置,所述底层源区金属、底层金属栅、底层漏区金属均设置于底层绝缘层上、且由源电极端面向漏电极端面依次间隔设置;其特征在于,所述顶层漏区金属和底层漏区金属长度相同,且顶层漏区金属与顶层金属栅的间隔长度和底层漏区金属与底层金属栅的间隔长度相同;所述顶层金属栅与底层金属栅具有长度为L的长度差,且顶层金属栅与顶层源区金属的间隔长度和底层金属栅与底层源区金属的间隔长度相同。
进一步的,所述长度差L大于0、且小于底层源区金属的长度。
所述金属栅与源区金属的间隔长度小于金属栅与漏区金属的间隔长度,且,金属栅与源区金属的间隔及金属栅与漏区金属的间隔可填充栅介质。
所述沟道区采用半导体材料为Si、Ge、SiGe以及其他窄禁带半导体中的至少之一,沟道区厚度不超过20nm,为未掺杂的本征区或者轻掺杂区。
所述顶层绝缘层和底层绝缘层采用二氧化硅以及其它高介电常数栅介质中的至少之一,绝缘层厚度为1~3nm。
所述源区金属的功函数高于沟道区半导体材料的电子亲和势与半个禁带宽度的和值,用于形成具有P型掺杂特性的源区,所述漏区金属的功函数低于源区金属,用于形成具有N型掺杂特性的漏区,进而形成N型无结型双栅线隧穿场效应晶体管中;所述源区金属的功函数低于沟道区半导体材料的电子亲和势与半个禁带宽度的和值,用于形成具有N型掺杂特性的源区,漏区金属的功函数高于源区金属,用于形成具有P型掺杂特性的漏区,进而形成P型无结型线隧穿双栅隧穿场效应晶体管。
本发明的工作原理在于:
本发明的无结型双栅线隧穿场效应晶体管的结构包含轻掺杂的沟道区和覆盖在沟道区上下的绝缘层,源区金属覆盖在沟道区左侧,漏区金属覆盖在沟道区右侧,在不加任何电压的情况下,依靠源区与漏区金属功函数通过电学掺杂形成具有P型重掺杂和N型重掺杂特性的源区与漏区。通过将顶层金属栅往相邻源区金属延伸增加顶层金属栅长度,或缩短底层金属栅长度形成的非对称双栅结构,与现有技术对称双栅结构工作状态下载流子只发生点隧穿相比,本发明的无结型双栅线隧穿场效应晶体管工作状态下载流子发生点隧穿和线隧穿,并以线隧穿为主。该晶体管工作状态下,点隧穿发生在源区金属与金属栅邻接的沟道区域,线隧穿发生在顶层金属栅与底层金属栅产生长度差值的沟道区域,开态电流主要由载流子线隧穿产生。与现有技术相比,沟道区的电场发生改变,如图4,6所示,半导体材料的能带弯曲的情况发生改变,如图5,7所示。本发明通过对现有技术结构上的改进,在无结型隧穿场效应晶体管中引入线隧穿,通过顶层金属栅与底层金属栅长度差值的增加来增大晶体管的隧穿面积,同时增强了载流子发生线隧穿时沟道区的电场,提升了载流子的隧穿几率,提升了器件的开态电流。
本发明的有益效果在于:
本发明提供一种能够提升开态电流的无结型双栅线隧穿场效应晶体管,对现有现有技术结构上进行优化改进,改变了传统无结型双栅隧穿晶体管上下对称的双栅结构,使顶层金属栅与底层金属栅具备长度差(增加顶层的金属栅长度或缩短底层金属栅长度)、即非对称双栅结构,在无结型双栅隧穿场效应晶体管的中引入载流子线隧穿,并以线隧穿为主;同时,可通过增加顶层金属栅的延伸长度,缩短底层金属栅长度来增加顶层金属栅与底层金属栅长度差值,增大晶体管的线隧穿面积,提升载流子隧穿几率,有效提升了器件的开态电流。
以N型无结型双栅线隧穿场效应晶体管为例,当栅源电压为0.5V时,本发明的开态电流比现有技术大3个数量级以上,当栅源电压继续增加到1V时,本发明的开态电流量级比现有技术大2个数量级左右,因此本发明的无结型双栅线隧穿场效应晶体管能够有效提升无结型隧穿场效应晶体管的开态电流;当晶体管的电流提升10个数量级时,其亚阈值摆幅始终保持小于60mV/dec,保证器件有良好的工作特性,满足新一代器件的要求。
附图说明
图1是实施例一种有效提升开态电流的N型无结型双栅线隧穿场效应晶体管的结构示意图;
图2是现有技术N型无结型双栅隧穿场效应晶体管的结构示意图;
图3是实施例与现有技术工作时的转移特性曲线对比图;
图4是实施例与现有技术在栅源电压为1V,漏极电压为0.5V时沟道区底部栅氧化层上方1nm处沿剖线方向长度(图1,2中水平虚线)能带对比图;
图5是实施例与现有技术在栅源电压为1V,漏极电压为0.5V时沟道区底部栅氧化层上方1nm处沿剖线方向长度(图1,2中水平虚线)电场对比图;
图6是实施例与现有技术在栅源电压为1V,漏极电压为0.5V时源区金属与金属栅间距左侧2nm处沿剖线方向长度(图1,2中竖直虚线)能带对比图;
图7是实施例与现有技术在栅源电压为1V,漏极电压为0.5V时源区金属与金属栅间距左侧2nm处沿剖线方向长度(图1,2中竖直虚线)电场对比图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
本实施例提供一种无结型双栅线隧穿场效应晶体管,其结构如图1所示,包括沟道区(110)、绝缘层、源区金属、金属栅、漏区金属、漏电极(119)和源电极(120),其中,所述绝缘层包括顶层绝缘层(111)、底层绝缘层(112),所述源区金属包括顶层源区金属(113)、底层源区金属(114),所述金属栅包括顶层金属栅(115)、底层金属栅(116),所述漏区金属包括顶层漏区金属(117)、底层漏区金属(118);其中,
所述沟道区呈长方体状,所述沟道区上表面覆盖有顶层绝缘层、下表面覆盖有底层绝缘层、左端面设置源电极、右端面设置漏电极,所述顶层源区金属、顶层金属栅、顶层漏区金属均设置于顶层绝缘层上、且由左向右依次间隔设置,所述底层源区金属、底层金属栅、底层漏区金属均设置于底层绝缘层上、且由左向右依次间隔设置;即,源区金属覆盖沟道区左侧,漏区金属覆盖沟道区右侧;
所述顶层漏区金属和底层漏区金属长度相同,且顶层漏区金属与顶层金属栅的间隔长度和底层漏区金属与底层金属栅的间隔长度相同,即,顶层金属栅、底层金属栅靠近漏区金属的边界(右边界)对齐;将顶层金属栅往相邻源区金属方向延伸以增加顶层金属栅长度,或将底层源区金属往相邻金属栅方向延伸以缩短底层金属栅长度,使顶层金属栅与底层金属栅具有长度为L的长度差,即该晶体管为非对称双栅结构。
本实施例中,沟道区材料为硅(Si),采用P型磷(Boron)掺杂,浓度为1E16cm-3,厚度为10nm;绝缘层材料为二氧化硅(SiO2),厚度为1nm;金属栅与源区金属的间距为3nm,与漏区金属间距为15nm;底层源区金属、底层金属栅和底层漏区金属长度都为50nm,顶层金属栅超出底层金属栅30nm,晶体管为非对称双栅结构。
本实施例还提供一种隧穿场效应晶体管以做对比,其结构如图2所示,包括沟道区(110)、绝缘层(111与112)、顶层源区金属(124)、底层源区金属(114)、顶层金属栅(126)、底层金属栅(116)、顶层漏区金属(117)、底层漏区金属(118)、漏电极(119)和源电极(120),沟道区材料为硅(Si),采用P型磷(Boron)掺杂,浓度为1E16cm-3,厚度为10nm,绝缘层材料为二氧化硅(SiO2),覆盖在整个沟道区上下侧,厚度为1nm,金属栅与源区金属的间距为3nm,与漏区金属间距为15nm,底层源区金属、底层金属栅和底层漏区金属长度都为50nm,晶体管为上下对称双栅结构。
图3是实施例和现有技术工作时的转移特性曲线对比图,此时漏极电压为0.5V,由图可知,采用本发明结构的无结型双栅线隧穿场效应晶体管,器件开态电流得到了有效的提升。参考本发明应用前后的无结型隧穿场效应晶体管转移特性曲线对比图(图3),当栅源电压为0.5V时,该结构电流比现有技术大三个数量级以上,当栅源电压为1V时,该结构的电流量级比现有技术大2个数量级左右。因此,相比现有技术的传统对称结构,实施例采用的不对称结构通过在现有技术载流子点隧穿的基础上引入载流子线隧穿,从而有效提升了无结型隧穿场效应晶体管的开态电流。
图4是实施例和现有技术在栅源电压为1V,漏极电压为0.5V时沿水平剖线方向(距离沟道区底部栅氧化层上方1nm处,即图1和图2中水平虚线)的总电场分布对比图,由图可知,采用本发明结构的无结型双栅线隧穿场效应晶体管,与现有技术相比,实施例增强了沟道中顶层金属栅与底层金属栅长度差值区域的水平方向电场,能够提升载流子的隧穿几率,起到提升器件开态电流的效果。
图5是实施例和现有技术在栅源电压为1V,漏极电压为0.5V时沿水平剖线方向(距离沟道区底部栅氧化层上方1nm处,即图1和图2中水平虚线)的能带分布对比图,由图可知,采用本发明结构的无结型双栅线隧穿场效应晶体管,在顶层金属栅与底层金属栅长度差值区域能带开始弯曲,而现有技术在金属栅与源区金属电极相邻区域能带开始弯曲,能带发生弯曲的位置发生改变,实施例中能带的水平交叠区域大于现有技术中能带的水平交叠区域,表明实施例器件增加了无结型隧穿场效应晶体管的隧穿面积,起到提升器件开态电流的效果。
图6是实施例和现有技术在栅源电压为1V,漏极电压为0.5V时沿垂直剖线方向(源区金属与金属栅间隔左侧2nm处,即图1和图2中垂直虚线)的总电场分布对比图,由图可知,采用本发明结构的无结型双栅线隧穿场效应晶体管,与现有技术相比,实施例增强了沟道下侧区域中顶层金属栅与底层金属栅长度差值区域的垂直方向电场,能够提升载流子的隧穿几率,起到提升器件开态电流的效果。
图7是实施例和现有技术在栅源电压为1V,漏极电压为0.5V时沿垂直剖线方向(源区金属与金属栅间隔左侧2nm处,即图1和图2中垂直虚线)的能带分布对比图,由图可知,采用本发明结构的无结型双栅线隧穿场效应晶体管,在顶层金属栅与底层金属栅存在长度差的沟道区域中能带发生交叠,而现有技术沟道区能带竖直方向不发生交叠,能带的交叠表明沟道中的载流子可以发生隧穿,由图知实施例在现有技术载流子发生点隧穿的基础上增加了垂直线隧穿的方式,线隧穿区域为顶层金属栅与底层金属栅长度差值的沟道区域,器件开态电流得到有效提升。
以上所述,仅为本发明的具体实施方式,本说明书中所公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换;所公开的所有特征、或所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以任何方式组合。
Claims (4)
1.一种无结型双栅线隧穿场效应晶体管,包括沟道区(110)、绝缘层、源区金属、金属栅、漏区金属、漏电极(119)和源电极(120),其中,所述绝缘层包括顶层绝缘层(111)、底层绝缘层(112),所述源区金属包括顶层源区金属(113)、底层源区金属(114),所述金属栅包括顶层金属栅(115)、底层金属栅(116),所述漏区金属包括顶层漏区金属(117)、底层漏区金属(118),所述沟道区呈长方体状,所述顶层绝缘层和底层绝缘层分别覆盖沟道区上、下表面,所述源电极和漏电极分别设置于沟道区左、右端面,所述顶层源区金属、顶层金属栅、顶层漏区金属均设置于顶层绝缘层上、且由源电极端面向漏电极端面依次间隔设置,所述底层源区金属、底层金属栅、底层漏区金属均设置于底层绝缘层上、且由源电极端面向漏电极端面依次间隔设置;其特征在于,所述顶层漏区金属和底层漏区金属长度相同,且顶层漏区金属与顶层金属栅的间隔长度和底层漏区金属与底层金属栅的间隔长度相同;所述顶层金属栅与底层金属栅具有长度为L的长度差,且顶层金属栅与顶层源区金属的间隔长度和底层金属栅与底层源区金属的间隔长度相同;所述长度为L的长度差由顶层金属栅向相邻顶层源区金属延伸增加顶层金属栅长度、或缩短底层金属栅长度形成;所述顶层金属栅与底层金属栅邻近漏区金属的边界对齐。
2.按权利要求1所述无结型双栅线隧穿场效应晶体管,其特征在于,所述长度差L大于0、且小于底层源区金属的长度。
3.按权利要求1所述无结型双栅线隧穿场效应晶体管,其特征在于,所述金属栅与源区金属的间隔长度小于金属栅与漏区金属的间隔长度,且金属栅与源区金属的间隔及金属栅与漏区金属的间隔填充栅介质。
4.按权利要求1所述无结型双栅线隧穿场效应晶体管,其特征在于,所述顶层绝缘层和底层绝缘层采用二氧化硅以及其它高介电常数栅介质中的至少之一,绝缘层厚度为1~3nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910023720.2A CN109755306B (zh) | 2019-01-10 | 2019-01-10 | 一种无结型双栅线隧穿场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910023720.2A CN109755306B (zh) | 2019-01-10 | 2019-01-10 | 一种无结型双栅线隧穿场效应晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109755306A CN109755306A (zh) | 2019-05-14 |
CN109755306B true CN109755306B (zh) | 2021-07-06 |
Family
ID=66405557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910023720.2A Active CN109755306B (zh) | 2019-01-10 | 2019-01-10 | 一种无结型双栅线隧穿场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109755306B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113169221B (zh) * | 2020-07-17 | 2023-06-27 | 北京大学深圳研究生院 | 无结纳米线场效应晶体管及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105702721A (zh) * | 2016-04-20 | 2016-06-22 | 杭州电子科技大学 | 一种新型非对称双栅隧穿场效应晶体管 |
WO2017004409A1 (en) * | 2015-07-02 | 2017-01-05 | The Regents Of The University Of California | Gate-induced source tunneling field-effect transistor |
-
2019
- 2019-01-10 CN CN201910023720.2A patent/CN109755306B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017004409A1 (en) * | 2015-07-02 | 2017-01-05 | The Regents Of The University Of California | Gate-induced source tunneling field-effect transistor |
CN105702721A (zh) * | 2016-04-20 | 2016-06-22 | 杭州电子科技大学 | 一种新型非对称双栅隧穿场效应晶体管 |
Non-Patent Citations (2)
Title |
---|
"Analysis of a Novel Metal Implant Junctionless Tunnel FET for Better DC and Analog/RF Electrostatic Parameters";Sukeshni Tirkey et al;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20170930;第3943-3950页 * |
"Investigation of the Junctionless Line Tunnel Field-Effect Transistor";Lei Yao et al;《IEEE》;20140619;第1-2页 * |
Also Published As
Publication number | Publication date |
---|---|
CN109755306A (zh) | 2019-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10727334B2 (en) | Lateral DMOS device with dummy gate | |
Imenabadi et al. | A novel PNPN-like Z-shaped tunnel field-effect transistor with improved ambipolar behavior and RF performance | |
US8803242B2 (en) | High mobility enhancement mode FET | |
CN102610642B (zh) | 非均匀沟道无结晶体管 | |
CN102005477B (zh) | 集成电路、鳍式场效应晶体管及其制造方法 | |
EP2528099B1 (en) | Line- tunneling Tunnel Field-Effect Transistor (TFET) and manufacturing method | |
Hur et al. | A practical Si nanowire technology with nanowire-on-insulator structure for beyond 10nm logic technologies | |
US6911696B2 (en) | LDMOS transistor | |
CN103500758A (zh) | 半栅极控制源极肖特基势垒型隧穿场效应晶体管 | |
CN104201195B (zh) | 一种无结场效应晶体管及其制备方法 | |
CN108389896B (zh) | 一种有效抑制双极性电流的双栅隧穿场效应晶体管 | |
Kumar et al. | Performance analysis of sub 10 nm regime source halo symmetric and asymmetric nanowire MOSFET with underlap engineering | |
CN109755306B (zh) | 一种无结型双栅线隧穿场效应晶体管 | |
Kusuma et al. | Design and optimization of dual material gate junctionless FinFET using dimensional effect, gate oxide and workfunction engineering at 7 nm technology node | |
CN103151390B (zh) | 一种隧穿场效应晶体管 | |
CN105118858A (zh) | 纵向隧穿场效应晶体管 | |
CN109980015B (zh) | 一种有效增大开态电流的隧穿场效应晶体管 | |
CN106298947A (zh) | 一种双栅InGaAs PMOS场效应晶体管 | |
CN102790090A (zh) | 一种基于高k材料的ldmos器件 | |
Lin et al. | A scaling study of excess OFF-state current in InGaAs quantum-well MOSFETs | |
CN104425606A (zh) | 隧穿场效应晶体管及其形成方法 | |
CN102760771A (zh) | 用于rf-ldmos器件的新型栅结构 | |
WO2019205537A1 (zh) | 一种双栅mosfet结构 | |
CN104393033A (zh) | 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管 | |
CN115939182A (zh) | Si1-xGex/Si异质结叠栅氧化层阶梯沟道双栅隧道场效应晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |