CN104201195B - 一种无结场效应晶体管及其制备方法 - Google Patents

一种无结场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN104201195B
CN104201195B CN201410429391.9A CN201410429391A CN104201195B CN 104201195 B CN104201195 B CN 104201195B CN 201410429391 A CN201410429391 A CN 201410429391A CN 104201195 B CN104201195 B CN 104201195B
Authority
CN
China
Prior art keywords
channel
gate
preparation
vertical
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410429391.9A
Other languages
English (en)
Other versions
CN104201195A (zh
Inventor
孙雷
徐浩
张博
张一博
韩静文
王漪
张盛东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201410429391.9A priority Critical patent/CN104201195B/zh
Publication of CN104201195A publication Critical patent/CN104201195A/zh
Application granted granted Critical
Publication of CN104201195B publication Critical patent/CN104201195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种结合垂直沟道和无结结构的环栅场效应晶体管,包括一个垂直方向的环状半导体沟道(4),一个环状栅电极(6),一个环状栅介质层(5),一个源区(2),一个漏区(3),一个半导体衬底(1);其中,源区(2)位于垂直沟道(4)的底部,与衬底(1)相接,漏区(3)位于垂直沟道(4)的顶部,栅介质层(5)和栅电极(6)呈环状围绕住垂直沟道(4);源区(2)和漏区(3)与沟道(4)采用相同类型和浓度的杂质掺杂。本发明所述的晶体管利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求,并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制,提高了集成度。

Description

一种无结场效应晶体管及其制备方法
技术领域
本发明属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域,具体涉及一种结合垂直沟道和无结结构的环栅场效应晶体管及其制备方法。
背景技术
在摩尔定律的驱动下,传统MOSFET的特征尺寸不断缩小,如今已经到进入纳米尺度,随之而来,器件的短沟道效应等负面影响也愈加严重。漏致势垒降低、带带隧穿等效应使得器件关态漏泄电流不断增大。在对新型器件结构的研究中,源漏掺杂环栅(Gate AllAround transistor,GAA)结构是目前最受关注的一种。GAA器件具有更好的栅控特性,可以满足最尖锐的特性需求,从而适应器件尺寸缩小的需求,提高集成度。器件由于环形栅结构和纳米线沟道的特点,表现出很好的抑制短沟道效应性能。在制成水平沟道GAA器件的同时,可以注意到纳米线(NW)的排列方式决定了GAA结构存在应用垂直沟道的可能,目前已有关于掺杂源漏垂直沟道GAA器件的实验报道,相较水平沟道GAA器件,垂直沟道GAA器件的优势突出在两点:(1)可实现更高的集成度,(2)垂直沟道GAA的栅长不再由光刻能力决定,而是由栅材料的纵向厚度决定,这就可能突破集成加工的光刻极限。需要指出的是,此时单个垂直沟道GAA在栅长和栅宽(即纳米线的周长)两个维度都进入纳米尺度,而两个维度上都可以突破纳米加工的光刻极限。因此,垂直沟道GAA相较水平沟道GAA更具研发价值,也更富挑战性。
需要指出的是,垂直沟道的GAA结构具有良好的栅控能力,同样也面对着源漏设计的问题。对于传统的MOS场效应晶体管,为了抑制短沟道效应,必须采用超浅结和陡变掺杂的源/漏区,因而对热预算的要求极为苛刻。此外,纳米线的引入,使得GAA源漏设计较平面器件和多栅器件更为复杂。而High-K栅介质(介电常数K>3.9)与金属栅组合(HKMG)的热稳定问题,以及此后可能应用的SiGe、Ge和其他宽禁带材料对源漏设计同样存在热预算的需求。
发明内容
本发明的目的是提供一种结合垂直沟道和无结结构的环栅场效应晶体管及其制备方法。在保持了传统GAA各种优点的条件下,该结构利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求,并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制,提高了集成度。
本发明提供的技术方案如下:
一种结合垂直沟道和无结结构的环栅场效应晶体管,包括一个垂直方向的环状半导体沟道4,一个环状栅电极6,一个环状栅介质层5,一个源区2,一个漏区3,一个半导体衬底1;其中,源区2位于垂直沟道4的底部,与衬底1相接,漏区3位于垂直沟道4的顶部,栅介质层5和栅电极6呈环状围绕住垂直沟道4;源区2和漏区3与沟道4采用相同类型和浓度的杂质掺杂。
所述的掺杂杂质浓度较高,一般应在1019-1020cm-3
本发明所述场效应晶体管的制备方法,包括以下步骤:
(1)在半导体衬底上通过半导体线条应力限制氢化或氧化工艺获取垂直纳米线;
(2)对纳米线进行杂质注入;
(3)衬底上高密度等离子体(HDP)淀积介质,厚度等于源区设计长度;
(4)在纳米线上淀积HKMG(High-K栅介质与金属栅组合)层,并形成栅极引线;
(5)沉积介质至将栅电极覆盖,此时沉积的介质厚度对应于场效应晶体管器件的设计栅长;
(6)选择性腐蚀High-K栅介质及栅电极层至漏极纳米线漏出;
(7)最后进入常规CMOS后道工序,包括淀积钝化层、开接触孔以及金属化等,即可制得所述的场效应晶体管。
上述的制备方法中,所述步骤(1)中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI,III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅(SOI)或绝缘体上的锗(GOI)。
上述的制备方法中,所述步骤(2)中的杂质材料,选自磷、砷等V族n型杂质或硼、镓等III族p型杂质。
上述的制备方法中,所述步骤(3)、(5)中的介质材料选自二氧化硅、二氧化铪或氮化铪等。
上述的制备方法中,所述步骤(4)中的High-K栅介质与金属栅组合层材料选自典型组合HfO2/TiN,也包括其他的系列氧化物,如HfSiON、HfZrO、HfMgO、HfAlO等材料。
本发明的优点和积极效果:
(1)本发明继承了传统环栅结构晶体管的优点,例如良好的栅控能力、抑制短沟效应等;继承了垂直沟道结构的优点,突破纳米加工的光刻极限,极大提高了器件的集成度。
(2)本发明采用了无结结构,无须形成传统的PN结,免除了潜在的GAA源漏突变结的复杂掺杂设计,极大地简化了工艺,在High-K栅介质与金属栅组合层形成后不再需要注入和高温退火,彻底解决热稳定问题。
(3)本发明采用了无结结构,通过调整掺杂浓度,可以有效地增大驱动电流、减小漏电流,并对阈值电压具有良好的调制效应。。
总而言之,该器件结构采用了垂直沟道结合无结结构,在继承传统GAA的优点的基础上,抑制了短沟效应,降低了热预算,简化了工艺,并且提高了集成度。
附图说明
图1是本发明的垂直沟道无结环栅晶体管的器件示意图;
图2是半导体线条应力限制氢化/氧化工艺获取垂直纳米线后,沿图1中AA’方向的器件剖面图;
图3是对纳米线进行杂质掺杂后,沿图1中AA’方向的器件剖面图;
图4是在衬底上淀积源区长度厚的介质后,沿图1中AA’方向的器件剖面图;
图5是在纳米线上淀积HKMG(High-K栅介质与金属栅组合)层,并形成栅极引线后,沿图1中AA’方向的器件剖面图;
图6是沉积介质至将栅电极覆盖后,沿图1中AA’方向的器件剖面图;
图7是选择性腐蚀High-K栅介质及栅电极层至漏极纳米线漏出后沿图1中AA’方向的器件剖面图;
图8是本发明的垂直沟道无结环栅晶体管沿图1中AA’方向的器件剖面图;
图中:
1-----------半导体衬底 2-------------源区
3-----------漏区 4-------------沟道区
5-----------High-K栅介质层 6-------------Metal Gate栅电极层
7-----------二氧化硅介质层
具体实施方式
本发明提供了一种新型结构的场效应晶体管,具体为一种结合垂直沟道和无结结构的环栅场效应晶体管(如图1所示),包括一个垂直方向的环状半导体沟道4,一个环状栅电极6,一个环状栅介质层5,一个源区2,一个漏区3,一个半导体衬底1;其中,源区2位于垂直沟道4的底部,与衬底1相接,漏区3位于垂直沟道4的顶部,栅介质层5和栅电极6呈环状围绕住垂直沟道4;源区2和漏区3与沟道4为相同类型和浓度的杂质掺杂。
掺杂杂质浓度较高,一般应在1019-1020cm-3以上。
本发明制备方法的具体实例包括图2至图7所示的工艺步骤:
(1)在晶向为(100)的体硅硅片硅衬底1上采用Si线条应力限制氢化或氧化工艺获取垂直Si纳米线4,直径5nm,长度100nm,如图2所示;
(2)对纳米线进行砷杂质注入,浓度1019cm-3,如图3所示;
(3)衬底上高密度等离子体(HDP)淀积介质7(SiO2),厚度等于源区设计长度25nm,形成源区2,如图4所示;
(4)在纳米线上低温原子层沉积法(ALD法)淀积HKMG材料5和6(如HfO2/TiN),对HKMG的图形化形成了栅极的引线(无需精细尺寸加工),HKMG厚度约为10nm,如图5所示;;
(5)沉积介质7(SiO2)至将栅电极覆盖起来(HDP法沉积),此时沉积的介质厚度50nm对应了器件的设计栅长,如图6所示;
(6)选择性腐蚀HKMG,至漏极纳米线露出,形成漏区结构3,如图7所示;
(7)最后进入常规CMOS后道工序,包括淀积钝化层、开接触孔以及金属化等,即可制得所述的结合垂直沟道和无结结构的环栅场效应晶体管。

Claims (6)

1.一种环栅场效应晶体管的制备方法,该环栅场效应晶体管包括一个垂直方向的环状半导体沟道,一个环状栅电极,一个环状栅介质层,一个源区,一个漏区,一个半导体衬底;其中,源区位于垂直沟道的底部,与衬底相接,漏区位于垂直沟道的顶部,栅介质层和栅电极呈环状围绕住垂直沟道;源区和漏区与沟道采用相同类型和浓度的杂质掺杂,制备包括以下步骤:
(1)在半导体衬底上通过半导体线条应力限制氢化或氧化工艺获取垂直纳米线;
(2)对纳米线进行杂质注入;
(3)衬底上高密度等离子体淀积第一介质层,厚度等于源区设计长度;
(4)在纳米线上淀积High-K栅介质与金属栅组合,并形成栅电极引线;
(5)沉积第二介质层至将栅电极覆盖,此时沉积的介质厚度对应于场效应晶体管器件的设计栅长;
(6)选择性腐蚀High-K栅介质及栅电极层至漏极纳米线漏出;
(7)最后进入常规CMOS后道工序,包括淀积钝化层、开接触孔以及金属化,即可制得所述的场效应晶体管。
2.如权利要求1所述的制备方法,其特征是,所述步骤(1)中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI,III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。
3.如权利要求1所述的制备方法,其特征是,所述步骤(2)中的杂质材料,选自V族n型杂质或III族p型杂质。
4.如权利要求1所述的制备方法,其特征是,所述步骤(2)中的杂质材料为磷、砷、硼或镓。
5.如权利要求1所述的制备方法,其特征是,所述步骤(3)、(5)中的介质材料选自二氧化硅、二氧化铪或氮化铪。
6.如权利要求1所述的制备方法,其特征是,所述步骤(4)中的High-K栅介质与金属栅组合层材料选自组合HfO2/TiN。
CN201410429391.9A 2014-08-27 2014-08-27 一种无结场效应晶体管及其制备方法 Active CN104201195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410429391.9A CN104201195B (zh) 2014-08-27 2014-08-27 一种无结场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410429391.9A CN104201195B (zh) 2014-08-27 2014-08-27 一种无结场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104201195A CN104201195A (zh) 2014-12-10
CN104201195B true CN104201195B (zh) 2017-02-15

Family

ID=52086463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410429391.9A Active CN104201195B (zh) 2014-08-27 2014-08-27 一种无结场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104201195B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158650A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US9799655B1 (en) 2016-04-25 2017-10-24 International Business Machines Corporation Flipped vertical field-effect-transistor
CN108807660A (zh) * 2017-05-02 2018-11-13 上海磁宇信息科技有限公司 使用垂直型环绕式场效晶体管的超高密度随机存储器架构
CN109065613B (zh) * 2018-07-11 2020-09-15 浙江大学 一种竖直结构锗沟道场效应晶体管器件的制造方法
CN111599870A (zh) * 2020-05-29 2020-08-28 京东方科技集团股份有限公司 一种薄膜晶体管开关及其制备方法、阵列基板和显示面板
CN113078208A (zh) * 2021-03-09 2021-07-06 深圳大学 一种环绕栅极场效应晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2804539B2 (ja) * 1989-09-28 1998-09-30 沖電気工業株式会社 半導体装置およびその製造方法
CN102779851A (zh) * 2012-07-06 2012-11-14 北京大学深圳研究生院 一种无结场效应晶体管
CN103531635A (zh) * 2013-09-18 2014-01-22 北京大学 一种基于纳米线的立式环栅晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2804539B2 (ja) * 1989-09-28 1998-09-30 沖電気工業株式会社 半導体装置およびその製造方法
CN102779851A (zh) * 2012-07-06 2012-11-14 北京大学深圳研究生院 一种无结场效应晶体管
CN103531635A (zh) * 2013-09-18 2014-01-22 北京大学 一种基于纳米线的立式环栅晶体管及其制备方法

Also Published As

Publication number Publication date
CN104201195A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
CN104201205B (zh) 一种芯‑壳场效应晶体管及其制备方法
CN104201195B (zh) 一种无结场效应晶体管及其制备方法
US10727334B2 (en) Lateral DMOS device with dummy gate
US9117893B1 (en) Tunneling transistor suitable for low voltage operation
CN104157686B (zh) 一种环栅场效应晶体管及其制备方法
CN104465657B (zh) 互补tfet 及其制造方法
US6911696B2 (en) LDMOS transistor
CN102983168A (zh) 带双扩散的条形栅隧穿场效应晶体管及其制备方法
US11594623B2 (en) Nanowire transistor and manufacturing method thereof
CN104157687B (zh) 一种垂直环栅隧穿晶体管及其制备方法
CN105633147A (zh) 隧穿场效应晶体管及其制造方法
US11309406B2 (en) Method of manufacturing an LDMOS device having a well region below a groove
CN104134697B (zh) 一种非对称肖特基源漏晶体管及其制备方法
CN103872054B (zh) 一种集成器件及其制造方法、分立器件、cdmos
CN104810405B (zh) 一种隧穿场效应晶体管及制备方法
US9000520B2 (en) Semiconductor device with an insulating structure for insulating an electrode from a semiconductor body
CN104425269B (zh) 鳍式场效应晶体管及其形成方法
CN104134701B (zh) 一种杂质分凝肖特基源漏器件及其制备方法
CN105118858A (zh) 纵向隧穿场效应晶体管
CN102364690B (zh) 一种隧穿场效应晶体管及其制备方法
CN106328522B (zh) 一种类Fin结构III-V族半导体场效应晶体管及其制备方法
KR102273935B1 (ko) 음성 트랜스 컨덕턴스 기반의 터널링 트랜지스터
CN104425606A (zh) 隧穿场效应晶体管及其形成方法
CN109755306B (zh) 一种无结型双栅线隧穿场效应晶体管
CN104425359B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant