CN104201205B - 一种芯‑壳场效应晶体管及其制备方法 - Google Patents

一种芯‑壳场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN104201205B
CN104201205B CN201410427814.3A CN201410427814A CN104201205B CN 104201205 B CN104201205 B CN 104201205B CN 201410427814 A CN201410427814 A CN 201410427814A CN 104201205 B CN104201205 B CN 104201205B
Authority
CN
China
Prior art keywords
core
shell
vertical
channel
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410427814.3A
Other languages
English (en)
Other versions
CN104201205A (zh
Inventor
孙雷
徐浩
张博
张一博
韩静文
王漪
张盛东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201410427814.3A priority Critical patent/CN104201205B/zh
Publication of CN104201205A publication Critical patent/CN104201205A/zh
Application granted granted Critical
Publication of CN104201205B publication Critical patent/CN104201205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666Vertical transistors

Abstract

一种结合垂直沟道、芯‑壳结构和无结结构的环栅场效应晶体管,包括:垂直方向的环状半导体芯,垂直方向的环状半导体壳,环状栅电极,环状栅介质层,芯源区,芯漏区,壳源区,壳漏区,半导体衬底;其中,芯源区位于垂直芯沟道的底部,与衬底相接,芯漏区位于垂直芯沟道的顶部;壳源区位于垂直壳沟道的底部,与衬底相接,壳漏区位于垂直壳沟道的顶部;壳沟道呈环状围绕住芯沟道;壳沟道外环绕着栅介质层;栅介质层外环绕着栅电极。本发明利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求,利用锗芯增大了驱动电流,并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制,提高了集成度。

Description

一种芯-壳场效应晶体管及其制备方法
技术领域
本发明属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域,具体涉及一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管及其制备方法。
背景技术
在摩尔定律的驱动下,传统MOSFET的特征尺寸不断缩小,如今已经到进入纳米尺度,随之而来,器件的短沟道效应等负面影响也愈加严重。漏致势垒降低、带带隧穿等效应使得器件关态漏泄电流不断增大。在对新型器件结构的研究中,源漏掺杂环栅(Gate AllAround transistor,GAA)结构是目前最受关注的一种。GAA器件具有更好的栅控特性,可以满足最尖锐的特性需求,从而适应器件尺寸缩小的需求,提高集成度。器件由于环形栅结构和纳米线沟道的特点,表现出很好的抑制短沟道效应性能。在制成水平沟道GAA器件的同时,可以注意到纳米线(NW)的排列方式决定了GAA结构存在应用垂直沟道的可能,目前已有关于掺杂源漏垂直沟道GAA器件的实验报道,相较水平沟道GAA器件,垂直沟道GAA器件的优势突出在两点:(1)可实现更高的集成度,(2)垂直沟道GAA的栅长不再由光刻能力决定,而是由栅材料的纵向厚度决定,这就可能突破集成加工的光刻极限。需要指出的是,此时单个垂直沟道GAA在栅长和栅宽(即纳米线的周长)两个维度都进入纳米尺度,而两个维度上都可以突破纳米加工的光刻极限。因此,垂直沟道GAA相较水平沟道GAA更具研发价值,也更富挑战性。
需要指出的是,垂直沟道的GAA结构具有良好的栅控能力,同样也面对着源漏设计的问题。对于传统的MOS场效应晶体管,为了抑制短沟道效应,必须采用超浅结和陡变掺杂的源/漏区,因而对热预算的要求极为苛刻。此外,纳米线的引入,使得GAA源漏设计较平面器件和多栅器件更为复杂。而High-K栅介质(介电常数K>3.9)与金属栅组合(HKMG)的热稳定问题,以及此后可能应用的SiGe、Ge和其他宽禁带材料对源漏设计同样存在热预算的需求。传统GAA器件还存在驱动电流较小的不足。
发明内容
本发明的目的是提供一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管及其制备方法。在保持了传统GAA各种优点的条件下,该结构利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求,利用锗(Ge)芯增大了驱动电流,并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制,提高了集成度。
本发明提供的技术方案如下:
一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管,包括一个垂直方向的环状半导体芯6,一个垂直方向的环状半导体壳7,一个环状栅电极9,一个环状栅介质层8,一个芯源区2,一个芯漏区3,一个壳源区4,一个壳漏区5,一个半导体衬底1;其中,芯源区2位于垂直芯沟道6的底部,与衬底1相接,芯漏区3位于垂直芯沟道6的顶部;壳源区4位于垂直壳沟道7的底部,与衬底1相接,壳漏区5位于垂直壳沟道7的顶部;壳沟道7呈环状围绕住芯沟道6;壳沟道7外环绕着栅介质层8;栅介质层8外环绕着栅电极9;源区2、4和漏区3、5与沟道6、7采用相同类型和浓度的杂质掺杂。芯半导体材料一般使用锗(Ge),壳半导体材料一般使用硅(Si)。
掺杂杂质浓度较高,一般应在1019-1020cm-3
本发明所述场效应晶体管的制备方法,包括以下步骤:
(1)在半导体衬底上通过半导体线条应力限制氢化或氧化工艺获取垂直锗纳米线;
(2)在锗纳米线上外延生长环形硅壳;
(3)对硅壳和锗芯纳米线进行杂质注入;
(4)衬底上高密度等离子体(HDP)淀积介质,厚度等于源区设计长度;
(5)在硅壳上淀积HKMG(High-K栅介质与金属栅组合)层,并形成栅极引线;
(6)沉积介质至将栅电极覆盖,此时沉积的介质厚度对应于场效应晶体管器件的设计栅长;
(7)选择性腐蚀High-K栅介质及栅电极层至漏区纳米线漏出;
(8)最后进入常规CMOS后道工序,包括淀积钝化层、开接触孔以及金属化等,即可制得所述的场效应晶体管。
上述的制备方法中,所述步骤(1)中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI,III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅(SOI)或绝缘体上的锗(GOI)。
上述的制备方法中,所述步骤(3)中的杂质材料,选自磷、砷等V族n型杂质或硼、镓等III族p型杂质。
上述的制备方法中,所述步骤(4)、(6)中的介质材料选自二氧化硅、二氧化铪或氮化铪等。
上述的制备方法中,所述步骤(5)中的High-K栅介质与金属栅组合层材料选自典型组合HfO2/TiN,也包括其他的系列氧化物,如HfSiON、HfZrO、HfMgO、HfAlO等材料。
本发明的优点和积极效果:
(1)本发明继承了传统环栅结构晶体管的优点,例如良好的栅控能力、抑制短沟效应等;继承了垂直沟道结构的优点,突破纳米加工的光刻极限,极大提高了器件的集成度。
(2)本发明采用了无结结构,无须形成传统的PN结,免除了潜在的GAA源漏突变结的复杂掺杂设计,极大地简化了工艺,在High-K栅介质与金属栅组合层形成后不再需要注入和高温退火,彻底解决热稳定问题。
(3)本发明采用了无结结构,通过调整掺杂浓度,可以有效地增大驱动电流、减小漏电流,并对阈值电压具有良好的调制效应。
(4)本发明采用了芯-壳结构,由于载流子在锗芯中的迁移率大幅上升,有效的增大了驱动电流。
总而言之,该器件结构采用了垂直沟道结合芯-壳结构和无结结构,在继承传统GAA的优点的基础上,抑制了短沟效应,降低了热预算,简化了工艺,增大了驱动电流,并且提高了集成度。
附图说明
图1是本发明的垂直沟道芯-壳无结环栅晶体管的器件示意图;
图2是半导体线条应力限制氢化/氧化工艺获取垂直锗纳米线后,沿图1中AA’方向的器件剖面图;
图3是锗芯上外延生长环形硅壳后,沿图1中AA’方向的器件剖面图;
图4是对纳米线进行杂质掺杂后,沿图1中AA’方向的器件剖面图;
图5是在衬底上淀积源区长度厚的介质后,沿图1中AA’方向的器件剖面图;
图6是在纳米线上淀积HKMG(High-K栅介质与金属栅组合)层,并形成栅极引线后,沿图1中AA’方向的器件剖面图;
图7是沉积介质至将栅电极覆盖后,沿图1中AA’方向的器件剖面图;
图8是选择性腐蚀High-K栅介质及栅电极层至漏极纳米线漏出后沿图1中AA’方向的器件剖面图;
图9是本发明的垂直沟道芯-壳结构无结环栅晶体管沿图1中AA’方向的器件剖面图;
图中:
1-----------半导体衬底 2-------------芯源区
3-----------芯漏区 4-------------壳源区
5-----------壳漏区 6-------------芯沟道
7-----------壳沟道 8----------High-K栅介质层
9-------------Metal Gate栅电极层 10----------介质层
具体实施方式
本发明提供了一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管,包括一个垂直方向的环状半导体芯6,一个垂直方向的环状半导体壳7,一个环状栅电极9,一个环状栅介质层8,一个芯源区2,一个芯漏区3,一个壳源区4,一个壳漏区5,一个半导体衬底1;其中,芯源区2位于垂直芯沟道6的底部,与衬底1相接,芯漏区3位于垂直芯沟道6的顶部;壳源区4位于垂直壳沟道7的底部,与衬底1相接,壳漏区5位于垂直壳沟道7的顶部;壳沟道7呈环状围绕住芯沟道6;壳沟道7外环绕着栅介质层8;栅介质层8外环绕着栅电极9;源区2、4和漏区3、5与沟道6、7采用相同类型和浓度的杂质掺杂。芯半导体材料一般使用锗(Ge),壳半导体材料一般使用硅(Si)。
掺杂杂质浓度较高,一般应在1019-1020cm-3
本发明制备方法的具体实例包括图2至图9所示的工艺步骤:
(1)在晶向为(100)的体硅硅片硅衬底1上采用Ge线条应力限制氢化或氧化工艺获取垂直Ge纳米线6,直径5nm,长度100nm,如图2所示;
(2)在Ge纳米线上外延生长环形硅壳7,如图3所示;
(3)对硅壳和锗纳米线进行砷杂质注入,浓度1019cm-3,如图4所示;
(4)衬底上高密度等离子体(HDP)淀积介质10(SiO2),厚度等于源区设计长度25nm,形成芯源区2、壳源区4,如图5所示;
(5)在硅壳上低温原子层沉积法(ALD法)淀积HKMG材料8和9(如HfO2/TiN),对HKMG的图形化形成了栅极的引线(无需精细尺寸加工),HKMG厚度约为10nm,如图6所示;;
(6)沉积介质10(SiO2)至将栅电极覆盖起来(HDP法沉积),此时沉积的介质厚度50nm对应了器件的设计栅长,如图7所示;
(7)选择性腐蚀HKMG,至漏极NW露出,形成芯漏区3和壳漏区5,如图8所示;
(8)最后进入常规CMOS后道工序,包括淀积钝化层、开接触孔以及金属化等,即可制得所述的结合垂直沟道和无结结构的环栅场效应晶体管。

Claims (8)

1.一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管的制备方法,该环栅场效应晶体管包括一个垂直方向的环状半导体芯,一个垂直方向的环状半导体壳,一个环状栅电极,一个环状栅介质层,一个芯源区,一个芯漏区,一个壳源区,一个壳漏区,一个半导体衬底;其中,芯源区位于垂直芯沟道的底部,与衬底相接,芯漏区位于垂直芯沟道的顶部;壳源区位于垂直壳沟道的底部,与衬底相接,壳漏区位于垂直壳沟道的顶部;壳沟道呈环状围绕住芯沟道;壳沟道外环绕着栅介质层;栅介质层外环绕着栅电极;源区和漏区与沟道采用相同类型和浓度的杂质掺杂,制备方法包括以下步骤:
(1)在半导体衬底上通过半导体线条应力限制氢化或氧化工艺获取垂直锗纳米线;
(2)在锗纳米线上外延生长环形硅壳;
(3)对硅壳和锗芯纳米线进行杂质注入;
(4)衬底上高密度等离子体淀积介质,厚度等于源区设计长度;
(5)在硅壳上淀积High-K栅介质与金属栅组合层,并形成栅极引线;
(6)沉积介质至将栅电极覆盖,此时沉积的介质厚度对应于场效应晶体管器件的设计栅长;
(7)选择性腐蚀High-K栅介质及栅电极层至漏区纳米线漏出;
(8)最后进入常规CMOS后道工序,包括淀积钝化层、开接触孔以及金属化等,即可制得所述的场效应晶体管。
2.如权利要求1所述的制备方法,其特征是,所述的掺杂杂质浓度为1019-1020cm-3
3.如权利要求1所述的制备方法,其特征是,所述步骤(1)中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI,III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。
4.如权利要求1所述的制备方法,其特征是,所述步骤(3)中的杂质材料,选自V族n型杂质或III族p型杂质。
5.如权利要求1所述的制备方法,其特征是,所述步骤(3)中的杂质材料,选自磷、砷、硼或镓。
6.如权利要求1所述的制备方法,其特征是,所述步骤(4)、(6)中的介质材料选自二氧化硅、二氧化铪或氮化铪。
7.如权利要求1所述的制备方法,其特征是,所述步骤(5)中的High-K栅介质与金属栅组合层材料选自典型组合HfO2/TiN。
8.如权利要求1所述的制备方法,其特征是,所述步骤(5)中的High-K栅介质为HfSiON、HfZrO、HfMgO、HfAlO。
CN201410427814.3A 2014-08-27 2014-08-27 一种芯‑壳场效应晶体管及其制备方法 Active CN104201205B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410427814.3A CN104201205B (zh) 2014-08-27 2014-08-27 一种芯‑壳场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410427814.3A CN104201205B (zh) 2014-08-27 2014-08-27 一种芯‑壳场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104201205A CN104201205A (zh) 2014-12-10
CN104201205B true CN104201205B (zh) 2017-05-03

Family

ID=52086473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410427814.3A Active CN104201205B (zh) 2014-08-27 2014-08-27 一种芯‑壳场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104201205B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601804B (zh) * 2015-10-15 2018-06-01 上海新昇半导体科技有限公司 场效应晶体管及其制备方法
CN105870192A (zh) * 2016-05-11 2016-08-17 武汉新芯集成电路制造有限公司 一种3d周围栅极mos管的制备方法
KR102333036B1 (ko) 2017-08-31 2021-12-02 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
KR20220066173A (ko) 2017-08-31 2022-05-23 마이크론 테크놀로지, 인크 반도체 장치, 하이브리드 트랜지스터 및 관련 방법
CN108598170B (zh) 2018-05-24 2022-07-08 厦门半导体工业技术研发有限公司 纳米线晶体管及其制作方法
CN112908952B (zh) * 2021-01-21 2022-11-25 深圳大学 一种环绕栅极场效应晶体管及其制备方法
CN117203742A (zh) * 2021-07-21 2023-12-08 华为技术有限公司 一种场效应晶体管、其制作方法及集成电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050538A (zh) * 2012-12-14 2013-04-17 上海集成电路研发中心有限公司 一种纳米线晶体管及其制备方法
CN103700631A (zh) * 2013-11-29 2014-04-02 上海华力微电子有限公司 无结mos fet器件的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063450B2 (en) * 2006-09-19 2011-11-22 Qunano Ab Assembly of nanoscaled field effect transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050538A (zh) * 2012-12-14 2013-04-17 上海集成电路研发中心有限公司 一种纳米线晶体管及其制备方法
CN103700631A (zh) * 2013-11-29 2014-04-02 上海华力微电子有限公司 无结mos fet器件的制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Nanowire transistors without junctions;Jean-Pierre et al;《NATURE NANOTECHNOLOGY》;20100221;第5卷;第225-229页 *
Performance Analysis of a Ge/Si Core/Shell Nanowire Field-Effect Transistor;Gengchiau Liang et al;《Nano Lett.》;20070228;第7卷(第3期);第642-646页 *
Vertical nanowire array-based field effect transistors for ultimate scaling;G. Larrieu,X.-L.Hanb;《Nanoscale》;20131231;第2437-2441页 *

Also Published As

Publication number Publication date
CN104201205A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
CN104201205B (zh) 一种芯‑壳场效应晶体管及其制备方法
CN101894842B (zh) 场效应晶体管反相器以及制造方法
CN104201195B (zh) 一种无结场效应晶体管及其制备方法
CN104465657B (zh) 互补tfet 及其制造方法
CN104157686B (zh) 一种环栅场效应晶体管及其制备方法
CN101960570A (zh) 制造半导体器件的方法和半导体器件
CN105322015A (zh) 栅极结构及其制造方法
CN102983168A (zh) 带双扩散的条形栅隧穿场效应晶体管及其制备方法
US11594623B2 (en) Nanowire transistor and manufacturing method thereof
TW201622159A (zh) 穿隧式場效電晶體及製造此種電晶體之方法
CN103560144B (zh) 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法
US10361284B2 (en) Method for vertical gate-last process
CN107039511A (zh) 外延再生长异质结构纳米线的横向隧道场效应晶体管
CN104157687B (zh) 一种垂直环栅隧穿晶体管及其制备方法
CN104810405B (zh) 一种隧穿场效应晶体管及制备方法
CN104134697B (zh) 一种非对称肖特基源漏晶体管及其制备方法
CN104425269B (zh) 鳍式场效应晶体管及其形成方法
CN102364690B (zh) 一种隧穿场效应晶体管及其制备方法
CN104134701B (zh) 一种杂质分凝肖特基源漏器件及其制备方法
CN102324434B (zh) 一种肖特基势垒mos晶体管及其制备方法
CN104425606B (zh) 隧穿场效应晶体管及其形成方法
CN106328522B (zh) 一种类Fin结构III-V族半导体场效应晶体管及其制备方法
TWI628703B (zh) 環閘極iii-v族量子井電晶體及鍺無接面電晶體及其製造方法
JP2009239078A (ja) ナノワイヤトランジスタおよび半導体集積回路
CN113745314A (zh) 冷源mos晶体管及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant