CN103050538A - 一种纳米线晶体管及其制备方法 - Google Patents

Abstract

本发明公开了一种纳米线晶体管及其制备方法，该纳米线晶体管包括纳米线结构，设置于所述纳米线结构表面的栅介质层，设置于所述栅介质层表面的栅极，以及分别设置于所述纳米线结构两端的源极和漏极；其中，所述纳米线结构包括锗硅纳米线和覆盖在所述锗硅纳米线表面的外延硅层。本发明通过在纳米线结构中引入拉应力，减小了电子的有效质量，增加了纳米线沟道中电子的迁移率，从而可以显著提高NMOS器件的性能。

Description

一种纳米线晶体管及其制备方法

技术领域

本发明涉及半导体器件领域，特别涉及一种纳米线晶体管结构其制备方法。

背景技术

近半个多世纪以来，集成电路行业的迅猛发展，为信息时代提供了硬件上的保障。MOS器件是集成电路领域的重要元器件。由于更小尺寸的器件能够带来更大的开态电流、更高的速度、更小的面积等优势，因此，器件的按比例缩小贯穿了整个集成电路的发展史。

但是，当传统MOS器件的特征尺寸缩小到纳米尺度之后，各种负面效应开始凸现出来，其中，由于等效栅氧化层厚度无法与器件尺寸等比例缩小，导致栅与沟道的耦合作用下降，引起了包括短沟效应、漏极感应势垒降低(Drain Induction Barrier Lower, DIBL)效应在内的诸多问题，造成了器件性能的下降。因此，如何抑制短沟效应，提高器件的栅控能力是一个重要课题。

从器件架构的角度出发，通过改变栅叠层的结构达到提高栅控能力的目的是一种行之有效的方案，也是未来器件的发展方向。因此，基于体硅和SOI(Silicon-On-Insulator)衬底，人们研究了多种多栅器件结构的特性及其未来发展的前景，诸如平面双栅(double-gate)、垂直双栅、鳍式场效晶体管(Fin Field Effect transistor, FinFET)、三栅(tri-gate)、Ω栅（Ω-gate）、Π栅（Π-gate）以及围栅(gate-all-around)器件。随着栅的数目的增加，栅控能力也相应增强，从而能够有效抑制短沟效应。其中，最理想的结构就是圆柱体硅纳米线晶体管(Silicon Nanowire Transistor，SNWT）。请参阅图1，图1是现有硅纳米线晶体管的纳米线及栅叠层结构的示意图，所述硅纳米线晶体管包括硅纳米线11、栅介质层12以及围栅13。这种结构的围栅器件的硅膜截面为圆形，整个沟道区被栅结构环绕覆盖，因而拥有最好的栅控能力，没有拐角效应，且强驱动能力高。鉴于纳米线晶体管具有良好的栅控能力和电流特性，成为了下一代CMOS集成电路强有力的备选器件之一。

另一方面，为了进一步提高器件的速度，应力技术被广泛应用到了小尺寸器件领域。理论及实验研究表明，不同方向的应力对电子和空穴的迁移率有着不同的影响。对于NMOS器件而言，沿沟道方向的拉伸应力可以显著提高电子的迁移率，增加器件的开态电流。如何将该技术有效应用到纳米线晶体管中，以提升晶体管的速度，是我们亟待解决的问题。

发明内容

本发明的主要目的在于提供一种纳米线晶体管结构及其制备方法，通过将应力技术引入纳米线晶体管，以达到增强载流子的迁移率，提高器件性能的作用。

为达到上述目的，本发明提出一种纳米线晶体管，包括：

纳米线结构；

栅介质层，设置于所述纳米线结构表面；

栅极，设置于所述栅介质层表面；

源极和漏极，分别设置于所述纳米线结构两端；其特征在于，

所述纳米线结构包括锗硅纳米线和覆盖在所述锗硅纳米线表面的外延硅层。

可选的，所述锗硅纳米线形状呈圆柱体。

可选的，所述锗硅纳米线的直径为10~30nm。

可选的，所述锗硅纳米线中锗原子的摩尔百分比为20~60%。

可选的，所述锗硅纳米线表面的外延硅层厚度为3~10nm。

可选的，所述栅介质层为由二氧化硅、氮化硅或high-K介质材料中任意一种材料所构成的单层结构；或者是由二氧化硅、氮化硅或high-K介质材料中任意几种材料所构成的叠层结构。

可选的，所述栅极材料为重掺杂多晶硅或金属。

为达到上述目的，本发明还提出一种纳米线晶体管的制备方法，包括： 

提供半导体衬底结构，所述半导体结构自下而上依次包括半导体衬底层，绝缘介质层以及单晶锗硅层；

在所述单晶锗硅层表面依次沉积二氧化硅层、氮化硅层；

图案化所述氮化硅层、二氧化硅层以及单晶锗硅层，以形成纳米线图形区域和源漏图形区域； 

去除所述纳米线图形区域的二氧化硅层及绝缘介质层，使所述纳米线图形区域的单晶锗硅层悬空，以形成锗硅纳米线；

去除所述氮化硅层；

在所述锗硅纳米线表面外延生长硅层；

在所述硅层表面形成栅介质层；

沉积栅极材料并光刻、刻蚀以形成栅极。

可选的，所述图案化所述氮化硅层、二氧化硅层以及单晶锗硅层的步骤包括：

在所述氮化硅层表面涂布光刻胶层；

在所述光刻胶层定义纳米线图形及源漏图形；

以所述光刻胶为掩膜，依次刻蚀所述氮化硅层、二氧化硅层以及单晶锗硅层； 

去除剩余光刻胶。

可选的，所述纳米线图形的宽度为50~100nm，长度大于100nm。

可选的，所述源漏图形为矩形，单边长度不小于500nm。

可选的，去除所述纳米线图形区域的二氧化硅层及绝缘介质层所使用的溶液为稀释的氢氟酸。

可选的，去除所述氮化硅层所采用的溶液为加热的浓磷酸。

可选的，在去除所述氮化硅层之后，还包括利用湿法腐蚀锗硅纳米线，减小所述锗硅纳米线尺寸，并使所述锗硅纳米线形状接近圆柱体。

可选的，在所述硅层表面形成栅介质层的方法为对所述硅层表面进行氧化处理。

不同于现有技术中仅采用硅作为器件沟道的纳米线晶体管，本发明通过在锗硅纳米线的表面外延生长硅层，借助原子晶格间距的差异，在硅层中引入拉应力，从而增加了纳米线沟道中电子的迁移率，可以有效提高NMOS器件的开态电流，改善器件性能，具有突出的有益效果。

附图说明

图1是现有纳米线晶体管的结构示意图；

图2是本发明纳米线晶体管一具体实施例的结构示意图；

图3是本发明纳米线晶体管制备方法的一个具体实施例的流程示意图；

图4~9是采用图3所示步骤形成纳米线晶体管的结构示意图。

具体实施方式

以下结合说明书附图，对本发明提出的纳米线晶体管作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

本发明利用示意图对具体结构及方法进行了详细的表述，在详述本发明实例时，为了便于说明，示意图均采用了简化形式，且不依照一般比例局部放大，不应以此作为对本发明的限定。

请参阅图2，其为本发明所提出的纳米线晶体管的一具体实施例的结构示意图。如图所示，本发明的纳米线晶体管包括纳米线结构20，设置于所述纳米线结构表面的栅介质层23，设置于所述栅介质层表面的栅极24，分别设置于所述纳米线结构两端的源极和漏极（图2中未示，可参见图8中的33b），其中，所述纳米线结构20包括锗硅纳米线21以及覆盖在所述锗硅纳米线表面的外延硅层22。所述锗硅纳米线可采用圆柱体，三棱柱体或者长方体等。为使其获得较佳的器件性能，本案中采用圆柱体，其横截面的直径范围为10~30nm，其中所含锗原子的摩尔百分比为20~60%。覆盖于所述锗硅纳米线表面的外延硅层22的厚度可以是3~10nm，一般该层不能超过临界厚度，否则容易产生缺陷和错位。

所述纳米线结构栅介质层23可以是由二氧化硅、氮化硅或high-K介质材料中任意一种材料所构成的单层结构；或者是由二氧化硅、氮化硅或high-K介质材料中任意几种材料所构成的叠层结构。其中，所述high-K介质材料可以是二氧化铪、二氧化锆等。所述的栅极材料24一般选取重掺杂多晶硅或金属。

本发明利用硅原子与锗原子的晶格结构的差异，在锗硅纳米线21表面外延生长硅层22，由于锗的晶格间距大于硅，锗硅的晶格间距会比硅宽。当在锗硅衬底上外延生长不超过临界厚度的硅时，硅原子的晶格将与衬底的锗硅对齐，导致在硅层中产生拉应力，而锗硅衬底中锗的含量越大，所引入的硅层中的拉伸应力也越大。处于拉应力状态下的单晶硅的能带结构将发生改变，减小了电子的有效质量，从而增加了纳米线沟道中电子的迁移率，提高了NMOS器件的开态电流。

请参阅图3，图3为本发明纳米线晶体管形成方法的一个较佳实施例的流程示意图。在本发明的一个实施例中，纳米线晶体管的形成方法包括如下步骤：

步骤S01：提供半导体衬底结构，所述半导体结构自下而上依次包括半导体衬底层，绝缘介质层以及单晶锗硅层；

步骤S02：在所述单晶锗硅层表面依次沉积二氧化硅层、氮化硅层；

步骤S03：在所述氮化硅层表面涂布光刻胶层；

步骤S04：在所述光刻胶层定义纳米线图形及源漏图形；

步骤S05：以所述光刻胶为掩膜，依次刻蚀所述氮化硅层、二氧化硅层以及单晶锗硅层； 

步骤S06：去除剩余光刻胶。

步骤S07：去除纳米线图形区域的二氧化硅层及绝缘介质层，使纳米线图形区域的单晶锗硅层悬空，以形成锗硅纳米线。

步骤S08：去除所述氮化硅层；

步骤S09：利用湿法腐蚀所述锗硅纳米线，以使所属述锗硅纳米线形状接近圆柱体。

步骤S10：在所述锗硅纳米线表面外延生长硅层；

步骤S11：在所述硅层表面形成栅介质层；

步骤S12：沉积栅极材料并光刻、刻蚀以形成栅极。

图4至图9为采用图3所示步骤形成纳米线晶体管的剖面结构示意图。以下将结合图4至图9，对本发明提供的制备纳米线晶体管的工艺步骤及原理做进一步的阐述。

请参阅图4，首先提供半导体衬底结构，所述半导体结构自下而上依次包括半导体衬底层31，绝缘介质层32以及单晶锗硅层33。所述半导体衬底层材料为硅，绝缘介质层也称为埋层，材料为二氧化硅，厚度不小于200nm，所述单晶锗硅层的厚度为50~300nm，本实施例中具体为60nm。

接着，在所述单晶锗硅层33表面依次沉积二氧化硅层34和氮化硅层35。所述二氧化硅层的厚度为10~20nm，此处取15nm；所述氮化硅层的厚度为20~50nm，此处取35nm。

仍参阅图4，在所述氮化硅层表面涂布光刻胶层36，并通过光刻步骤在该层定义纳米线图形36a及源漏图形36b。其中，所述纳米线图形的宽度为50~100nm，此处取60nm；其长度大于100nm，但不能过长，以免在后续工艺中发生纳米线的断裂，一般不超过5μm。所述源漏图形为矩形，单边长度不小于500nm，分别设置在所述纳米线图形的两端，与所述纳米线图形相接。该区域一方面作为纳米线晶体管的源区和漏区的引出，另一方面在工艺制备过程中起到对纳米线的支撑作用。

请参阅图5，以所述光刻胶为掩膜，依次刻蚀所述氮化硅层35、二氧化硅层34以及单晶锗硅层33，刻蚀停止于埋层32。然后去除剩余的光刻胶。

接着请参阅图6，采用稀释的氢氟酸溶液腐蚀所述单晶锗硅层上方的二氧化硅层和下方的绝缘介质层，直至所述纳米线图形区域的单晶锗硅层悬空，以形成锗硅纳米线33a。需说明的是，在该腐蚀步骤中，所述源漏图形区域单晶锗硅层33b上方的二氧化硅层以及下方的绝缘介质层也会被部分腐蚀（图中未逐一标识），但是由于纳米线图形的宽度很小，例如本案中只有60nm，比源漏支撑区域的尺寸小很多，所以只要控制腐蚀时间，增加30~50%的过腐蚀量，以本案为例，比如单边40~45nm的二氧化硅腐蚀量，既可以保证所述纳米线图形区域的二氧化硅层和绝缘介质层被完全去除，而这一腐蚀量对于所述源漏图形区域的二氧化硅层和绝缘介质层来说可以忽略，不会对源漏支撑的叠层结构造成破坏。 

继续参阅图7，用加热的浓磷酸溶液腐蚀去除氮化硅层35，然后，再利用各向同性的湿法腐蚀工艺处理所述锗硅纳米线33a，通过控制腐蚀时间，减小悬空的锗硅纳米线33a的尺寸并使所述锗硅纳米线的形状接近圆柱体。经过湿法腐蚀后的锗硅纳米线横截面的直径为10~30nm ，本实施例中具体为15nm。在湿法腐蚀锗硅纳米线的过程中，源漏图形区域的单晶锗硅层33b由于受到上层覆盖的二氧化硅层34的保护，厚度不会受到影响，仅是侧壁被部分侵蚀（图中未示），但不会影响到整体的纳米线晶体管结构。

请参阅图8和图9，在所述锗硅纳米线33a的表面外延生长硅层37，外延厚度为3~10nm，此处取5nm。由于硅原子与锗原子的晶格结构的差异，锗硅的晶格间距大于硅，将在所述外延硅层中产生拉应力。之后，氧化所述外延硅层37表面以栅介质层38，作为纳米线晶体管的栅氧。接着，再沉积重掺杂多晶硅或金属，并通过光刻和刻蚀形成栅极39，得到本发明所提供的纳米线晶体管。此处，图8仅为立体示意图，省略了部分层次结构，而图9则是图8沿AA’方向的剖面图，详细展现了各层的结构。如图9所示，最终，在锗硅纳米线33a的表面依次环绕有外延硅层37，栅介质层38以及栅极39。最后，可依照常规的CMOS工艺流程完成后续的金属互连、钝化等工艺步骤。

综上所述，本发明提供的纳米线晶体管及其制备方法，通过将拉应力技术引入纳米线晶体管，减小了电子的有效质量，增加了纳米线沟道中电子的迁移率，可以有效提高NMOS器件的开态电流，改善器件性能，具有突出的有益效果。

虽然本发明已以具体实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (15)

1.一种纳米线晶体管，包括：

纳米线结构；

栅介质层，设置于所述纳米线结构表面；

栅极，设置于所述栅介质层表面；

源极和漏极，分别设置于所述纳米线结构两端；其特征在于，

所述纳米线结构包括锗硅纳米线和覆盖在所述锗硅纳米线表面的外延硅层。

2.如权利要求1所述的一种纳米线晶体管，其特征在于，所述锗硅纳米线形状呈圆柱体。

3.如权利要求2所述的一种纳米线晶体管，其特征在于，所述锗硅纳米线的直径为10~30nm。

4.如权利要求1所述的一种纳米线晶体管，其特征在于，所述锗硅纳米线中锗原子的摩尔百分比为20~60%。

5.如权利要求1所述的一种纳米线晶体管，其特征在于，所述锗硅纳米线表面的外延硅层厚度为3~10nm。

6. 如权利要求1所述的一种纳米线晶体管，其特征在于，所述栅介质层为由二氧化硅、氮化硅或high-K介质材料中任意一种材料所构成的单层结构；或者是由二氧化硅、氮化硅或high-K介质材料中任意几种材料所构成的叠层结构。

7.如权利要求1所述的一种纳米线晶体管，其特征在于，所述栅极材料为重掺杂多晶硅或金属。

8.一种纳米线晶体管的制备方法，包括：

提供半导体衬底结构，所述半导体结构自下而上依次包括半导体衬底层，绝缘介质层以及单晶锗硅层；

在所述单晶锗硅层表面依次沉积二氧化硅层、氮化硅层；

图案化所述氮化硅层、二氧化硅层以及单晶锗硅层，以形成纳米线图形区域和源漏图形区域； 

去除所述纳米线图形区域的二氧化硅层及绝缘介质层，使所述纳米线图形区域的单晶锗硅层悬空，以形成锗硅纳米线；

去除所述氮化硅层；

在所述锗硅纳米线表面外延生长硅层；

在所述硅层表面形成栅介质层；

沉积栅极材料并光刻、刻蚀以形成栅极。

9.如权利要求8所述的一种纳米线晶体管的制备方法，其特征在于，所述图案化所述氮化硅层、二氧化硅层以及单晶锗硅层的步骤包括：

在所述氮化硅层表面涂布光刻胶层；

在所述光刻胶层定义纳米线图形及源漏图形；

以所述光刻胶为掩膜，依次刻蚀所述氮化硅层、二氧化硅层以及单晶锗硅层； 

去除剩余光刻胶。

10.如权利要求9所述的一种纳米线晶体管的制备方法，其特征在于，

所述纳米线图形的宽度为50~100nm，长度大于100nm。

11.如权利要求9所述的一种纳米线晶体管的制备方法，其特征在于，

所述源漏图形为矩形，单边长度不小于500nm。

12.如权利要求8所述的一种纳米线晶体管的制备方法，其特征在于，去除所述纳米线图形区域的二氧化硅层及绝缘介质层所使用的溶液为稀释的氢氟酸。

13.如权利要求8所述的一种纳米线晶体管的制备方法，其特征在于，去除所述氮化硅层所采用的溶液为加热的浓磷酸。

14.如权利要求8所述的一种纳米线晶体管的制备方法，其特征在于，在去除所述氮化硅层之后，还包括利用湿法腐蚀锗硅纳米线，减小所述锗硅纳米线尺寸，并使所述锗硅纳米线形状接近圆柱体。

15.如权利要求8所述的一种纳米线晶体管的制备方法，其特征在于，在所述硅层表面形成栅介质层的方法为对所述硅层表面进行氧化处理。

Images