CN106229256A - 一种硅锗纳米线的制作方法 - Google Patents

一种硅锗纳米线的制作方法 Download PDF

Info

Publication number
CN106229256A
CN106229256A CN201610613954.9A CN201610613954A CN106229256A CN 106229256 A CN106229256 A CN 106229256A CN 201610613954 A CN201610613954 A CN 201610613954A CN 106229256 A CN106229256 A CN 106229256A
Authority
CN
China
Prior art keywords
germanium
layer
substrate
silicon
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610613954.9A
Other languages
English (en)
Inventor
王勇
王瑛
丁超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Dongguan South China Design and Innovation Institute
Original Assignee
Guangdong University of Technology
Dongguan South China Design and Innovation Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology, Dongguan South China Design and Innovation Institute filed Critical Guangdong University of Technology
Priority to CN201610613954.9A priority Critical patent/CN106229256A/zh
Publication of CN106229256A publication Critical patent/CN106229256A/zh
Pending legal-status Critical Current

Links

Classifications

    • H01L21/2053

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公布了一种硅锗纳米线的方法。其步骤如下:(1)准备一锗基半导体衬底作为基片;(2)在该锗基片上生长40纳米的P型掺杂的硅锗半导体沟道层A;(3)在该锗基片上生长40纳米厚的P型掺杂的锗材料牺牲层B;(4)在该锗基片上生长的40纳米的P型掺杂的硅锗半导体沟道层C;(5)在该锗基片上生长40纳米厚的P型掺杂的锗材料牺牲层D;(6)在该基片上生长40纳米氮化硅介质层;(7)在该基片上采用电子束光刻与剥离的方法沉积40纳米宽的金属铂;(8)利用金属铂为掩膜,采用ICP刻蚀的方法,刻蚀氮化硅掩膜层、锗牺牲层B、硅锗沟道层B、锗牺牲层A、硅锗沟道层A和锗衬底;(9)去除金属铂;(10)采用选择性腐蚀的方法腐蚀锗牺牲层;(11)去除氮化硅掩膜层,形成双层硅锗纳米线。

Description

一种硅锗纳米线的制作方法
技术领域
本发明属于微电子制造领域,具体涉及一种应用于10纳米技术节点以后的锗基硅锗纳米线的制作方法。
背景技术
硅基CMOS器件在沟道尺寸进一步缩小时面临着物理和技术挑战,硅材料的迁移率不足以满足更快、更低功耗的器件性能的要求。硅锗材料以其迁移率特性优于硅,集成工艺与硅CMOS技术兼容。近年来,纳米线沟道MOS器件以其高性能的栅控特性和器件密度特性,成为10纳米技术节点以后,硅基CMOS技术在器件结构上可选的技术方案之一。硅锗材料的纳米线MOS器件,可以通过硅锗材料的高迁移率特性和与硅基CMOS技术的高度兼容性在器件特性和集成度上实现硅基CMOS技术的技术进步,但是硅锗纳米线器件仍然需要进一步优化器件结构,满足在10纳米技术节点以后的CMOS技术的要求。
发明内容
为了解决硅锗纳米线制作的难题,本发明提供一种硅锗纳米线的制作方法,主要采用锗材料作为牺牲层,采用电子束光刻的方法得到纳米线结构图形,采用干法刻蚀的方法得到立体图形,最后采用湿法腐蚀的方法选择性腐蚀掉锗牺牲层,从而形成硅锗纳米线结构。本发明提出的硅锗纳米线的制作方法满足10纳米技术节点以后CMOS器件对纳米线结构的要求和工艺要求。
本发明提出的硅锗纳米线的制作方法,步骤依次为:
(1)准备一锗基半导体衬底作为样品基片
(2)在该基片上采用超高真空化学汽相沉积(UHCVD)的方法生长40纳米厚的P型掺杂的Si0.2Ge0.8半导体沟道层A;
(3)在Si0.2Ge0.8沟道层A上生长40纳米厚的P型掺杂的锗牺牲层B;
(4)在锗牺牲层B上生长40纳米厚的P型掺杂的Si0.2Ge0.8沟道层C;
(5)在Si0.2Ge0.8沟道层C上生长40纳米厚度的P型掺杂锗牺牲层D
(6)在该基片上采用PECVD的方法生长40纳米氮化硅介质层;
(7)在该基片上采用电子束光刻制作中间是40纳米宽、1微米长纳米带,两端是10微米见方正方形的电子束胶图形(如图1所示),光刻胶为ZEP520电子束光刻胶;
(8)利用电子束光刻胶为掩膜,采用ICP刻蚀的方法,刻蚀氮化硅掩膜层、锗牺牲层D、硅锗沟道层C、锗牺牲层B、硅锗沟道层A和锗衬底;
(9)采用ZDMAC专用的ZEP胶去胶液去除ZEP电子束光刻胶;
(10)采用KOH的稀释容液腐蚀锗牺牲层B和锗牺牲层D,在这一过程中会腐蚀细化Si0.2Ge0.8纳米沟道;
(11)最后采用HF:HCl的混合容易去除氮化硅掩膜层,形成双层硅锗纳米线。
在本方案中,在外延生长前,要对锗基片进行表面清洗,包括有机清洗、稀盐酸清洗、稀氨水清洗等步骤,而且在清洗前,进行了硫化铵钝化。在本方案中,硅锗纳米线沟道的形成和细化过程都是在采用KOH稀释溶液的选择性腐蚀过程中完成的。
有益效果
本发明提出的这一硅锗纳米线制作方法,采用锗材料作为牺牲层,采用电子束光刻的方法得到纳米线结构图形,采用干法刻蚀的方法得到立体图形,最后采用湿法腐蚀的方法选择性腐蚀掉锗牺牲层,从而形成硅锗纳米线结构。本发明可以明显改善锗基NMOS器件在10纳米技术节点以后对硅锗纳米线制作方法的工艺要求。
附图说明:
图1为实施例中电子光刻的平面图形
结合附图,通过具体实施例对本发明进行详尽阐述:
本实施例提出的硅锗纳米线的制作方法,步骤依次为:
(1)准备一锗基半导体衬底作为样品基片
(2)在该基片上采用超高真空化学汽相沉积(UHCVD)的方法生长40纳米厚的P型掺杂的Si0.2Ge0.8半导体沟道层A;
(3)在Si0.2Ge0.8沟道层A上生长40纳米厚的P型掺杂的锗牺牲层B;
(4)在锗牺牲层B上生长40纳米厚的P型掺杂的Si0.2Ge0.8沟道层C;
(5)在Si0.2Ge0.8沟道层C上生长40纳米厚度的P型掺杂锗牺牲层D
(6)在该基片上采用PECVD的方法生长40纳米氮化硅介质层;
(7)在该基片上采用电子束光刻制作中间是40纳米宽、1微米长纳米带,两端是10微米见方正方形的电子束胶图形,光刻胶为ZEP520电子束光刻胶;
(8)利用电子束光刻胶为掩膜,采用ICP刻蚀的方法,刻蚀氮化硅掩膜层、锗牺牲层D、硅锗沟道层C、锗牺牲层B、硅锗沟道层A和锗衬底;
(9)采用ZDMAC专用的ZEP胶去胶液去除ZEP电子束光刻胶;
(10)采用KOH的稀释容液腐蚀锗牺牲层B和锗牺牲层D,在这一过程中会腐蚀细化Si0.2Ge0.8纳米沟道;
(11)最后采用HF:HCl的混合容易去除氮化硅掩膜层,形成双层硅锗纳米线。
在本实施例中,在外延生长前,要对锗基片进行表面清洗,包括有机清洗、稀盐酸清洗、稀氨水清洗等步骤,而且在清洗前,进行了硫化铵钝化。
在本实施例中,硅锗纳米线沟道的形成和细化过程都是在采用KOH稀释溶液的选择性腐蚀过程中完成的。

Claims (2)

1.一种硅锗纳米线的制作方法,其步骤如下:
(1)准备一锗基半导体衬底作为基片
(2)在该基片上生长40纳米厚的P型掺杂的硅锗半导体沟道层A;
(3)在硅锗沟道层A上生长40纳米厚的P型掺杂的锗牺牲层B;
(4)在锗牺牲层B上生长40纳米厚的P型掺杂的硅锗沟道层C;
(5)在硅锗沟道层C上生长40纳米厚度的P型掺杂锗牺牲层D
(6)在该基片上生长40纳米氮化硅介质层;
(7)在该基片上采用电子束光刻制作中间是40纳米宽、1微米长纳米带,两端是10微米见方正方形的电子束胶图形;
(8)利用电子束光刻胶为掩膜,采用ICP刻蚀的方法,刻蚀氮化硅掩膜层、锗牺牲层D、硅锗沟道层C、锗牺牲层B、硅锗沟道层A和锗衬底;
(9)去除电子束光刻胶;
(10)采用选择性腐蚀的方法腐蚀锗牺牲层B和锗牺牲层D;
(11)去除氮化硅掩膜层,形成双层硅锗纳米线。
2.根据权利要求1所述的一种硅锗纳米线的制作方法,其特征在于硅锗材料为Si0.2Ge0.8,该半导体沟道层外延在锗材料上,可以通过稀释的碱性溶液对锗材料进行选择性腐蚀。
CN201610613954.9A 2016-07-29 2016-07-29 一种硅锗纳米线的制作方法 Pending CN106229256A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610613954.9A CN106229256A (zh) 2016-07-29 2016-07-29 一种硅锗纳米线的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610613954.9A CN106229256A (zh) 2016-07-29 2016-07-29 一种硅锗纳米线的制作方法

Publications (1)

Publication Number Publication Date
CN106229256A true CN106229256A (zh) 2016-12-14

Family

ID=57535332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610613954.9A Pending CN106229256A (zh) 2016-07-29 2016-07-29 一种硅锗纳米线的制作方法

Country Status (1)

Country Link
CN (1) CN106229256A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022088372A1 (zh) * 2020-10-28 2022-05-05 中国科学技术大学 一种微纳米结构定点缺陷掺杂的方法及nv色心传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859707A (zh) * 2009-04-03 2010-10-13 国际商业机器公司 具有迁移率优化取向的半导体纳米线及其形成方法
CN103050538A (zh) * 2012-12-14 2013-04-17 上海集成电路研发中心有限公司 一种纳米线晶体管及其制备方法
CN103377942A (zh) * 2012-04-28 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管的形成方法
CN103426764A (zh) * 2012-05-24 2013-12-04 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN103700578A (zh) * 2013-12-27 2014-04-02 中国科学院微电子研究所 一种锗硅纳米线叠层结构的制作方法
US20150053928A1 (en) * 2013-08-20 2015-02-26 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859707A (zh) * 2009-04-03 2010-10-13 国际商业机器公司 具有迁移率优化取向的半导体纳米线及其形成方法
CN103377942A (zh) * 2012-04-28 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管的形成方法
CN103426764A (zh) * 2012-05-24 2013-12-04 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN103050538A (zh) * 2012-12-14 2013-04-17 上海集成电路研发中心有限公司 一种纳米线晶体管及其制备方法
US20150053928A1 (en) * 2013-08-20 2015-02-26 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
CN103700578A (zh) * 2013-12-27 2014-04-02 中国科学院微电子研究所 一种锗硅纳米线叠层结构的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022088372A1 (zh) * 2020-10-28 2022-05-05 中国科学技术大学 一种微纳米结构定点缺陷掺杂的方法及nv色心传感器

Similar Documents

Publication Publication Date Title
CN100380603C (zh) 制造纳米线的方法、纳米线和电子装置
Kong et al. Damage-free smooth-sidewall InGaAs nanopillar array by metal-assisted chemical etching
US8558256B2 (en) Light emitting diode using semiconductor nanowire and method of fabricating the same
TWI656638B (zh) 用於iii-v族奈米線穿隧fet之方法及結構
CN105518864B (zh) 半导体元件及其制造方法、以及半导体集成电路
CN103311305A (zh) 硅基横向纳米线多面栅晶体管及其制备方法
US20080121987A1 (en) Nanodot and nanowire based MOSFET structures and fabrication processes
Lin et al. Operation of a novel device with suspended nanowire channels
Yoon et al. Electrical characteristics of GaAs nanowire-based MESFETs on flexible plastics
CN106229256A (zh) 一种硅锗纳米线的制作方法
CN103632968B (zh) 晶体管及其形成方法
CN106531683B (zh) 一种绝缘体上半导体材料衬底结构及其制备方法
Rispal et al. Polymethyl methacrylate passivation of carbon nanotube field-effect transistors: Novel self-aligned process and effect on device transfer characteristic hysteresis
Peng et al. CMOS compatible Ge/Si core/shell nanowire gate-all-around pMOSFET integrated with HfO 2/TaN gate stack
CN103441062A (zh) 一种Ge组分及带宽可调控的SiGe纳米带的制备方法
Larki et al. Pinch-off effect in p-type double gate and single gate junctionless silicon nanowire transistor fabricated by Atomic Force Microscopy Nanolithography
CN106653566A (zh) 一种硅锗纳米线的制作方法
CN103187249A (zh) 一种半导体纳米材料器件及其制作方法
CN102738150B (zh) 一种应变SiGe BiCMOS集成器件及制备方法
CN106981422B (zh) 一种垂直tfet及其制造方法
CN102738149B (zh) 一种基于平面应变SiGe HBT器件的BiCMOS集成器件及制备方法
Dehzangi et al. Field effect in silicon nanostructure fabricated by Atomic Force Microscopy nano lithography
Liu et al. Realization of vertical Ge nanowires for gate-all-around transistors
US20200203645A1 (en) Carbon nanotube transistor and logic with end-bonded metal contacts
CN106783618A (zh) 一种硅纳米线的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161214

RJ01 Rejection of invention patent application after publication