CN106981422B - 一种垂直tfet及其制造方法 - Google Patents
一种垂直tfet及其制造方法 Download PDFInfo
- Publication number
- CN106981422B CN106981422B CN201710118319.8A CN201710118319A CN106981422B CN 106981422 B CN106981422 B CN 106981422B CN 201710118319 A CN201710118319 A CN 201710118319A CN 106981422 B CN106981422 B CN 106981422B
- Authority
- CN
- China
- Prior art keywords
- layer
- dimensional material
- insulating medium
- material layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 198
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000000151 deposition Methods 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 316
- 238000001259 photo etching Methods 0.000 claims description 9
- 229910052681 coesite Inorganic materials 0.000 claims description 8
- 229910052906 cristobalite Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052682 stishovite Inorganic materials 0.000 claims description 8
- 229910052905 tridymite Inorganic materials 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000010354 integration Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 239000011810 insulating material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 1
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种垂直TFET及其制造方法，该方法包括：形成台阶结构的绝缘介质层；在所述绝缘介质层的台阶侧壁形成第一栅极侧墙，并沉积第一栅介质层；在所述第一栅介质层上沉积二维材料层形成沟道区；在所述二维材料层上沉积第二栅介质层，并在所述第二栅介质层的台阶侧壁形成第二栅极侧墙；刻蚀所述第二栅介质层，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。本发明提供的器件，用以解决现有技术中二维材料器件的集成密度较差，不利于大规模应用的技术问题。实现了大大提高TFET器件的集成密度的技术效果。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种垂直TFET及其制造方法。
背景技术
为了提高集成度，小尺寸是半导体器件的主要发展方向之一。然而常规MOS器件已经接近微缩的极限。目前推动器件进一步微缩主要从以下两方面入手：一是，改善器件的结构，如纳米线、隧穿晶体管结构(TFET)等；二是，改变沟道材料，如锗、三五族或采用二维材料，其中，二维材料由于没有悬挂键可以制备较好的界面以及较薄的厚度，能极好的控制短沟道效应而逐渐受到人们的重视。
但是，目前二维材料器件的集成密度较差，不利于大规模应用。
发明内容
本发明通过提供一种垂直TFET及其制造方法，解决了现有技术中二维材料器件的集成密度较差，不利于大规模应用的技术问题。
一方面，为解决上述技术问题，本发明的实施例提供了如下技术方案：
一种垂直TFET的制造方法，、包括：
形成台阶结构的绝缘介质层；
在所述绝缘介质层的台阶侧壁形成第一栅极侧墙，并沉积第一栅介质层；
在所述第一栅介质层上沉积二维材料层形成沟道区；
在所述二维材料层上沉积第二栅介质层，并在所述第二栅介质层的台阶侧壁形成第二栅极侧墙；
刻蚀所述第二栅介质层，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
可选的，所述形成台阶结构的绝缘介质层，包括：沉积绝缘介质层；光刻所述绝缘介质层形成台阶结构。
可选的，所述形成台阶结构的绝缘介质层，包括：依次沉积第一绝缘介质层和第二绝缘介质层；以所述第一绝缘介质层作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一隔离介质与所述第二隔离介质为不同材料。
可选的，所述形成台阶结构的绝缘介质层，包括：依次沉积第一绝缘介质层、薄层材料和第二绝缘介质层；以所述薄层材料作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
可选的，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
可选的，所述在所述第一栅介质层上沉积二维材料层形成沟道区，包括：依次在所述第一栅介质层上沉积第一二维材料层和第二二维材料层形成沟道区。
可选的，所述第一二维材料层和所述第二二维材料层的掺杂类型不同，其中，所述第一二维材料层与所述源极接触；所述所述第二二维材料层与所述漏极接触；所述第一二维材料层的掺杂类型与所述源极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述漏极的掺杂类型相同；或者所述第一二维材料层与所述漏极接触；所述所述第二二维材料层与所述源极接触；所述第一二维材料层的掺杂类型与所述漏极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述源极的掺杂类型相同。
可选的，所述台阶侧壁的两侧被刻蚀为不同掺杂类型的单层二维材料层。
可选的，所述刻蚀所述第二栅介质层，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：刻蚀所述台阶结构上位于所述台阶侧壁两侧的第二栅介质层；采用Lift-off工艺，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
另一方面，提供一种垂直TFET，包括：
台阶结构的绝缘介质层；
位于所述绝缘介质层的台阶侧壁的第一栅极和第二栅极，所述第一栅极包括第一栅极侧墙和第一栅介质层，所述第二栅极包括第二栅极侧墙和第二栅介质层；
位于所述第一栅极介质层和所述第二栅极介质层之间的二维材料层，作为所述垂直TFET的沟道区；
分别位于所述台阶侧壁的两侧的源极和漏极，所述源极和所述漏极与所述沟道区连接的。
可选的，所述绝缘介质层为单一材料的介质层。
可选的，所述绝缘介质层包括：第一绝缘介质层和第二绝缘介质层；所述第一绝缘介质层为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；其中，所述第一隔离介质和所述第二隔离介质为不同材料。
可选的，所述隔离介质包括：第一绝缘介质层、薄层材料和第二绝缘介质层；所述第一绝缘介质层和所述薄层材料为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
可选的，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
可选的，所述二维材料层包括：第一二维材料层和第二二维材料层，其中，所述第一二维材料层和所述第二二维材料层为不同材料。
可选的，所述第一二维材料层和所述第二二维材料层的掺杂类型不同，其中，所述第一二维材料层与所述源极接触；所述所述第二二维材料层与所述漏极接触；所述第一二维材料层的掺杂类型与所述源极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述漏极的掺杂类型相同；或者所述第一二维材料层与所述漏极接触；所述所述第二二维材料层与所述源极接触；所述第一二维材料层的掺杂类型与所述漏极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述源极的掺杂类型相同。
可选的，所述台阶侧壁的两侧被刻蚀为不同掺杂类型的单层二维材料层。
可选的，所述源极和所述漏极均为采用Lift-off工艺形成的源极和漏极。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例提供的垂直TFET及其制造方法，设置绝缘介质层为台阶结构，并在台阶处设置栅和二维材料沟道，使得二维材料制备的沟道的沟道方向为竖直方向，也即沟道长度由台阶结构的高度决定。在相同栅极宽度的前提下，可以制备不同栅长的器件，不会因为栅长要求导致器件整体增长，能大大提高TFET器件的集成密度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例中垂直TFET的制造方法的流程图；
图2为本申请实施例中制造垂直TFET的工艺流程图一；
图3为本申请实施例中制造垂直TFET的工艺流程图二；
图4为本申请实施例中制造垂直TFET的工艺流程图三；
图5为本申请实施例中制造垂直TFET的工艺流程图四；
图6为本申请实施例中制造垂直TFET的工艺流程图五；
图7为本申请实施例中制造垂直TFET的工艺流程图六；
具体实施方式
本申请实施例通过提供一种垂直TFET及其制造方法，解决了现有技术中二维材料器件的集成密度较差，不利于大规模应用的技术问题。实现了大大提高TFET器件的集成密度的技术效果。
为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：
本申请提供一种垂直TFET的制造方法，包括：
形成台阶结构的绝缘介质层；
在所述绝缘介质层的台阶侧壁形成第一栅极侧墙，并沉积第一栅介质层；
在所述第一栅介质层上沉积二维材料层形成沟道区；
在所述二维材料层上沉积第二栅介质层，并在所述第二栅介质层的台阶侧壁形成第二栅极侧墙；
刻蚀所述第二栅介质层，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
此外为了实现器件的良好性能，还可设置二维材料层包括第一二维材料层和第二二维材料层，所述第一二维材料层与所述第二二维材料层的掺杂类型不相同，位于上方的第二二维材料层的掺杂类型与漏极的掺杂类型相同，以更好实现TFET的功能。
本申请实施例提供的垂直TFET及其制造方法，设置绝缘介质层为台阶结构，并在台阶处设置栅和二维材料沟道，使得二维材料制备的沟道的沟道方向为竖直方向，也即沟道长度由台阶结构的高度决定。在相同栅极宽度的前提下，可以制备不同栅长的器件，不会因为栅长要求导致器件整体增长，能大大提高TFET器件的集成密度。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
实施例一
在本实施例中，提供了一种垂直TFET的制造方法，如图1所示，所述方法包括：
步骤S101，形成台阶结构的绝缘介质层；
步骤S102，在所述绝缘介质层的台阶侧壁形成第一栅极侧墙，并沉积第一栅介质层；
步骤S103，在所述第一栅介质层上沉积二维材料层形成沟道区；
步骤S104，在所述二维材料层上沉积第二栅介质层，并在所述第二栅介质层的台阶侧壁形成第二栅极侧墙；
步骤S105，刻蚀所述第二栅介质层，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
在本申请实施例中，所述绝缘介质层可以为SiN、Si3N4、SiO2或SiCO等，在此不作限制。
在本申请实施例中，所述二维材料是指电子仅可在两个维度的非纳米尺度上自由运动的材料，如纳米薄膜、超晶格、量子阱、石墨烯、氮化硼或二硫化钼等。
下面，结合图1-7来详细介绍本申请提供方法的详细步骤，其中，图2-图7依次为制造TFET的过程中由先至后的工艺步骤图：
首先，执行步骤S101，如图2所示，形成台阶结构的绝缘介质层。
在具体实施过程中，所述绝缘介质层1的厚度大约为260nm-300nm。所述台阶结构的台阶高度h由需要制备的TFET器件的沟道长度决定。当然，在具体实施过程中，各层厚度不限于上述范围，可以成比例增加或减少。
在本申请实施例中，制备所述台阶结构的绝缘介质层1的方法，至少包括以下三种：
第一种，由单一绝缘介质制备。
即所述形成台阶结构的绝缘介质层，包括：
沉积绝缘介质层；
光刻所述绝缘介质层形成台阶结构。
具体来讲，如图2所示，即通过先沉积某种单一绝缘材料，再对沉积的材料进行光刻并刻蚀形成台阶结构，在具体实施过程中，可以选择干法或湿法刻蚀，在此不作限制。
第二种，由两种绝缘介质制备。
即所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层和第二绝缘介质层；
以所述第一绝缘介质层作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一隔离介质与所述第二隔离介质为不同材料。
具体来讲，即可以先沉积某种绝缘材料，再沉积另外一种绝缘材料，然后对后沉积的绝缘材料进行光刻和刻蚀形成台阶。该方法的好处是可以以两种绝缘材料的界面作为刻蚀停止层，从而增加刻蚀的台阶结构的陡直程度。
第三种，增加薄层材料。
即所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层、薄层材料和第二绝缘介质层；
以所述薄层材料作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
具体来讲，可以先沉积某种绝缘材料，再沉积一层薄层材料作为刻蚀停止层，然后再沉积绝缘材料。通过对后沉积的绝缘材料的光刻和刻蚀形成台阶结构。该方法由于以薄层材料作为刻蚀停止层，也能增加刻蚀的台阶结构的陡直程度。所述薄层材料的材质不限，能作为刻蚀停止层的即可。
当然，在具体实施过程中，形成台阶结构的绝缘介质层的方法，不限于以上三种，根据工艺需要不同可以选择不同的方法，在此不作限制。
然后，执行步骤S102，如图3所示，在所述绝缘介质层的台阶侧壁形成第一栅极侧墙2，并沉积第一栅介质层3。
在本申请实施例中，所述第一栅极侧墙2即栅极材料，可以为多晶硅或金属，在此不作限制。所述第一栅介质层3可以为HfO2、HfZrO、Al2O3或ZrO2等，在此也不作限制。
具体来讲，所述第一栅极侧墙2位于台阶处，栅极长度为所述台阶的高度h。栅宽由器件设计性能决定。
然后，执行步骤S103，如图4和图5所示，在所述第一栅介质层3上沉积二维材料层形成沟道区。
在本申请实施例中，所述沟道区的长度为所述台阶结构的台阶高度h，沟道传输方向为沿台阶为垂直于衬底的竖直方向401。
在本申请实施例中，所述在所述第一栅介质层3上沉积二维材料层形成沟道区，包括：
依次在所述第一栅介质层3上沉积第一二维材料层4和第二二维材料层5形成沟道区。
进一步，所述第一二维材料层4和所述第二二维材料层5的掺杂类型不同；
其中，所述第一二维材料层与所述源极接触；所述第二二维材料层与所述漏极接触；所述第一二维材料层的掺杂类型与所述源极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述漏极的掺杂类型相同；或者
所述第一二维材料层与所述漏极接触；所述第二二维材料层与所述源极接触；所述第一二维材料层的掺杂类型与所述漏极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述源极的掺杂类型相同。
具体来讲，由于沟道材料需要不同类型的材料来形成PN结，所以设置沟道区为两层二维材料，且两层二维材料的掺杂类型不同，可以是第一二维材料层4为N型掺杂，第二二维材料层5为P型掺杂；也可以是第一二维材料层4为P型掺杂，第二二维材料层5为N型掺杂，在此不作限制。且因为垂直TFET的一种沟道材料只能跟一种源漏类型接触，比如第一层二维材料为P型，那么第二层材料就为N型，第一层材料连接的源或漏极为P型，第二层材料连接的源或漏极为N型。
在本申请实施中，还可以对所述台阶侧壁的两侧进行刻蚀，使两侧分别为不同掺杂类型的单层二维材料层。
具体来讲，可以在沉积了第一二维材料层4后，刻蚀掉台阶一侧，例如上台阶的第一二维材料层4；在沉积了第二二维材料层5后，再刻蚀掉台阶另一侧，例如下台阶的第二二维材料层5，使得上台阶和下台阶为掺杂类型不同的单层二维材料。
当然，在具体实施过程中，也可以在沉积了第一二维材料层4后，刻蚀掉下台阶的第一二维材料层4；在沉积了第二二维材料层5后，再刻蚀掉上台阶的第二二维材料层5，在此不作限制，只需保证竖直的台阶侧壁的沟道区域为双层二维结构形成的PN结。
再下来，执行步骤S104，如图6所示，在所述二维材料层上沉积第二栅介质层6，并在所述第二栅介质层6的台阶侧壁形成第二栅极侧墙7。
在本申请实施例中，所述第二栅极侧墙7即栅极材料，可以为多晶硅或金属，在此不作限制。所述第二栅介质层6可以为HfO2、HfZrO、Al2O3或ZrO2等，在此也不作限制。
具体来讲，所述第二栅极侧墙7位于台阶处，栅极长度为所述台阶的高度h。栅宽由器件设计性能决定。
接下来，执行步骤S105，如图7所示，刻蚀所述第二栅介质层6，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极8和漏极9。
具体来讲，所述刻蚀所述第二栅介质层，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：
刻蚀所述台阶结构上位于所述台阶侧壁两侧的第二栅介质层；
采用Lift-off工艺，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
在本申请实施例中，可以是通过常规的掺杂方法对源极8和漏极9分别进行P型掺杂或者N型掺杂。掺杂方式可以为离子注入或者等离子体处理等。具体来讲，所述源极8和所述漏极9的掺杂类型不相同，所述漏极9的掺杂类型与其接触的第二二维材料层5的掺杂类型相同。
在本申请实施例中，也可以不对源极8和漏极9进行掺杂，通过金属源极8和金属漏极9与二维材料层接触形成肖特基结从而形成源漏极。所述金属材料可以为W、Al、Cu或TiAl，在此不作限制。
在具体实施过程中，图7中的漏极9和源极8的位置可以互换，在此不作限制。
从而完成所述垂直TFET的制造。
具体来讲，本申请的所述垂直TFET的制造方法，制造出的TFET器件的沟道方向为竖直方向，也即沟道长度由台阶结构的台阶高度决定。在相同栅极宽度的前提下，可以制备不同栅长的器件。将大大提高器件的集成密度。
基于同一方面构思，本申请还提供了采用实施例一的方法制备的器件，详见实施例二。
实施例二
在本实施例中，如图7所示，提供一种垂直TFET，包括：
台阶结构的绝缘介质层1；
位于所述绝缘介质层1的台阶侧壁的第一栅极和第二栅极，所述第一栅极包括第一栅极侧墙2和第一栅介质层3，所述第二栅极包括第二栅极侧墙7和第二栅介质层6；
位于所述第一栅极介质层3和所述第二栅极介质层6之间的二维材料层，作为所述垂直TFET的沟道区；
分别位于所述台阶侧壁的两侧的源极8和漏极9，所述源极8和所述漏极9与所述沟道区连接。
在本申请实施例中，所述绝缘介质层1为单一材料的介质层。
在本申请实施例中，所述绝缘介质层1包括：
第一绝缘介质层和第二绝缘介质层；所述第一绝缘介质层为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；
其中，所述第一隔离介质和所述第二隔离介质为不同材料。
在本申请实施例中，所述隔离介质层1包括：
第一绝缘介质层、薄层材料和第二绝缘介质层；所述第一绝缘介质层和所述薄层材料为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；
其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
在本申请实施例中，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
在本申请实施例中，所述二维材料层包括：
第一二维材料层4和第二二维材料层5，其中，所述第一二维材料层4和所述第二二维材料层5为不同材料。
在本申请实施例中，所述第一二维材料层4和所述第二二维材料层5的掺杂类型不同，其中，所述第一二维材料层与所述源极接触；所述所述第二二维材料层与所述漏极接触；所述第一二维材料层的掺杂类型与所述源极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述漏极的掺杂类型相同；或者
所述第一二维材料层与所述漏极接触；所述所述第二二维材料层与所述源极接触；所述第一二维材料层的掺杂类型与所述漏极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述源极的掺杂类型相同。
在本申请实施例中，所述台阶侧壁的两侧被刻蚀为不同掺杂类型的单层二维材料层。
在本申请实施例中，所述源极8和所述漏极9均为采用Lift-off工艺形成的源极8和漏极9。
由于本发明实施例二所介绍的器件，为实施本发明实施例一的方法的所制备的器件，故而基于本发明实施例一所介绍的方法，本领域所属人员能够了解该器件的具体结构及变形，故而在此不再赘述。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本申请实施例提供的垂直TFET及其制造方法，设置绝缘介质层为台阶结构，并在台阶处设置栅和二维材料沟道，使得二维材料制备的沟道的沟道方向为竖直方向，也即沟道长度由台阶结构的高度决定。在相同栅极宽度的前提下，可以制备不同栅长的器件，不会因为栅长要求导致器件整体增长，能大大提高TFET器件的集成密度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (18)
1.一种垂直TFET的制造方法，其特征在于，包括：
形成台阶结构的绝缘介质层；
在所述绝缘介质层的台阶侧壁形成第一栅极侧墙，并沉积第一栅介质层；
在所述第一栅介质层上沉积二维材料层形成沟道区；
在所述二维材料层上沉积第二栅介质层，并在所述第二栅介质层的台阶侧壁形成第二栅极侧墙；
刻蚀所述第二栅介质层，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
2.如权利要求1所述的方法，其特征在于，所述形成台阶结构的绝缘介质层，包括：
沉积绝缘介质层；
光刻所述绝缘介质层形成台阶结构。
3.如权利要求1所述的方法，其特征在于，所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层和第二绝缘介质层；
以所述第一绝缘介质层作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一绝缘 介质与所述第绝缘 介质为不同材料。
4.如权利要求1所述的方法，其特征在于，所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层、薄层材料和第二绝缘介质层；
以所述薄层材料作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
5.如权利要求1-4任一所述的方法，其特征在于，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
6.如权利要求1所述的方法，其特征在于，所述在所述第一栅介质层上沉积二维材料层形成沟道区，包括：
依次在所述第一栅介质层上沉积第一二维材料层和第二二维材料层形成沟道区。
7.如权利要求6所述的方法，其特征在于，所述第一二维材料层和所述第二二维材料层的掺杂类型不同；
其中，所述第一二维材料层与所述源极接触；所述第二二维材料层与所述漏极接触；所述第一二维材料层的掺杂类型与所述源极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述漏极的掺杂类型相同；或者
所述第一二维材料层与所述漏极接触；所述第二二维材料层与所述源极接触；所述第一二维材料层的掺杂类型与所述漏极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述源极的掺杂类型相同。
8.如权利要求7所述的方法，其特征在于，所述台阶侧壁的两侧被刻蚀为不同掺杂类型的单层二维材料层。
9.如权利要求1所述的方法，其特征在于，所述刻蚀所述第二栅介质层，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：
刻蚀所述台阶结构上位于所述台阶侧壁两侧的第二栅介质层；
采用Lift-off工艺，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
10.一种垂直TFET，其特征在于，包括：
台阶结构的绝缘介质层；
位于所述绝缘介质层的台阶侧壁的第一栅极和第二栅极，所述第一栅极包括第一栅极侧墙和第一栅介质层，所述第二栅极包括第二栅极侧墙和第二栅介质层；
位于所述第一栅极介质层和所述第二栅极介质层之间的二维材料层，作为所述垂直TFET的沟道区；
分别位于所述台阶侧壁的两侧的源极和漏极，所述源极和所述漏极与所述沟道区连接的。
11.如权利要求10所述的垂直TFET，其特征在于，所述绝缘介质层为单一材料的介质层。
12.如权利要求10所述的垂直TFET，其特征在于，所述绝缘介质层包括：
第一绝缘介质层和第二绝缘介质层；所述第一绝缘介质层为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；
其中，所述第一绝缘介质和所述第二绝缘介质为不同材料。
13.如权利要求10所述的垂直TFET，其特征在于，所述绝缘介质层包括：
第一绝缘介质层、薄层材料和第二绝缘介质层；所述第一绝缘介质层和所述薄层材料为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；
其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
14.如权利要求10-13任一所述的垂直TFET，其特征在于，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
15.如权利要求10所述的垂直TFET，其特征在于，所述二维材料层包括：
第一二维材料层和第二二维材料层，其中，所述第一二维材料层和所述第二二维材料层为不同材料。
16.如权利要求15所述的垂直TFET，其特征在于，所述第一二维材料层和所述第二二维材料层的掺杂类型不同；
其中，所述第一二维材料层与所述源极接触；所述第二二维材料层与所述漏极接触；所述第一二维材料层的掺杂类型与所述源极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述漏极的掺杂类型相同；或者
所述第一二维材料层与所述漏极接触；所述第二二维材料层与所述源极接触；所述第一二维材料层的掺杂类型与所述漏极的掺杂类型相同；所述第二二维材料层的掺杂类型与所述源极的掺杂类型相同。
17.如权利要求16所述的垂直TFET，其特征在于，所述台阶侧壁的两侧被刻蚀为不同掺杂类型的单层二维材料层。
18.如权利要求10所述的垂直TFET，其特征在于，所述源极和所述漏极均为采用Lift-off工艺形成的源极和漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710118319.8A CN106981422B (zh) | 2017-03-01 | 2017-03-01 | 一种垂直tfet及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710118319.8A CN106981422B (zh) | 2017-03-01 | 2017-03-01 | 一种垂直tfet及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106981422A CN106981422A (zh) | 2017-07-25 |
| CN106981422B true CN106981422B (zh) | 2020-03-24 |
Family
ID=59339298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710118319.8A Active CN106981422B (zh) | 2017-03-01 | 2017-03-01 | 一种垂直tfet及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106981422B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911478B (zh) * | 2019-10-22 | 2021-01-05 | 清华大学 | 一种具有亚1nm栅长的二维薄膜场效应晶体管 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1728401A (zh) * | 2004-07-29 | 2006-02-01 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
| CN102239562A (zh) * | 2008-12-08 | 2011-11-09 | Nxp股份有限公司 | 制造隧穿晶体管的方法和包括隧穿晶体管的ic |
-
2017
- 2017-03-01 CN CN201710118319.8A patent/CN106981422B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1728401A (zh) * | 2004-07-29 | 2006-02-01 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
| CN102239562A (zh) * | 2008-12-08 | 2011-11-09 | Nxp股份有限公司 | 制造隧穿晶体管的方法和包括隧穿晶体管的ic |
Non-Patent Citations (1)
| Title |
|---|
| Lateral Transport in Two-dimensional Heterojunction Interlayer Tunneling Field Effect Transistor;Mingda (Oscar) Li, David Esseni，etal;《72nd DEVICE RESEARCH CONFERENCE》;20140807;正文第1段，图1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106981422A (zh) | 2017-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10546924B2 (en) | Fabrication of nanomaterial T-gate transistors with charge transfer doping layer | |
| US9153657B2 (en) | Semiconductor devices comprising a fin | |
| US10177143B2 (en) | FinFET device and method for fabricating the same | |
| TW200414326A (en) | Planarizing gate material to improve gate critical dimension in semiconductor devices | |
| WO2012159424A1 (zh) | 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法 | |
| CN103311123B (zh) | 半导体器件制造方法 | |
| TWI630719B (zh) | 磊晶再成長之異質結構奈米線側向穿隧場效電晶體 | |
| WO2019095874A1 (zh) | 场效应晶体管结构及其制备方法 | |
| US20120261744A1 (en) | Microelectronic device structure and manufacturing method thereof | |
| CN108133960B (zh) | 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 | |
| CN111435643B (zh) | 三维堆叠的环栅晶体管的制备方法 | |
| CN109473398B (zh) | 半导体元件及其制造方法 | |
| CN106981422B (zh) | 一种垂直tfet及其制造方法 | |
| TWI588944B (zh) | 具有漂移區的高壓無接面場效元件及其製造方法 | |
| KR101367989B1 (ko) | Ultra-Thin FinFET 제조 방법 및 이를 이용하여 제조된 Ultra-Thin FinFET. | |
| TWI628703B (zh) | 環閘極iii-v族量子井電晶體及鍺無接面電晶體及其製造方法 | |
| CN107546125B (zh) | 一种基于纳米线的高电子迁移率晶体管及其制作方法 | |
| US10249744B2 (en) | Tunnel field-effect transistor and method for manufacturing tunnel field-effect transistor | |
| CN103426931A (zh) | 应变沟道鳍式场效应晶体管及其制作方法 | |
| CN105655256A (zh) | 一种自对准mosfet器件的制作方法 | |
| CN108063143A (zh) | 一种互补晶体管器件结构及其制作方法 | |
| CN113178490A (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN108109917B (zh) | 场效应晶体管的隔离结构及其制作方法 | |
| US9978836B1 (en) | Nanostructure field-effect transistors with enhanced mobility source/drain regions | |
| CN111900201A (zh) | 半导体结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |