CN105870192A - 一种3d周围栅极mos管的制备方法 - Google Patents
一种3d周围栅极mos管的制备方法 Download PDFInfo
- Publication number
- CN105870192A CN105870192A CN201610310451.4A CN201610310451A CN105870192A CN 105870192 A CN105870192 A CN 105870192A CN 201610310451 A CN201610310451 A CN 201610310451A CN 105870192 A CN105870192 A CN 105870192A
- Authority
- CN
- China
- Prior art keywords
- type
- preparation
- silicon
- mos pipe
- gate mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 74
- 230000002093 peripheral effect Effects 0.000 title abstract 3
- 239000002070 nanowire Substances 0.000 claims abstract description 90
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 88
- 239000010703 silicon Substances 0.000 claims abstract description 88
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 45
- 238000002955 isolation Methods 0.000 claims abstract description 31
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000003197 catalytic effect Effects 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 23
- 238000000926 separation method Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 238000003701 mechanical milling Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 6
- 101001031591 Mus musculus Heart- and neural crest derivatives-expressed protein 2 Proteins 0.000 description 24
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种3D周围栅极MOS管的制备方法，包括步骤：在硅衬底上形成被浅沟槽隔离结构隔离的N型阱与P型阱；分别在N阱区之上以及P阱区之上进行硅纳米线生长，以分别形成NPN纳米线和PNP纳米线；继续沉积氧化隔离层并进行平坦化处理后，去掉位于中间部分的氧化隔离层；依次进行栅氧化层和多晶硅的沉积，并刻蚀掉位于NPN纳米线与PNP纳米线之间的多晶硅后，沉积氧化隔离层；去除部分氧化隔离层，以将覆盖在NPN纳米线与PNP纳米线之上的部分多晶硅予以暴露，并将暴露的多晶硅予以去除；再次沉积氧化隔离层后，进行源极、漏极以及栅极的制备，以形成MOS管。该方法操作简便，提高了栅极对沟道的控制能力并改善了器件性能。
Description
技术领域
本发明涉及晶体管领域，尤其涉及一种3D(三维)周围栅极MOS管的制备方法。
背景技术
随着半导体工艺制程技术的发展，集成电路集成度越来越高，MOS晶体管结构尺寸越来越小，栅极(gate)对沟道控制能力也逐渐下降。为了提高栅极对沟道的控制能力，近年来逐渐出现了周围栅极MOS晶体管。通过采用周围栅极(gate all around)的结构，实现对沟道控制能力增强。
在现有技术中，一般是在SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底上生长SiGe牺牲层，然后采用Ge浓缩技术，形成SiGe模板层，然后再外延SiGe/Si/SiGe结构，利用光刻工艺实现Si有源区的空气桥结构，从而制备出平面周围栅极MOS晶体管。但是该技术需要制备出晶格匹配的SiGe作为牺牲层，外延工艺比较复杂。所以，提供一种操作便捷的MOS管的制备方法，成为目前亟待解决的问题。
发明内容
鉴于上述问题，本申请记载了一种3D周围栅极MOS管的制备方法，所述方法包括步骤：
S1，在硅衬底上形成一N型阱、一P型阱以及一浅沟隔离，所述浅沟隔离将所述N型阱与所述P型阱隔离；
S2，分别在NMOS硅纳米线生长位置处以及PMOS硅纳米线生长位置处进行硅纳米线生长；
S3，沉积氧化隔离层并进行处理后，对所述MOS管的顶部进行平坦化处理；
S4，去掉NMOS和PMOS中间的所述氧化隔离层；
S5，依次进行栅氧化层和多晶硅的沉积后，刻蚀掉位于NMOS和PMOS之间的所述多晶硅；
S6，继续沉积氧化隔离层后，并将该氧化隔离层刻蚀到栅极的边缘后，去除露出的多晶硅；
S7，再次沉积一氧化隔离层后，继续源极、漏极以及栅极的制备。
作为一个优选的实施例，上述的3D周围栅极MOS管的制备方法，在NMOS硅纳米线生长位置处进行硅纳米线生长的过程包括：
S01，在所述硅衬底上沉积所述氧化隔离层，并刻蚀露出所述N型阱的位置；
S02，沉积金属催化物，对所述金属催化物进行刻蚀，保留NMOS硅纳米线生长位置的所述金属催化物；
S03，依次进行N型、P型和N型硅纳米线生长。
作为一个优选的实施例，上述的3D周围栅极MOS管的制备方法，在步骤S03中，第一个N型硅纳米线的厚度在0.05～0.2μm之间，P型硅纳米线的厚度在0.03～0.3μm之间，第二个N型硅纳米线厚度在0.1～0.25μm之间。
作为一个优选的实施例，上述的3D周围栅极MOS管的制备方法，在PMOS硅纳米线生长位置处进行硅纳米线生长的过程主要包括步骤：
S11，在所述硅衬底上沉积所述氧化隔离层，并刻蚀露出所述P型阱的位置；
S12，沉积金属催化物，对所述金属催化物进行刻蚀，保留PMOS硅纳米线生长位置的所述金属催化物；
S13，依次进行P型、N型和P型硅纳米线生长。
作为一个优选的实施例，上述的3D周围栅极MOS管的制备方法，在步骤S13中，第一个P型硅纳米线的厚度在0.05～0.2μm之间，N型硅纳米线的厚度在0.03～0.3μm之间。
作为一个优选的实施例，上述的3D周围栅极MOS管的制备方法，利用LPCVD原位掺杂技术进行N型和或P型硅纳米线的生长。
作为一个优选的实施例，上述的3D周围栅极MOS管的制备方法，所述金属催化物为Au和/或Ni和/或Ga和/或Fe。
作为一个优选的实施例，上述的3D周围栅极MOS管的制备方法，所述金属催化物的厚度在10～20nm之间。
作为一个优选的实施例，上述的3D周围栅极MOS管的制备方法，对所述金属催化物进行刻蚀后形成一圆柱形结构，所述圆柱形结构的直径在0.02～0.2μm之间。
作为一个优选的实施例，上述的3D周围栅极MOS管的制备方法，采用化学机械研磨工艺进行所述平坦化处理。
上述技术方案具有如下优点或有益效果：本发明提供的3D周围栅极MOS管的制备方法制备出了高性能的3D周围栅极MOS晶体管。该方法操作简便，提高了栅极对沟道的控制能力并改善了器件性能，除此之外还节省了晶圆的表面空间，提高了集成度。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明一种3D周围栅极MOS管的制备方法流程示意图一；
图2为本发明一种3D周围栅极MOS管的制备方法流程示意图二；
图3A为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图一；
图3B为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图二
图3C为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图三；
图3D为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图四；
图3E为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图五；
图3F为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图六；
图3G为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图七；
图3H为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图八；
图3I为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图九；
图3J为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图十；
图3K为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图十一；
图3L为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图十二；
图3M为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图十三；
图3N为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图十四；
图3O为本发明一种3D周围栅极MOS管的制备方法的制备过程中的MOS管的结构示意图十五。
具体实施方式
下面结合附图和具体实施例对本发明一种3D周围栅极MOS管的制备方法进行详细说明。
如图1～3O所示，一种3D周围栅极MOS管的制备方法，包括步骤：
S1：在硅衬底01上形成一N型阱02、P型阱04以及一浅沟隔离03，所述浅沟隔离03位于N型阱02和P型阱04的之间，以将N型阱02与P型阱04隔离；
S2：分别在NMOS硅纳米线生长位置处(即N型阱02之上)以及PMOS硅纳米线生长位置处(即P型阱04之上)进行硅纳米线生长；
S3：沉积氧化隔离层1并进行CMP工艺，并将硅纳米线顶部上的氧化隔离层磨平；
S4：去掉位于NMOS和PMOS之间(即N型阱02之上的硅纳米线与P型阱04之上的硅纳米线之间)的氧化隔离层1；
S5：进行栅氧化层3(gate oxide)和多晶硅4(poly)沉积，并刻蚀掉NMOS和PMOS之间的多晶硅4；
S6：沉积氧化隔离层1，并采用CMP工艺将顶部磨平，然后采用刻蚀工艺，将氧化隔离层1刻蚀到栅极的边缘，去掉露出的多晶硅4；
S7：再次沉积氧化隔离层1，进行源极(source)、漏极(drain)和栅极(gate)的制备，进而形成晶体管。
进一步来讲，在NMOS硅纳米线生长位置处进行硅纳米线生长的过程主要包括步骤：
S01：在硅衬底01上沉积氧化隔离层1，并刻蚀露出N型阱02的位置；
S02：沉积金属催化物2，对金属催化物2进行刻蚀，保留NMOS硅纳米线生长位置的金属催化物2；
S03：依次进行N型、P型和N型硅纳米线生长。
进一步来讲，在PMOS硅纳米线生长位置处进行硅纳米线生长的过程包括步骤：
S11：在硅衬底01上沉积氧化隔离层1，并刻蚀露出P型阱04的位置；
S12：沉积金属催化物2，对金属催化物2进行刻蚀，保留PMOS硅纳米线生长位置的金属催化物2；
S13：依次进行P型、N型和P型硅纳米线生长。
所以，如图2所示，本实施例提供的3D周围栅极MOS管的制备方法可以包括步骤：
S1：如图3A所示，在硅衬底01上形成一N型阱02、P型阱04以及一浅沟隔离03，该浅沟隔离03用于将N型阱02和P型阱04隔离；
S01：如图3B所示，在硅衬底01上沉积氧化隔离层1，并刻蚀露出N型阱02表面的位置；
S02：如图3C所示，沉积金属催化物2，并对该金属催化物2进行刻蚀，以保留NMOS硅纳米线生长位置的金属催化物2，进而形成NMOS硅纳米线生长的位置；
S03：如图3D所示，利用低压化学气相沉积(LPCVD--LowPressure Chemical Vapor Deposition，简称LPCVD)工艺依次进行N型纳米线、P型纳米线和N型硅纳米线(即图中按照从下至上顺序依次叠置于N型阱02之上的结构)生长；
S11：如图3E所示，沉积氧化隔离层1，刻蚀并露出P型阱04上表面的区域；
S12：如图3F所示，沉积金属催化物2，并对金属催化物2进行刻蚀，以保留PMOS硅纳米线生长位置的金属催化物2，进而形成硅纳米线生长的位置；
S13：如图3G所示，利用LPCVD工艺依次进行P型硅纳米线、N型硅纳米线和P型硅纳米线(即图中按照从下至上顺序依次叠置于P型阱04之上的结构)生长；
S3：如图3H所示，继续沉积氧化隔离层1并进行CMP工艺，以将该氧化隔离层1的顶部予以磨平，并同时去除位于硅纳米线顶部的金属催化物，进而将上述生长的硅纳米线的上表面予以暴露；
S4：如图3I所示，去掉NMOS和PMOS位于中间区域的部分氧化隔离层1；
S5：如图3J至图3K所示，依次进行栅氧化层3(gate oxide)和多晶硅4(poly)沉积后，刻蚀掉位于NMOS和PMOS之间的部分多晶硅4及栅氧化层3至氧化隔离层1的上表面；
S6：如图3L和图3N所示，沉积氧化隔离层1，并采用CMP工艺将顶部磨平后，然后采用刻蚀工艺，将氧化隔离层1刻蚀到栅极的边缘处，并去掉露出的多晶硅4，以将剩余的栅氧化层3的部分表面予以暴露；
S7：如图3O所示，再次沉积氧化隔离层1及平坦化工艺后，继续源极、漏极和栅极的制备，进而形成MOS晶体管。
具体来说，在本实施例提出的3D周围栅极MOS管的制备方法中，先要将氧化物、SiN利用STI(Shallow Trench Isolation，浅沟道隔离)以及IMP(离子植入)等工艺在硅层上形成N型阱02和P型阱04以及一浅沟道隔离，该浅沟道隔离位于N型阱02和P型阱04之间。之后，在该硅衬底01上沉积氧化隔离层1，并刻蚀露出N型阱02的位置。
之后，采用电子束蒸镀的方式沉积金属催化物2，对金属催化物2进行刻蚀，但是要保留NMOS硅纳米线生长位置的金属催化物2，以形成硅纳米线生长的位置，之后，利用LPVCD工艺依次在该位置进行N型、P型和N型的硅纳米线生长。纳米线生长完成后，在该纳米线生长的位置处进行沉积氧化隔离层1，并刻蚀露出P型阱04的位置。
进一步的，在露出了P型阱04的位置后，沉积金属催化物2，对金属催化物2进行刻蚀，以保留PMOS处的硅纳米线生长位置的金属催化物2，形成硅纳米线生长的位置。然后，利用LPVCD工艺依次在该位置进行P型、N型和P型的硅纳米线生长。纳米线生长完成后，沉积氧化隔离层1，然后利用CMP工艺将顶部磨平，去掉氧化隔离层1，然后进行栅氧化层3和多晶硅4的沉积，刻蚀掉NMOS管和PMOS管之间的多晶硅4。再进行氧化隔离层1的沉积，采用CMP工艺将底部磨平，然后采用刻蚀工艺，将氧化隔离层1刻蚀到栅极的上边缘，去掉露出的多晶硅4。
最后，沉积氧化隔离层1，进行源极、漏极以及栅极的制备，从而形成一晶体管。
进一步说，在本实施例提出的3D周围栅极MOS管的制备方法中，在执行完S1后可以先执行S11～S13，之后执行S01～S03，然后再进行S3～S7的过程。
进一步来讲，在步骤S02中，在N型阱02上的硅纳米线生长的位置上形成的金属催化物2具有一定的厚度和尺寸，该催化物可以为Au、Ni、Ga、Fe等金属材料，其厚度在10～20nm之间。对金属催化物2进行刻蚀后，留下了金属催化物圆柱形结构，该圆柱形结构的直径在0.02～0.2μm之间。
进一步来讲，在步骤S03中，利用LPCVD原位掺杂技术依次沉积一定厚度的N型、P型以及N型纳米线以作为NMOS管的源区。在该纳米线中，第一个N型层的厚度在0.05～0.2μm之间，P型层的厚度在0.03～0.3μm之间，第二个N型层厚度在0.1～0.25μm之间。
进一步来讲，在步骤S12中，沉积了一定厚度的金属催化物2之后，利用光刻工艺确定出PMOS硅纳米线的生长点。值得指出的是，此处的金属催化物2可以为Au、Ni、Ga、Fe等金属材料，其厚度在10～20nm之间。对金属催化物2进行刻蚀后，留下了一圆柱形结构，该圆柱形结构的直径在0.02～0.2μm之间。
进一步来讲，在步骤S13中，利用LPCVD原位掺杂技术依次沉积一定厚度的P型、N型以及P型纳米线以作为NMOS管的源区。在该纳米线中，第一个P型层的厚度在0.05～0.2μm之间，N型层的厚度在0.03～0.3μm之间，第二个N型层厚度可以在0.1～0.25μm之间。
总体来讲，本实施例提出的3D周围栅极MOS管的制备方法，通过在N型阱02和P型阱04上制备出一定厚度和形状尺寸的金属催化物2，利用金属催化物2在与Si衬底界面的共晶液滴的饱和析出作用，实现硅纳米线阵列的生长。此外，在生长的过程中采用原位掺杂技术进行N型/P型/N型硅纳米线或P型/N型/P型硅纳米线生长。最后，通过栅极和CT制备工艺，形成3D周围栅极MOS晶体管。
本实施例提供的3D周围栅极MOS管的制备方法制备出了高性能的3D周围栅极MOS晶体管。该方法操作简便，提高了栅极对沟道的控制能力并改善了器件性能，除此之外还节省了晶圆的表面空间，提高了集成度。
综上所述，本发明提供一种3D周围栅极MOS管的制备方法，通过在硅衬底上形成被浅沟槽隔离结构隔离的N型阱与P型阱；分别在N阱区之上以及P阱区之上进行硅纳米线生长，以分别形成NPN纳米线和PNP纳米线；继续沉积氧化隔离层并进行平坦化处理后，去掉位于中间部分的氧化隔离层；依次进行栅氧化层和多晶硅的沉积，并刻蚀掉位于NPN纳米线与PNP纳米线之间的多晶硅后，沉积氧化隔离层；去除部分氧化隔离层，以将覆盖在NPN纳米线与PNP纳米线之上的部分多晶硅予以暴露，并将暴露的多晶硅予以去除；再次沉积氧化隔离层后，进行源极、漏极以及栅极的制备，以形成MOS管。该方法操作简便，提高了栅极对沟道的控制能力并改善了器件性能。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种3D周围栅极MOS管的制备方法，其特征在于，所述方法包括步骤：
S1，在硅衬底上形成一N型阱、一P型阱以及一浅沟隔离，所述浅沟隔离将所述N型阱与所述P型阱隔离；
S2，分别在NMOS硅纳米线生长位置处以及PMOS硅纳米线生长位置处进行硅纳米线生长；
S3，沉积氧化隔离层并进行处理后，对所述MOS管的顶部进行平坦化处理；
S4，去掉NMOS和PMOS中间的所述氧化隔离层；
S5，依次进行栅氧化层和多晶硅的沉积后，刻蚀掉位于NMOS和PMOS之间的所述多晶硅；
S6，继续沉积氧化隔离层后，并将该氧化隔离层刻蚀到栅极的边缘后，去除露出的多晶硅；
S7，再次沉积一氧化隔离层后，继续源极、漏极以及栅极的制备。
2.根据权利要求1所述的3D周围栅极MOS管的制备方法，其特征在于，在NMOS硅纳米线生长位置处进行硅纳米线生长的过程包括：
S01，在所述硅衬底上沉积所述氧化隔离层，并刻蚀露出所述N型阱的位置；
S02，沉积金属催化物，对所述金属催化物进行刻蚀，保留NMOS硅纳米线生长位置的所述金属催化物；
S03，依次进行N型、P型和N型硅纳米线生长。
3.根据权利要求2所述的3D周围栅极MOS管的制备方法，其特征在于，在步骤S03中，第一个N型硅纳米线的厚度在0.05～0.2μm之间，P型硅纳米线的厚度在0.03～0.3μm之间，第二个N型硅纳米线厚度在0.1～0.25μm之间。
4.根据权利要求1所述的3D周围栅极MOS管的制备方法，其特征在于，在PMOS硅纳米线生长位置处进行硅纳米线生长的过程主要包括步骤：
S11，在所述硅衬底上沉积所述氧化隔离层，并刻蚀露出所述P型阱的位置；
S12，沉积金属催化物，对所述金属催化物进行刻蚀，保留PMOS硅纳米线生长位置的所述金属催化物；
S13，依次进行P型、N型和P型硅纳米线生长。
5.根据权利要求4所述的3D周围栅极MOS管的制备方法，其特征在于，在步骤S13中，第一个P型硅纳米线的厚度在0.05～0.2μm之间，N型硅纳米线的厚度在0.03～0.3μm之间。
6.根据权利要求2或4所述的3D周围栅极MOS管的制备方法，其特征在于，利用LPCVD原位掺杂技术进行N型和或P型硅纳米线的生长。
7.根据权利要求2或4所述的3D周围栅极MOS管的制备方法，其特征在于，所述金属催化物为Au和/或Ni和/或Ga和/或Fe。
8.根据权利要求7所述的3D周围栅极MOS管的制备方法，其特征在于，所述金属催化物的厚度在10～20nm之间。
9.根据权利要求2或4所述的3D周围栅极MOS管的制备方法，其特征在于，对所述金属催化物进行刻蚀后形成一圆柱形结构，所述圆柱形结构的直径在0.02～0.2μm之间。
10.根据权利要求1所述的3D周围栅极MOS管的制备方法，其特征在于，采用化学机械研磨工艺进行所述平坦化处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610310451.4A CN105870192A (zh) | 2016-05-11 | 2016-05-11 | 一种3d周围栅极mos管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610310451.4A CN105870192A (zh) | 2016-05-11 | 2016-05-11 | 一种3d周围栅极mos管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105870192A true CN105870192A (zh) | 2016-08-17 |
Family
ID=56630717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610310451.4A Pending CN105870192A (zh) | 2016-05-11 | 2016-05-11 | 一种3d周围栅极mos管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105870192A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE1330066A1 (sv) * | 2013-05-21 | 2014-11-22 | Martin Andreas Olsson | Förfarande att tillverka vertikala avlånga nanostrukturer och nanostrukturer därav |
| CN104201205A (zh) * | 2014-08-27 | 2014-12-10 | 北京大学 | 一种芯-壳场效应晶体管及其制备方法 |
| US20150295040A1 (en) * | 2014-04-14 | 2015-10-15 | Taiwan Semiconductor Manufacturing Company Limited | Systems and methods for fabricating vertical-gate-all-around transistor structures |
| CN105280547A (zh) * | 2014-06-13 | 2016-01-27 | 台湾积体电路制造股份有限公司 | 形成隔离层的方法 |
| US20160093608A1 (en) * | 2014-09-30 | 2016-03-31 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device |
-
2016
- 2016-05-11 CN CN201610310451.4A patent/CN105870192A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE1330066A1 (sv) * | 2013-05-21 | 2014-11-22 | Martin Andreas Olsson | Förfarande att tillverka vertikala avlånga nanostrukturer och nanostrukturer därav |
| US20150295040A1 (en) * | 2014-04-14 | 2015-10-15 | Taiwan Semiconductor Manufacturing Company Limited | Systems and methods for fabricating vertical-gate-all-around transistor structures |
| CN105280547A (zh) * | 2014-06-13 | 2016-01-27 | 台湾积体电路制造股份有限公司 | 形成隔离层的方法 |
| CN104201205A (zh) * | 2014-08-27 | 2014-12-10 | 北京大学 | 一种芯-壳场效应晶体管及其制备方法 |
| US20160093608A1 (en) * | 2014-09-30 | 2016-03-31 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104054181B (zh) | 全包围栅晶体管的可变栅极宽度 | |
| US9583621B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN103824777B (zh) | 使用经掺杂的凸起源极和漏极区的源极和漏极掺杂 | |
| US11289599B2 (en) | Power metal-oxide-semiconductor field effect transistor | |
| CN103890930B (zh) | 用于嵌入式dram的替代栅多栅晶体管 | |
| CN107039278A (zh) | 半导体器件及其形成方法 | |
| CN106158753A (zh) | 半导体器件的结构和方法 | |
| CN106711044A (zh) | 切割金属栅极的方法 | |
| CN108231864B (zh) | 半导体装置及其制造方法 | |
| CN102623321B (zh) | 基于体硅的纵向堆叠式后栅型SiNWFET制备方法 | |
| JP2008543103A (ja) | ゲート電極に覆われたゲルマニウムベースのチャネルを有するトランジスタ及びその製造方法 | |
| CN106206676A (zh) | FinFET器件的结构和形成方法 | |
| CN103794498B (zh) | 一种半导体器件及其制备方法 | |
| WO2019095874A1 (zh) | 场效应晶体管结构及其制备方法 | |
| US20150311123A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN102983171B (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
| TWI842926B (zh) | 形成帶有具備不同電晶體架構之電晶體之多個平面之膜堆疊的方法 | |
| US11114546B2 (en) | Semiconductor device and formation thereof | |
| US11233137B2 (en) | Transistors and methods of forming transistors using vertical nanowires | |
| CN107636834A (zh) | 具有子鳍状物层的晶体管 | |
| CN106298934B (zh) | 一种鞘层沟道结构的垂直纳米线器件及其制备方法 | |
| CN104167393B (zh) | 半导体器件制造方法 | |
| CN105632936B (zh) | 一种双栅极鳍式场效应晶体管的制备方法 | |
| CN106252227B (zh) | 一种带栅极调控的垂直纳米线生物传感器的集成方法 | |
| CN108574006A (zh) | 具有t形栅极电极的场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160817 |