CN103531635A - 一种基于纳米线的立式环栅晶体管及其制备方法 - Google Patents
一种基于纳米线的立式环栅晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103531635A CN103531635A CN201310508655.5A CN201310508655A CN103531635A CN 103531635 A CN103531635 A CN 103531635A CN 201310508655 A CN201310508655 A CN 201310508655A CN 103531635 A CN103531635 A CN 103531635A
- Authority
- CN
- China
- Prior art keywords
- nano wire
- separator
- low
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 196
- 238000002360 preparation method Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 88
- 229910052751 metal Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 84
- 239000000463 material Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 41
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910001092 metal group alloy Inorganic materials 0.000 claims abstract description 7
- 238000010894 electron beam technology Methods 0.000 claims description 40
- 238000004528 spin coating Methods 0.000 claims description 32
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 20
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 20
- 150000001875 compounds Chemical class 0.000 claims description 18
- 238000005240 physical vapour deposition Methods 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 14
- 238000002207 thermal evaporation Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 239000003518 caustics Substances 0.000 claims description 8
- 238000005566 electron beam evaporation Methods 0.000 claims description 8
- 239000003292 glue Substances 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 239000002952 polymeric resin Substances 0.000 claims description 8
- 229920003002 synthetic resin Polymers 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910021478 group 5 element Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000000717 retained effect Effects 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- BFNBIHQBYMNNAN-UHFFFAOYSA-N ammonium sulfate Chemical compound N.N.OS(O)(=O)=O BFNBIHQBYMNNAN-UHFFFAOYSA-N 0.000 description 2
- 229910052921 ammonium sulfate Inorganic materials 0.000 description 2
- 235000011130 ammonium sulphate Nutrition 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000002086 nanomaterial Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000006250 one-dimensional material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种基于纳米线的立式环栅晶体管及其制备方法，结构为：导电沟道材料是垂直于衬底的本征或低掺杂纳米线；在本征或低掺杂纳米线之上并无间隙连接的是低阻纳米线；源电极、栅介质和栅电极依次自下而上包围本征或低掺杂纳米线；源电极和栅介质、栅介质和栅电极在纳米线侧壁处无间隙相连；漏电极包围低阻纳米线；在电极之间有三层隔离层。本发明还提供了上述晶体管制备方法，源电极和栅电极都是采用先镀金属膜，然后以BCB为掩膜腐蚀掉BCB以上金属的方法；低阻纳米线为对本征或低掺杂纳米线重掺杂或者与金属合金的方法获得。该短沟道晶体管结构和制备方法能够制备出沟道较短的器件，并有效减少寄生电阻和寄生电容，提高器件的性能。
Description
技术领域
本发明属于纳米电子学技术领域，具体涉及一种基于纳米线的立式环栅晶体管及其制备方法。
背景技术
随着半导体工业的发展，芯片的集成度越来越高，单个MOS器件的尺寸越来越小，各种因尺寸减小带来的问题开始出现，其中之一就是短沟道效应。为了抑制短沟道效应，人们提出了各种栅结构，如SOI和FinFET等等。在所有的栅结构中，环栅结构能够在很大程度上提高栅调控的能力，抑制短沟道效应。相比于传统块体材料，纳米线等一维材料具有易于制备环栅结构的天然优势。
在半导体材料中，硅的电学性能并不出众。表征材料电学性能的一个很重要的指标是载流子迁移率。Ⅲ-Ⅴ族材料的载流子迁移率，尤其是电子迁移率远高于硅，在未来的半导体工业的发展中，特别是在射频电子器件领域，Ⅲ-Ⅴ族材料很有可能替代硅材料。另一方面，为了节省成本，新材料的使用依然要与现有的硅工艺集成，往往需要在硅衬底上来生长这些材料。由于Ⅲ-Ⅴ族材料与硅的晶格系数不同，如果在硅衬底上直接生长块体材料，二者晶格失配，将会在界面处引入大量的缺陷。而对于半导体纳米线，由于纳米线在径向上尺寸很小，一般为数十纳米，可以减少由晶格失配导致的缺陷。
目前国内外已经有很多研究组具备了在硅衬底上生长Ⅲ-Ⅴ族纳米线的能力：瑞典Lund大学的Lars Samuelson等人在Journal of Crystal Growth334(2011)51–56，发表的题为“Self-seeded,position-controlled InAs nanowire growth on Si:A growth parameter study”的文章中，公布了在硅衬底上采用自催化的方法生长立式InAs纳米线有序阵列的成果；在Nature.488,(2012),189，题为“A III–V nanowire channel on silicon for high-performance vertical transistors”的文章显示，日本Hokkaido大学的Takashi Fukui等人也具备了在硅衬底上生长立式Ⅲ-Ⅴ族纳米线周期性阵列的能力。
从材料的电学性能和目前的研究进展来看，Ⅲ-Ⅴ族纳米线很有可能在射频电子器件领域得到进一步的应用。表征射频电子器件的指标之一是截止频率，截止频率除了与材料自身的电学性能，主要是电子迁移率有关系之外，还与器件的寄生电容和寄生电阻有很重要的关系。因此为了提高器件的性能，我们需要设法在减少寄生电容的同时，控制寄生电阻。目前基于Ⅲ-Ⅴ族纳米线的立式环栅射频器件的最先进的工作来自于瑞典Lund大学，发表于Nano Lett.2010,10,809–812，题为“Vertical InAs Nanowire Wrap Gate Transistors with ft>7GHz andfmax>20GHz”的文章。但这篇文章器件结构中，源极和栅极、栅极和漏极之间都有一段不受调控的纳米线，这段纳米线引入了有很大影响的寄生电阻，抑制了器件射频性能的提升。在其它文章中，器件的结构也大体与之相同。
为了减少器件的电阻，一种方法是减少源电极（或漏电极）与栅电极之间的距离；另一种方法是采用重掺杂或者形成金属合金的方法，减少不受调控纳米线部分的电阻。美国UC，Berkeley的Ali Javey在发表于Nano Lett.2008,8,4528-4533，题为“Formation andCharacterization of NixInAs/InAs Nanowire Heterostructures by Solid Source Reaction”的文章中详述了金属Ni和Ⅲ-Ⅴ族材料InAs的合金NixInAs的制备方法，采用退火的方法，通过控制退火温度和退火时间来调控合金NixInAs形成的长度。
发明内容
本发明的目的是制备出速度更快、可以更好地抑制短沟道效应的、可实现三维集成的基于纳米线的立式环栅晶体管。
本发明的技术方案如下：一种基于纳米线的立式环栅晶体管，自下而上分别包括衬底201、源电极203、本征或低掺杂纳米线202、栅介质205、栅电极206、低阻纳米线207、漏电极210以及第一隔离层204、第二隔离层208和第三隔离层209，
所述源电极203在衬底201上；
所述晶体管的导电沟道是垂直于所述衬底201的本征或低掺杂纳米线202；
所述源电极203包围所述本征或低掺杂纳米线202的底端，在所述栅介质205和所述源电极203间有一第一隔离层204；
所述栅介质205上面为栅电极206，所述栅电极206以及栅介质205包围所述本征或低掺杂纳米线202另一端，所述栅电极206以及栅介质205上有一第二隔离层208；
所述第二隔离层208上为低阻纳米线207，所述低阻纳米线207与所述本征或低掺杂纳米线202无缝隙连接，并被一第三隔离层209所包围；
所述第三隔离层209上为漏电极210，所述漏电极210包围所述低阻纳米线207的上端。
更进一步，所述栅介质205在所述本征或低掺杂纳米线202和栅电极206之间，所述栅电极206在外围与栅介质205无缝隙连接；所述源电极203和栅介质205在所述本征或低掺杂纳米线202侧壁无缝隙连接。
更进一步，所述衬底201为单晶硅或覆盖有氧化硅的单晶硅；所述源电极203、栅电极206和漏电极210都为金属电极，其制备方法都为热蒸发镀膜、电子束镀膜或者溅射；所述栅介质205为高介电常数材料，其相对于真空的介电常数量值大于6；；所述的第一隔离层204、第二隔离层208和第三隔离层209选用低介电常数材料，其相对于真空的介电常数量值小于4。
更进一步，所述本征或低掺杂纳米线202包括以下材料的任意一种：Ⅲ-Ⅴ族材料、Ⅲ-Ⅴ族材料的二元化合物、Ⅲ-Ⅴ族材料的三元化合物以及Ⅲ-Ⅴ族材料的四元化合物。
更进一步，所述低阻纳米线207由下列两种方法的任意一种获得：
对本征或低掺杂纳米线进行重掺杂，包括Ⅲ-Ⅴ族材料及其二元化合物、三元化合物和四元化合物中的一种或者多种；
或者将本征或低掺杂纳米线与金属形成合金材料，包含Ⅲ-Ⅴ族元素和金属元素。
本发明还提出一种基于纳米线的立式环栅晶体管制备方法，其步骤包括：
1）在衬底层生长或者刻蚀出垂直于衬底的本征纳米线或低掺杂纳米线，然后定义出源电极区，接着制备金属电极并剥离；
2）制备第一隔离层后腐蚀掉第一隔离层以上包裹纳米线的金属；
3）在所述第一隔离层上生长栅介质，并定义出栅电极区，然后制备金属电极并剥离；
4）制备第二层隔离层后腐蚀掉第二隔离层以上包裹纳米线和栅介质的金属；
5）对所述第二隔离层以上的纳米线进行重掺杂制备低阻纳米线；
6）制备第三隔离层，然后定义出漏电极区，接着制备金属电极并剥离。
本发明另外还提出一种基于纳米线的立式环栅晶体管制备方法，其步骤包括：
1）在衬底层生长或者刻蚀出垂直于衬底的本征纳米线或低掺杂纳米线，然后定义出源电极区，接着制备金属电极并剥离；
2）制备第一隔离层后腐蚀掉第一隔离层以上包裹纳米线的金属；
3）在所述第一隔离层上生长栅介质，并定义出栅电极区，然后制备金属电极并剥离；
4）制备第二层隔离层后腐蚀掉第二隔离层以上包裹纳米线和栅介质的金属；
5）在所述第二层上制备第三隔离层，然后定义出漏电极区，接着制备金属电极并剥离；
6）进行退火处理，使漏极金属扩散到第二隔离层以上部分的纳米线中并形成合金。
更进一步，通过匀胶、曝光和显影、定影过程，定义出源电极区或栅电极区或漏电极区，所述曝光方法为电子束曝光或紫外曝光。
更进一步，所述制备金属电极方法为热蒸镀、电子束蒸镀或溅射方法；所述腐蚀方法为湿法腐蚀或干法刻蚀；所述纳米线生长方法为MOCVD或MBE方法；所述刻蚀方法为ICP或者RIE干法刻蚀。
更进一步，采用CVD方法、PVD方法、PECVD方法或者旋涂方法制备所述的第一隔离层、第二隔离层和第三隔离层；所述隔离层材料为苯并环丁烯聚合树脂材料或其它低介电常数材料。
更进一步，所述栅介质的生长方法为原子层沉积方法。
更进一步，低阻纳米线为重掺杂InAs纳米线或者InAs-金属合金纳米线。
更进一步，所述金属电极为：铝、镍、铬、钨、金。
有益效果：
本发明的基于纳米线的立式环栅晶体管,源电极和栅电极之间的距离近似等于栅介质的厚度，可以极大程度地减少源电极和栅电极之间的寄生电阻；栅电极和漏电极之间的纳米线为低阻纳米线，可以很大程度地减少栅电极和漏电极之间的寄生电阻；栅电极的长度由溅射镀膜的厚度、第二层间隔层的厚度和栅电极的腐蚀条件共同决定，由此可以实现短栅器件，从而提高器件的跨导，提升器件的工作速度；栅极沿周缘包围沟道，相比已有的其它栅结构具有更大的栅调控能力，从而抑制短沟道效应。
附图说明
图1为本发明基于纳米线的立式环栅晶体管的版图（俯视）示意图。图中，101-本征或低掺杂纳米线和低阻纳米线；102-栅介质。
图2为本发明基于纳米线的立式环栅晶体管沿图1中A-A’方向的剖面结构示意图。图中，201-衬底；202-本征或低掺杂纳米线；203-源电极；204-第一隔离层；205-栅介质；206-栅电极；207-低阻纳米线；208-第二隔离层；209-第三隔离层；210-漏电极。
图3(a)至图3(l)为本发明制备方法一的一个实施例中器件在各个步骤形成的剖面结构示意图；图3(a)至图3(i)和图3(m)至图3(o)为本发明制备方法二的一个实施例中器件在各个步骤形成的剖面结构示意图。图中，301-衬底；302-本征或低掺杂纳米线；303-源电极；304-第一隔离层；305-栅介质；306-栅电极；307-低阻纳米线；308-第二隔离层；309-第三隔离层；310-漏电极；311-电子束光刻胶或紫外光刻胶。
具体实施方式
下面结合附图，以基于InAs纳米线的立式环栅晶体管为实施例对本发明作进一步详述。
图1是实施例晶体管的俯视示意图，图2是沿图1中A-A’方向的剖面示意图。衬底可以为单晶硅或者表面覆盖有一层氧化硅的单晶硅，本征的或者低掺杂的InAs纳米线垂直于衬底表面，在本征或低掺杂InAs纳米线上面同时无间隙连接的是低阻纳米线，低阻纳米线可以是重掺杂InAs纳米线或InAs-金属合金纳米线，自下往上沿周缘包围本征或低掺杂InAs纳米线的分别为源电极、栅介质和栅电极，自下往上沿周缘包围低阻纳米线的分别为第三隔离层和漏电极，第一隔离层位于衬底和栅介质之间并环绕包围源电极，第二隔离层位于栅介质和第三隔离层之间并环绕包围栅电极。
本发明的基于纳米线的立式环栅晶体管的结构特征是，
1)导电沟道材料是垂直于衬底的本征或低掺杂纳米线或者纳米线阵列；所述的本征或低掺杂的标准是纳米线仍然保持半导体特性，可采用本征或者掺杂纳米线作为原料，以获得低阻纳米线。
2)源电极沿周缘包围本征或低掺杂纳米线的下端；栅介质和栅电极沿周缘包围本征或低掺杂纳米线的上端，栅电极在外围，栅介质在纳米线和栅电极之间；源电极和栅介质、栅介质和栅电极在本征或低掺杂纳米线侧壁处无缝隙连接；
3)栅电极上一层是低阻纳米线，所述低阻纳米线与垂直于衬底的本征或低掺杂纳米线连接；漏电极沿周缘包围低阻纳米线的上端；所述低阻纳米线是电阻明显远小于该导电沟道的电阻。
4)在源电极和栅电极之间有一层隔离层，栅电极和漏电极之间有两层隔离层。
在本发明一实施例中，上述基于纳米线的立式环栅晶体管，其衬底为单晶硅或覆盖有氧化硅的单晶硅。
在本发明一实施例中，本征或低掺杂纳米线垂直于衬底表面，包括以下材料之一：Ⅲ-Ⅴ族材料，其二元化合物、三元化合物和四元化合物。
在本发明一实施例中，源电极为金属电极，其制备方法为热蒸发镀膜、电子束镀膜或者溅射。
在本发明一实施例中，栅介质为高介电常数材料，具有量值大于6的、相对于真空的介电常数，制备方法为原子层沉积(ALD)生长。
在本发明一实施例中，栅电极为金属电极，其制备方法为热蒸发镀膜、电子束蒸镀或者溅射。
在本发明一实施例中，低阻纳米线部分由下列两种方法的任意一种获得：对本征或低掺杂纳米线进行重掺杂，包括Ⅲ-Ⅴ族材料及其二元化合物、三元化合物和四元化合物中的一种或者多种，或者将本征或低掺杂纳米线与金属形成合金材料，包含Ⅲ-Ⅴ族元素和金属元素。
在本发明一实施例中，漏电极为金属电极，其制备方法为热蒸发镀膜、电子束蒸镀或者溅射。
在本发明一实施例中，源电极和栅电极、栅电极和漏电极之间的隔离层物质具有量值小于4且相对于真空的介电常数。
根据低阻纳米线材料获得方式和物质构成的不同，上述基于纳米线的立式环栅晶体管有两种制备方法。
【方法一】低阻纳米线是采用对本征或低掺杂纳米线进行重掺杂获得的，主要过程为：
1)在衬底层生长或者刻蚀出垂直于衬底的本征纳米线或低掺杂纳米线；
2)通过匀胶、曝光和显影、定影过程，定义出源电极区，曝光方法为电子束曝光或紫外曝光；
3)制备金属电极，然后剥离，金属电极的制备方法为热蒸发镀膜、电子束镀膜或者溅射；
4)制备第一层隔离层，制备方法为CVD、PVD方法或者旋涂方法；
5)腐蚀掉第一隔离层以上包裹纳米线的金属，腐蚀方法为干法刻蚀或者湿法腐蚀；
6)生长栅介质，生长方法为原子层沉积；
7)通过匀胶、曝光和显影、定影过程，定义出栅电极区，曝光方法为电子束曝光或紫外曝光；
8)制备金属电极，然后剥离，金属电极的制备方法为热蒸发镀膜、电子束镀膜或者溅射；
9)制备第二层隔离层，制备方法为CVD、PVD方法或者旋涂方法；
10)腐蚀掉第二隔离层以上包裹纳米线和栅介质的金属，腐蚀方法为干法刻蚀或者湿法腐蚀；
11)腐蚀掉第二隔离层以上包裹纳米线的栅介质，腐蚀方法为干法刻蚀或者湿法腐蚀；
12)离子注入，对第二隔离层以上的纳米线进行重掺杂；
13)制备第三隔离层，制备方法为CVD、PVD方法或者旋涂方法；
14)通过匀胶、曝光和显影、定影过程，定义出漏电极区，曝光方法为电子束曝光或紫外曝光；
15)制备金属电极，然后剥离，金属电极的制备方法为热蒸发镀膜、电子束镀膜或者溅射。
【方法二】低阻纳米线是对本征或低掺杂纳米线与金属合金获得的，详细过程为：
1)在衬底层生长或者刻蚀出垂直于衬底的本征纳米线或低掺杂纳米线；
2)通过匀胶、曝光和显影、定影过程，定义出源电极区，曝光方法为电子束曝光或紫外曝光；
3)制备金属电极，然后剥离，金属电极的制备方法为热蒸发镀膜、电子束镀膜或者溅射；
4)制备第一层隔离层，制备方法为CVD、PVD方法或者旋涂方法；
5)腐蚀掉第一隔离层以上包裹纳米线的金属，腐蚀方法为干法刻蚀或者湿法腐蚀；
6)生长栅介质，生长方法为原子层沉积；
7)通过匀胶、曝光和显影、定影过程，定义出栅电极区，曝光方法为电子束曝光或紫外曝光；
8)制备金属电极，然后剥离，金属电极的制备方法为热蒸发镀膜、电子束镀膜或者溅射；
9)制备第二层隔离层，制备方法为CVD、PVD方法或者旋涂方法；
10)腐蚀掉第二隔离层以上包裹纳米线和栅介质的金属，腐蚀方法为干法刻蚀或者湿法腐蚀；
11)腐蚀掉第二隔离层以上包裹纳米线的栅介质，腐蚀方法为干法刻蚀或者湿法腐蚀；
12)制备第三隔离层，制备方法为CVD、PVD方法或者旋涂方法；
13)通过匀胶、曝光和显影、定影过程，定义出漏电极区，曝光方法为电子束曝光或紫外曝光；
14)制备金属电极，然后剥离，金属电极的制备方法为热蒸发镀膜、电子束镀膜或者溅射；
15)进行退火处理，漏极金属注入第二隔离层以上部分的纳米线，形成合金。
根据低阻纳米线材料获得方式和物质构成的不同，上述基于纳米线的立式环栅晶体管可以有下列两种制备方法，以下是详细的说明：
【制备方法一】低阻纳米线为重掺杂InAs纳米线的情况，制备方法如图3(a)到图3(l)所示，详细说明如下：
1)采用MOCVD或者MBE方法在衬底表面垂直生长出本征或低掺杂的InAs纳米线。如图3(a)所示，图中301为衬底，302为本征或低掺杂的InAs纳米线。
2)曝光出源电极的位置：在衬底上旋涂电子束光刻胶或紫外光刻胶；画版图定义出源电极的位置；进行电子束曝光或者紫外光刻；进行显影和定影，曝光区域的电子束光刻胶或紫外光刻胶被溶解，其它区域的电子束光刻胶或紫外光刻胶留存下来。如图3(b)所示，图中311为电子束光刻胶或紫外光刻胶。
3)镀金属电极和剥离：去除本征或低掺杂纳米线表面的氧化物，可选的去除方法有硫铵溶液或者其他酸性溶液腐蚀；采用热蒸镀、电子束蒸镀或者溅射方法镀金属，可选的金属有铝、镍、铬、钨、金等等，源电极区域和纳米线侧壁上都有金属，其它区域的金属位于电子束光刻胶或者紫外光刻胶的上表面或者侧壁处；剥离，将样品放入有机溶剂中，电子束光刻胶或者紫外光刻胶会溶解于有机溶剂中，其上表面和侧壁的金属也随之脱落，源电极区域和纳米线侧壁上的金属留存下来。如图3(c)所示，图中303为源电极金属。
4)制备第一隔离层：采用CVD、PVD、PECVD等方法或者旋涂的方法制备隔离层，一种可选的制备方法和隔离层材料是旋涂方法和苯并环丁烯聚合树脂(BCB)材料；纳米线侧壁上也会有一层很薄的BCB，厚度在10纳米以内，旋涂后用氧等离子体去除。如图3(d)所示，图中304为第一隔离层。
5)去除第一隔离层以上沿周缘包围纳米线的金属：去除方法可以为溶液湿法腐蚀，不同的金属需要用不同的溶液，对于源电极金属为铝的情况，腐蚀用的溶液可以为磷酸溶液或者其他酸性溶液，第一隔离层以上沿周缘包围纳米线的金属被腐蚀掉，第一隔离层以下被覆盖的金属留存下来。如图3(e)所示。
6)制备栅介质：采用原子层沉积(ALD)方法生长栅介质，可选的栅介质有氧化铪、氧化锆、氧化铝以及其它具有相对于真空的介电常数量值大于6的介质材料。如图3(f)所示，图中305为栅介质。
7)制备栅电极，如图3(g)所示，图中306为栅电极金属。
具体的工艺过程为：画版图定义出栅电极区域；旋涂电子束光刻胶或紫外光刻胶；电子束曝光或紫外光刻；显影和定影；采用热蒸发蒸镀、电子束蒸镀或溅射镀金属；剥离。
8)制备第二隔离层：采用CVD、PVD、PECVD等方法或者旋涂的方法制备隔离层，一种可选的制备方法和隔离层材料是旋涂方法和苯并环丁烯聚合树脂(BCB)材料；纳米线侧壁上也会有一层很薄的BCB，厚度在10纳米以内，旋涂后用氧等离子体去除。如图3（h）所示，图中308为第二隔离层。
9)去除第二隔离层以上沿周缘包围纳米线的金属：去除方法可以为溶液湿法腐蚀或者干法刻蚀，第二隔离层以上沿周缘包围纳米线的金属被腐蚀或刻蚀掉，第二隔离层以下被覆盖的金属留存下来。如图3(i)所示。
10)制备低阻纳米线：对样品进行重掺杂，第二隔离层以上的InAs纳米线被重掺杂，第二隔离层以下的InAs纳米线在此步骤中基本不被掺杂。如图3(j)所示，图中307为重掺杂InAs纳米线。
11)制备第三隔离层：采用CVD、PVD、PECVD等方法或者旋涂的方法制备隔离层，一种可选的制备方法和隔离层材料是旋涂方法和苯并环丁烯聚合树脂(BCB)材料；纳米线侧壁上也会有一层很薄的BCB，厚度在10纳米以内，旋涂后用氧等离子体去除。如图3（k）所示，图中309为第三隔离层。
12)制备漏电极，如图3(l)所示，图中310为漏电极。
具体的工艺过程为：通过画版图、旋涂电子束光刻胶或紫外光刻胶、电子束曝光或紫外光刻、显影和定影过程，曝光出漏电极的区域；溅射镀金属；剥离。
【制备方法二】低阻纳米线为InAs-金属合金纳米线的情况下，器件的制备方法如图3(a)至图3(i)和图3(m)至图3(o)所示，详细说明如下：
1)采用MOCVD或者MBE方法在衬底表面垂直生长出本征或低掺杂的InAs纳米线。如图3(a)所示，图中301为衬底，302为本征或低掺杂的InAs纳米线。
2)曝光出源电极的位置：在衬底上旋涂电子束光刻胶或紫外光刻胶；画版图定义出源电极的位置；进行电子束曝光或者紫外光刻；进行显影和定影，曝光区域的电子束光刻胶或紫外光刻胶被溶解，其它区域的电子束光刻胶或紫外光刻胶留存下来。如图3(b)所示，图中311为电子束光刻胶或紫外光刻胶。
3)镀金属电极和剥离：去除本征或低掺杂纳米线表面的氧化物，可选的去除方法有硫铵溶液或者其他酸性溶液腐蚀；采用热蒸镀、电子束蒸镀或者溅射方法镀金属，可选的金属有铝、镍、铬、钨、金等等，源电极区域和纳米线侧壁上都有金属，其它区域的金属位于电子束光刻胶或者紫外光刻胶的上表面或者侧壁处；剥离，将样品放入有机溶剂中，电子束光刻胶或者紫外光刻胶会溶解于有机溶剂中，其上表面和侧壁的金属也随之脱落，源电极区域和纳米线侧壁上的金属留存下来。如图3(c)所示，图中303为源电极金属。
4)制备第一隔离层：采用CVD、PVD、PECVD等方法或者旋涂的方法制备隔离层，一种可选的制备方法和隔离层材料是旋涂方法和苯并环丁烯聚合树脂(BCB)材料；纳米线侧壁上也会有一层很薄的BCB，厚度在10纳米以内，旋涂后用氧等离子体去除。如图3(d)所示，图中304为第一隔离层。
5)去除第一隔离层以上沿周缘包围纳米线的金属：去除方法可以为溶液湿法腐蚀，不同的金属需要用不同的溶液，对于源电极金属为铝的情况，腐蚀用的溶液可以为磷酸溶液或者其他酸性溶液，第一隔离层以上沿周缘包围纳米线的金属被腐蚀掉，第一隔离层以下被覆盖的金属留存下来。如图3(e)所示。
6)制备栅介质：采用原子层沉积(ALD)方法生长栅介质，可选的栅介质有氧化铪、氧化锆、氧化铝以及其它具有相对于真空的介电常数量值大于6的介质材料。如图3(f)所示，图中305为栅介质。
7)制备栅电极，如图3(g)所示，图中306为栅电极金属。
具体的工艺过程为：画版图定义出栅电极区域；旋涂电子束光刻胶或紫外光刻胶；电子束曝光或紫外光刻；显影和定影；采用热蒸发蒸镀、电子束蒸镀或溅射镀金属；剥离。
8)制备第二隔离层：采用CVD、PVD、PECVD等方法或者旋涂的方法制备隔离层，一种可选的制备方法和隔离层材料是旋涂方法和苯并环丁烯聚合树脂(BCB)材料；纳米线侧壁上也会有一层很薄的BCB，厚度在10纳米以内，旋涂后用氧等离子体去除。如图3（h）所示，图中308为第二隔离层。
9)去除第二隔离层以上沿周缘包围纳米线的金属：去除方法可以为溶液湿法腐蚀或者干法刻蚀，第二隔离层以上沿周缘包围纳米线的金属被腐蚀或刻蚀掉，第二隔离层以下被覆盖的金属留存下来。如图3(i)所示。
10)制备第三隔离层：采用CVD、PVD、PECVD等方法或者旋涂的方法制备隔离层，一种可选的制备方法和隔离层材料是旋涂方法和苯并环丁烯聚合树脂(BCB)材料；纳米线侧壁上也会有一层很薄的BCB，厚度在10纳米以内，旋涂后用氧等离子体去除。如图3（m）所示，图中309为第三隔离层。
11)制备漏电极，如图3(n)所示，图中310为漏电极。
具体的工艺过程为：通过画版图、旋涂电子束光刻胶、电子束曝光、显影和定影过程，曝光出漏电极的区域；溅射镀金属；剥离。
12)制备低阻InAs-Ni合金纳米线：将样品放在惰性气氛中退火一定时间。如图3(o)所示，图中307为InAs-Ni合金纳米线。
以上通过实例详述了基于纳米线的立式环栅晶体管的制备方法，应该理解的是，在不脱离本发明实质和精神的范围内，本领域的技术人员可以在一定程度上对本发明做出变动和修改，因此，本发明的不局限于实施例中的结构，其制备方法也不局限于实施例中公开的内容，本发明的保护范围以所附的权利要求书为主。
Claims (13)
1.一种基于纳米线的立式环栅晶体管，自下而上分别包括衬底（201）、源电极（203）、本征或低掺杂纳米线（202）、栅介质（205）、栅电极（206）、低阻纳米线（207）、漏电极（210）以及第一隔离层（204）、第二隔离层（208）和第三隔离层（209），
所述源电极（203）在衬底（201）上；
所述晶体管的导电沟道是垂直于所述衬底（201）的本征或低掺杂纳米线（202）；
所述源电极（203）包围所述本征或低掺杂纳米线（202）的底端，在所述栅介质（205）和所述源电极（203）间有一第一隔离层（204）；
所述栅介质（205）上面为栅电极（206），所述栅电极（206）以及栅介质（205）包围所述本征或低掺杂纳米线（202）另一端，所述栅电极（206）以及栅介质（205）上有一第二隔离层（208）；
所述第二隔离层（208）上为低阻纳米线（207），所述低阻纳米线（207）与所述本征或低掺杂纳米线（202）无缝隙连接，并被一第三隔离层（209）所包围；
所述第三隔离层（209）上为漏电极（210），所述漏电极（210）包围所述低阻纳米线（207）的上端。
2.如权利要求1所述的基于纳米线的立式环栅晶体管，其特征在于，所述栅介质（205）在所述本征或低掺杂纳米线（202）和栅电极（206）之间，所述栅电极（206）在外围与栅介质（205）无缝隙连接；所述源电极（203）和栅介质（205）在所述本征或低掺杂纳米线（202）侧壁无缝隙连接。
3.如权利要求1-2任意一项所述的基于纳米线的立式环栅晶体管，其特征在于，所述衬底（201）为单晶硅或覆盖有氧化硅的单晶硅；所述源电极（203）、栅电极（206）和漏电极（210）都为金属电极，其制备方法都为热蒸发镀膜、电子束镀膜或者溅射；所述栅介质（205）为高介电常数材料，其相对于真空的介电常数量值大于6；；所述的第一隔离层（204）、第二隔离层（208）和第三隔离层（209）选用低介电常数材料，其相对于真空的介电常数量值小于4。
4.如权利要求1-2任意一项所述的基于纳米线的立式环栅晶体管，其特征在于，所述本征或低掺杂纳米线（202）包括以下材料的任意一种：Ⅲ-Ⅴ族材料、Ⅲ-Ⅴ族材料的二元化合物、Ⅲ-Ⅴ族材料的三元化合物以及Ⅲ-Ⅴ族材料的四元化合物。
5.如权利要求1-2任意一项所述的基于纳米线的立式环栅晶体管，其特征在于，所述低阻纳米线（207）由下列两种方法的任意一种获得：
对本征或低掺杂纳米线进行重掺杂，包括Ⅲ-Ⅴ族材料及其二元化合物、三元化合物和四元化合物中的一种或者多种；
或者将本征或低掺杂纳米线与金属形成合金材料，包含Ⅲ-Ⅴ族元素和金属元素。
6.一种基于纳米线的立式环栅晶体管制备方法，其步骤包括：
1）在衬底层生长或者刻蚀出垂直于衬底的本征纳米线或低掺杂纳米线，然后定义出源电极区，接着制备金属电极并剥离；
2）制备第一隔离层后腐蚀掉第一隔离层以上包裹纳米线的金属；
3）在所述第一隔离层上生长栅介质，并定义出栅电极区，然后制备金属电极并剥离；
4）制备第二层隔离层后腐蚀掉第二隔离层以上包裹纳米线和栅介质的金属；
5）对所述第二隔离层以上的纳米线进行重掺杂制备低阻纳米线；
6）制备第三隔离层，然后定义出漏电极区，接着制备金属电极并剥离。
7.一种基于纳米线的立式环栅晶体管制备方法，其步骤包括：
1）在衬底层生长或者刻蚀出垂直于衬底的本征纳米线或低掺杂纳米线，然后定义出源电极区，接着制备金属电极并剥离；
2）制备第一隔离层后腐蚀掉第一隔离层以上包裹纳米线的金属；
3）在所述第一隔离层上生长栅介质，并定义出栅电极区，然后制备金属电极并剥离；
4）制备第二层隔离层后腐蚀掉第二隔离层以上包裹纳米线和栅介质的金属；
5）在所述第二层上制备第三隔离层，然后定义出漏电极区，接着制备金属电极并剥离；
6）进行退火处理，使漏极金属扩散到第二隔离层以上部分的纳米线中并形成合金。
8.如权利要求6-7任意一项所述的基于纳米线的立式环栅晶体管制备方法，其特征在于，通过匀胶、曝光和显影、定影过程，定义出源电极区或栅电极区或漏电极区，所述曝光方法为电子束曝光或紫外曝光。
9.如权利要求6-7任意一项所述的基于纳米线的立式环栅晶体管制备方法，其特征在于，所述制备金属电极方法为热蒸镀、电子束蒸镀或溅射方法；所述腐蚀方法为湿法腐蚀或干法刻蚀；所述纳米线生长方法为MOCVD或MBE方法；所述刻蚀方法为ICP或者RIE干法刻蚀。
10.如权利要求6-7任意一项所述的基于纳米线的立式环栅晶体管制备方法，其特征在于，采用CVD方法、PVD方法、PECVD方法或者旋涂方法制备所述的第一隔离层、第二隔离层和第三隔离层；所述隔离层材料为苯并环丁烯聚合树脂材料或其它低介电常数材料。
11.如权利要求6-7任意一项所述的基于纳米线的立式环栅晶体管制备方法，其特征在于，所述栅介质的生长方法为原子层沉积方法。
12.如权利要求6-7任意一项所述的基于纳米线的立式环栅晶体管制备方法，其特征在于，低阻纳米线为重掺杂InAs纳米线或者InAs-金属合金纳米线。
13.如权利要求6-7任意一项所述的基于纳米线的立式环栅晶体管制备方法，其特征在于，所述金属电极为：铝、镍、铬、钨、金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310508655.5A CN103531635B (zh) | 2013-09-18 | 2013-10-24 | 一种基于纳米线的立式环栅晶体管及其制备方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310428374 | 2013-09-18 | ||
| CN2013104283749 | 2013-09-18 | ||
| CN201310428374.9 | 2013-09-18 | ||
| CN201310508655.5A CN103531635B (zh) | 2013-09-18 | 2013-10-24 | 一种基于纳米线的立式环栅晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103531635A true CN103531635A (zh) | 2014-01-22 |
| CN103531635B CN103531635B (zh) | 2016-03-16 |
Family
ID=49933492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310508655.5A Expired - Fee Related CN103531635B (zh) | 2013-09-18 | 2013-10-24 | 一种基于纳米线的立式环栅晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103531635B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157686A (zh) * | 2014-08-11 | 2014-11-19 | 北京大学 | 一种环栅场效应晶体管及其制备方法 |
| CN104201195B (zh) * | 2014-08-27 | 2017-02-15 | 北京大学 | 一种无结场效应晶体管及其制备方法 |
| CN106684137A (zh) * | 2016-12-02 | 2017-05-17 | 中国科学院物理研究所 | 一种三维环栅半导体场效应晶体管的制备方法 |
| CN108235786A (zh) * | 2015-06-22 | 2018-06-29 | 拉尔斯-埃里克·维尔纳松 | 垂直纳米线mosfet制造中的垂直后栅极工艺的方法 |
| CN108897945A (zh) * | 2018-06-26 | 2018-11-27 | 深港产学研基地 | 计算纳米线场效应晶体管沟道中等离子体波速度的方法 |
| CN109817721A (zh) * | 2019-02-03 | 2019-05-28 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该器件的电子设备 |
| JP2019087704A (ja) * | 2017-11-10 | 2019-06-06 | 富士通株式会社 | 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。 |
| WO2020227923A1 (zh) * | 2019-05-14 | 2020-11-19 | 中国科学院微电子研究所 | 纳米级晶体管及其制备方法 |
| CN112259608A (zh) * | 2020-09-28 | 2021-01-22 | 中国电子科技集团公司第五十五研究所 | 使用SiC基材料作为衬底的碳纳米管晶体管及其制备方法 |
| CN116435275A (zh) * | 2023-06-09 | 2023-07-14 | 粤芯半导体技术股份有限公司 | 半导体结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101542715A (zh) * | 2007-05-30 | 2009-09-23 | 日本优尼山帝斯电子股份有限公司 | 半导体装置 |
| US20100295023A1 (en) * | 2009-04-06 | 2010-11-25 | Purdue Research Foundation | Field effect transistor fabrication from carbon nanotubes |
| WO2012119053A1 (en) * | 2011-03-02 | 2012-09-07 | King Abdullah University Of Science And Technology | Cylindrical-shaped nanotube field effect transistor |
-
2013
- 2013-10-24 CN CN201310508655.5A patent/CN103531635B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101542715A (zh) * | 2007-05-30 | 2009-09-23 | 日本优尼山帝斯电子股份有限公司 | 半导体装置 |
| US20100295023A1 (en) * | 2009-04-06 | 2010-11-25 | Purdue Research Foundation | Field effect transistor fabrication from carbon nanotubes |
| WO2012119053A1 (en) * | 2011-03-02 | 2012-09-07 | King Abdullah University Of Science And Technology | Cylindrical-shaped nanotube field effect transistor |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157686B (zh) * | 2014-08-11 | 2017-02-15 | 北京大学 | 一种环栅场效应晶体管及其制备方法 |
| CN104157686A (zh) * | 2014-08-11 | 2014-11-19 | 北京大学 | 一种环栅场效应晶体管及其制备方法 |
| CN104201195B (zh) * | 2014-08-27 | 2017-02-15 | 北京大学 | 一种无结场效应晶体管及其制备方法 |
| CN108235786B (zh) * | 2015-06-22 | 2021-11-12 | 拉尔斯-埃里克·维尔纳松 | 垂直纳米线mosfet制造中的垂直后栅极工艺的方法 |
| CN108235786A (zh) * | 2015-06-22 | 2018-06-29 | 拉尔斯-埃里克·维尔纳松 | 垂直纳米线mosfet制造中的垂直后栅极工艺的方法 |
| CN106684137A (zh) * | 2016-12-02 | 2017-05-17 | 中国科学院物理研究所 | 一种三维环栅半导体场效应晶体管的制备方法 |
| JP2019087704A (ja) * | 2017-11-10 | 2019-06-06 | 富士通株式会社 | 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。 |
| CN108897945A (zh) * | 2018-06-26 | 2018-11-27 | 深港产学研基地 | 计算纳米线场效应晶体管沟道中等离子体波速度的方法 |
| CN108897945B (zh) * | 2018-06-26 | 2022-06-21 | 深港产学研基地 | 计算纳米线场效应晶体管沟道中等离子体波速度的方法 |
| CN109817721A (zh) * | 2019-02-03 | 2019-05-28 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该器件的电子设备 |
| CN109817721B (zh) * | 2019-02-03 | 2022-04-05 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该器件的电子设备 |
| WO2020227923A1 (zh) * | 2019-05-14 | 2020-11-19 | 中国科学院微电子研究所 | 纳米级晶体管及其制备方法 |
| CN112259608A (zh) * | 2020-09-28 | 2021-01-22 | 中国电子科技集团公司第五十五研究所 | 使用SiC基材料作为衬底的碳纳米管晶体管及其制备方法 |
| CN116435275A (zh) * | 2023-06-09 | 2023-07-14 | 粤芯半导体技术股份有限公司 | 半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103531635B (zh) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103531635B (zh) | 一种基于纳米线的立式环栅晶体管及其制备方法 | |
| US9257535B2 (en) | Gate-all-around metal-oxide-semiconductor transistors with gate oxides | |
| CN100495682C (zh) | 采用干法刻蚀技术实现rtd与hemt单片集成的方法 | |
| CN103137683B (zh) | 赝配高电子迁移率晶体管及其制作方法 | |
| KR102523769B1 (ko) | 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법 | |
| US11271109B2 (en) | Silicon metal-oxide-semiconductor field effect transistor (Si MOSFET) with a wide-bandgap III-V compound semiconductor group drain and method for fabricating the same | |
| CN1812123B (zh) | 应用金属氧化物半导体工艺的共振隧穿器件 | |
| CN102569399A (zh) | 源漏自对准的mos器件及其制作方法 | |
| CN107039511A (zh) | 外延再生长异质结构纳米线的横向隧道场效应晶体管 | |
| CN103633123A (zh) | 一种纳米线衬底结构及其制备方法 | |
| CN103022135B (zh) | 一种iii-v族半导体纳米线晶体管器件及其制作方法 | |
| CN104425269B (zh) | 鳍式场效应晶体管及其形成方法 | |
| JP2001189324A (ja) | 半導体装置 | |
| US11621346B2 (en) | Vertical metal oxide semiconductor field effect transistor (MOSFET) and a method of forming the same | |
| US11728389B2 (en) | Group III nitride device having an ohmic contact | |
| CN107546125B (zh) | 一种基于纳米线的高电子迁移率晶体管及其制作方法 | |
| CN105655256A (zh) | 一种自对准mosfet器件的制作方法 | |
| CN209766424U (zh) | 高开关比石墨烯异质结场效应管 | |
| CN102983172A (zh) | GaAs基垂直结构MOS器件及其制作方法 | |
| CN107919400B (zh) | 一种InSe晶体管及其制备方法 | |
| TW201314840A (zh) | 銻基場效電晶體之自對準閘極結構及其方法 | |
| CN106783613B (zh) | 一种iii-v族半导体moshemt器件及其制备方法 | |
| WO2019153724A1 (zh) | 一种FinFET器件及其制备方法 | |
| US11621340B2 (en) | Field-effect transistor structure and fabrication method | |
| US20220302256A1 (en) | A method for fabricating an asymmetric vertical nanowire mosfet and an asymmetric vertical nanowire mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160316 Termination date: 20211024 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |