TW201314840A - 銻基場效電晶體之自對準閘極結構及其方法 - Google Patents

銻基場效電晶體之自對準閘極結構及其方法 Download PDF

Info

Publication number
TW201314840A
TW201314840A TW100134500A TW100134500A TW201314840A TW 201314840 A TW201314840 A TW 201314840A TW 100134500 A TW100134500 A TW 100134500A TW 100134500 A TW100134500 A TW 100134500A TW 201314840 A TW201314840 A TW 201314840A
Authority
TW
Taiwan
Prior art keywords
layer
gate
germanium
epitaxial
patterned
Prior art date
Application number
TW100134500A
Other languages
English (en)
Inventor
Han-Chieh Ho
Heng-Kuang Lin
Original Assignee
Univ Nat Central
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Central filed Critical Univ Nat Central
Priority to TW100134500A priority Critical patent/TW201314840A/zh
Publication of TW201314840A publication Critical patent/TW201314840A/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在半導體材料中，III-V族半導體材料的高電子、電洞遷移率一直是其優勢，銻化物材料更是其中的佼佼者。因銻化物材料無法承受高溫製程(T>300℃)，故無法使用一般矽半導體工業之高溫熱擴散製程(T>1000℃)來降低元件寄生電阻，此發明提供多種非高溫製作自我對準閘極結構的方式，可保持銻化物半導體優越的載子傳輸能力且降低元件寄生電阻，對於製作低功率、高頻率之場效電晶體有其必要性。

Description

銻基場效電晶體之自對準閘極結構及其方法
本發明係關於一種半導體製造，特別係有關於一種自對準閘極之結構及其製造方法，其可應用於高效能及低功耗之銻基場效電晶體。
在積體電路中，大量的個別電路元件，例如CMOS、NMOS、PMOS場效電晶體元件，係形成於單一晶片區域上。基本上，這些積體電路元件的特徵尺寸會隨著每一新電路的引進而持續地減小，以提供改善速度與功率耗損方面之性能。藉由單位晶胞之尺寸的減小，經由切換速度的增加得以有效地改進信號處理之效能。而因為切換時間週期的減少，在將CMOS電晶體元件從邏輯低切換到邏輯高時所產生的瞬變電流則會明顯地減少。另一方面，場效電晶體之通道長度的縮小需要減少閘極介電層的厚度，以便得到閘極電極與通道區域之間的充分電容耦合，以便在控制電壓施加至閘極電極時，能適當地控制導電通道的形成。就高密度積體電路元件而言，其具有0.18μm或更小的通道長度與大約為2至5nm或更小厚度的閘極介電層。
近來，有大量的興趣於潛在的三五族電晶體材料以製作先進的邏輯應用。三五族之高速度及低功率互補式邏輯技術可以提升數位電路功能與維持額外世代的摩爾定律。當這些技術利用於混合式訊號電路時，於功率消耗方面也可以獲得顯著的減少。由於受吸引力的電子和電洞傳輸特性，由銻基化合物半導體材料製成的異質結構場效電晶體(HFETs)具有本質上的性能優勢，低的歐姆接觸電阻、以及此材料系統內獨特的能帶對齊(band-lineup)設計彈性。這些優點特別地可利用在需要高速操作及低功率耗損的應用中。銻基異質結構元件具有的高速度及低功率耗損優點，其可以提供需要這些應用的合用技術，其包括空間通訊、影像、感測、驗證、高資料速率傳輸、微型氣車、無線及其他可攜式系統。銻基異質結構之低直流功率耗損對於大尺寸主動式陣列空間雷達應用頗具吸引力，其特別是功率受限的情形。
此外，對於具有深次微米閘極長度之元件，源極與汲極寄生電阻成為一個嚴重的問題而降低了元件的效能，尤其是在高頻元件的應用上。在典型的矽技術中，自對準閘極最傳統與經常選擇的方法是利用離子佈植與熱退火製程，以減少寄生電阻對於元件效能的影響。然而，典型的自對準閘極技術需要製程溫度在1000℃以上以修補來自離子佈植製程所造成的損害。然而，銻基材料的化學活性比矽材料來得高，因此增加了元件/積體電路製造的困難度。舉例而言，若元件製程溫度大於300℃，銻基材料的品質，例如遷移率…等，很容易地被衰化。
基於上述，本發明提供一種自對準閘極之製造方法。其製程溫度低於300℃，可降低對於銻基材料的熱衝擊與化學反應，並達到降低元件源極與汲極寄生電阻的目的，以發揮銻基材料在高速度、低功率應用上的潛能。
本發明之目的在於提供一些與銻基材料相容之自對準閘極之形成方法。這些自對準閘極可用於傳統的銻基異質結構場效電晶體(HFETs)及銻基金屬-絕緣層-半導體結構場效電晶體(MISFETs)。
為了達到上述目的，本發明提供一銻基場效電晶體之結構，此結構包括一銻基磊晶層，其包含一緩衝層、一通道層與一閘極介電層，其中通道層形成於緩衝層之上，而閘極介電層形成於通道層之上。一閘極金屬層，形成於閘極介電層之上。一間隙壁，形成於閘極介電層之上。一保護層，形成於閘極金屬層之上，其中閘極金屬層、間隙壁與保護層構成一自對準閘極。
上述結構更包括一圖案化磊晶層與一圖案化歐姆金屬層，形成於銻基磊晶層之上，鄰接間隙壁之側壁；更包括一第二磊晶層形成於自對準閘極區域之外的銻基磊晶層之上，與一圖案化歐姆金屬層形成於第二磊晶層之上並鄰接間隙壁之側壁。
本發明亦提供另一種銻基場效電晶體之結構，此結構包括上述之銻基磊晶層結構。一閘極金屬層，形成於閘極介電層之上。一第二介電層，形成於閘極金屬層之上，其中閘極金屬層與第二介電層構成一自對準閘極，其中自對準閘極具有與通道層及閘極介電層相同之區域。
上述結構更包括一間隙壁形成於自對準閘極之側壁之上，與一圖案化磊晶層與一圖案化歐姆金屬層形成於銻基磊晶層之上，鄰接間隙壁之側壁。
為了達到上述目的，本發明也提供幾種銻基場效電晶體之形成方法。首先，形成一圖案化第一光阻層於上述之銻基磊晶層之上以形成一開口。然後，形成一第二介電層以覆蓋圖案化第一光阻之上表面及側壁與開口之下的銻基磊晶層之上表面。接下來，選擇性地移除第二介電層以形成一間隙壁於圖案化第一光阻層之側壁上。之後，形成一金屬材料層於圖案化第一光阻層與間隙壁之上，以覆蓋圖案化第一光阻層並填入開口。然後，選擇性地移除金屬材料層以形成一閘極金屬層於銻基磊晶層之上，並連接間隙壁之側壁。接著，形成一第三介電層於圖案化第一光阻層、間隙壁與閘極金屬層之上。之後，選擇性地移除第三介電層以形成一閘極保護層於閘極金屬層之上。然後，移除圖案化第一光阻層以形成一自對準閘極。
上述方法更包括成長一第二磊晶材料以形成一第二磊晶層於銻基磊晶層與自對準閘極之上，形成一第二金屬層於第二磊晶層之上。然後，選擇性地移除第二磊晶層與第二金屬層以形成一圖案化第二磊晶層與一圖案化第二金屬層，並鄰接間隙壁之側壁，以暴露間隙壁之上表面及上側壁部分。
上述方法更包括選擇性地移除銻基磊晶層以暴露閘極介電層與通道層之側壁。接著，形成一第二磊晶層於自對準閘極區域之外的銻基磊晶層之上，以覆蓋閘極介電層與通道層。然後，形成一第二金屬層於第二磊晶層與自對準閘極之上。之後，選擇性地移除第二金屬層以形成一圖案化歐姆金屬層於第二磊晶層之上。
在另一種種銻基場效電晶體之形成方法中，包括：首先，形成一金屬層於上述銻基磊晶層之上。接著，形成一第一介電層於金屬層之上。然後，移除除了閘極區域之外的第一介電層、金屬層與銻基磊晶層，以形成一閘極結構並暴露通道層。
上述方法更包括形成一第二介電層於閘極結構與通道層層之上。接下來，選擇性地移除第二介電層以形成一間隙壁於閘極結構、閘極介電層與通道層之邊上。然後，成長一第二磊晶材料以形成一第二磊晶層於通道層與自對準閘極之上，形成一第二金屬層於第二磊晶層之上。之後，選擇性地移除第二磊晶層與第二金屬層以形成一圖案化第二磊晶層與一圖案化第二金屬層，並鄰接間隙壁之側壁，以暴露間隙壁之上表面及上側壁部分。
參考第一圖A與第一圖B，其顯示根據本發明之銻基磊晶層結構，用於空乏型(Depletion mode)或增強型(Enhancement mode)模態金屬絕緣半導體場效電晶體元件(MISFET)。第一圖A與第一圖B之二種層結構可以分別應用於傳統的銻基異質結構場效電晶體(HFETs)及銻基金屬絕緣半導體場效電晶體MISFETs。在第一圖A與第一圖B中，其顯示一D模態MISFET之具有四層之銻基磊晶層結構100，其中此三層結構包括第一磊晶層、第二磊晶層及第三磊晶層，第一磊晶層之構成材料為銻化鋁鎵銦(AlGaInSb)之組合以作為緩衝層，第二磊晶層之構成材料101為銻化銦鎵(InGaSb)或銻化銦砷(InAsSb)之組合，形成於緩衝層之上以作為通道層，第三磊晶層之構成材料分別為蕭基位障層或高介電常數介電層以作為閘極介電層。一n-或p-調變摻雜層101b形成於緩衝層之中，於通道之下的一特定深度。n-或p-調變摻雜層101b之深度的大小端視元件特性的需要而調整。在E模態MISFET中，無n-或p-調變摻雜形成於緩衝層之中。此外，不論是D模態或是E模態中，通道層可以藉由銻化銦鎵(InxGa1-xSb)或銻化銦砷(InAsxSb1-x)而組成，其中x=0.1~1.0。銦鎵銻(InGaSb)或銦砷銻(InAsSb)通道層同時具有優異的電子與電洞遷移率。緩衝層可以藉由鋁鎵銦銻(AlxGayInzSb)而組成，其中x+y+z=1.0。此外，此三層結構可以形成於一基底之上，此基底之材料包括矽、磷化銦(InP)或砷化鎵(GaAs)。
本發明提供三種與銻材料相容之自對準閘極之形成方法。這些自對準閘極可同時用於銻基(HFETs)及MISFETs。銻基場效電晶體之自對準閘極之製作方法將於底下伴隨圖示說明之。
首先，一光阻102，形成於一銻基磊晶層結構100之上，然後，係藉由一微影製程以定義一閘極區域104，如第二圖所示。接著形成(沉積)另一介電層105，例如氧化矽(SiOx)，以覆蓋光阻102之上表面及側壁及開口104下的銻基磊晶層結構100之上表面，如第三圖所示。接下來，藉由一乾式蝕刻製程以選擇性的移除介電層105之後，一間隙壁106形成於光阻102之側壁之上，如第四圖所示。間隙壁106之厚度約略等於圖案化光阻102之厚度。然後，金屬材料層107形成(沉積)於圖案化光阻102與間隙壁106之上，以覆蓋圖案化光阻102與間隙壁106，並填入此開口，如第五圖所示。
類似地，藉由一乾式蝕刻製程以選擇性的移除金屬材料層107之後，一閘極金屬(金屬閘極)層108形成於銻基磊晶層結構100之上，而連接間隙壁106之兩個側壁，如第六圖所示。閘極金屬層108之厚度小於間隙壁106之厚度，因此產生了一凹區於閘極金屬層108之上。之後，一流動性良好的光阻109，例如苯環丁烯(Benezocy-clobutene：BCB)，形成(塗佈)/覆蓋於光阻102、間隙壁106與閘極金屬層108之上，並填入此凹區，如第七圖所示。藉由一乾式蝕刻製程以選擇性的移除109之後，其蝕刻截止於光阻102之上以形成一閘極保護層110(覆蓋)於閘極金屬層108之上，使得閘極保護層110與光阻102具有相同的高度，如第八圖所示。閘極金屬層108加上閘極保護層110之厚度約略等於間隙壁106之厚度。接下來，藉由一剝離製程以移除光阻102，以形成一自對準閘極於銻基磊晶層結構之上，如第九圖所示。
接下來，執行一磊晶材料成長之製程以形成一高參雜低阻值磊晶層111於銻基磊晶層結構100與自對準閘極之上，然後沉積一金屬層112於磊晶層111之上以作為歐姆接觸，如第十圖所示。一光阻層113塗佈於金屬層112之上，如第十一圖所示。接下來，薄化光阻層113以減低其厚度至閘極頂部之下，以暴露金屬層112之上表面與金屬層112之部分側壁，形成一薄化的光阻層114，如第十二圖所示。最後，薄化的光阻層114所暴露的成長的磊晶層111及歐姆金屬層112，經由選擇性地移除位於閘極之部分側壁及上表面之部分，以形成一圖案化(L形)成長磊晶層115及一圖案化(L形)歐姆金屬層116，接著移除剩餘的光阻114，如第十三圖所示。第十三圖之結構適用於傳統的銻基異質結構場效電晶體(HFETs)。
接下來，根據本發明之另一實施例，製作另一種自對準閘極之流程與其相關的銻基場效電晶體之元件結構將於底下敘述。根據第九圖，選擇性地移除銻基磊晶層結構100，例如藉由一選擇性蝕刻製程以移除部分的閘極介電層及通道層，蝕刻截止於通道層之下表面，結果暴露通道層及閘極介電層之側壁，如第十四圖所示。在此製程中，移除自對準閘極區域之外的銻基磊晶層結構100直到通道層移除，以形成銻基磊晶層結構100a，如第十四圖所示。在此實施例中，通道層101a、閘極介電層與通道層具有與自對準閘極相同的區域(長度)。然後，一高參雜低阻值磊晶材料，選擇性地成長於接觸區域，以形成一磊晶層120於除了自對準閘極區域之外的銻基磊晶層結構100a之上，閘極介電層、通道層101a及間隙壁106之側壁，如第十五圖所示。之後，一金屬層121形成(沉積)於磊晶層120與自對準閘極之上以利於歐姆接觸，如第十六圖所示。
接下來，一光阻層122塗佈於金屬層121之上，如第十七圖所示。然後，薄化光阻層122以減低其厚度至閘極之上表面之下，以暴露金屬層121之上表面及金屬層121之部分側壁，結果形成一薄化光阻層123，如第十八圖所示。最後，藉由一蝕刻製程，歐姆金屬層121選擇性地被移除位於閘極之上表面與部分側壁之部分，以形成一圖案化歐姆金屬層124於磊晶層120之上與間隙壁106之兩側壁之旁，並暴露間隙壁106之上側壁，然後移除剩餘的光阻，如第十九圖所示。在本實施例中，第十九圖之結構可適用於傳統的銻基異質結構場效電晶體(HFETs)與銻基金屬-絕緣層-半導體結構場效電晶體MISFETs。
此外，根據本發明之又一實施例，提供製作一種自對準閘極之流程與其相關的銻基場效電晶體之元件結構。首先，一金屬層130形成於銻基磊晶層結構100之上，然後一介電層131，例如氮化矽(SiNx)或氧化矽(SiOx)，形成於金屬層130之上，如第二十圖所示。接下來，一圖案化光阻圖案132形成於介電層131之上以定義一閘極區域，如第二十一圖所示。然後，執行一乾式蝕刻製程，以蝕刻除了閘極區域之外的介電層131、金屬層130與銻基磊晶層結構100，蝕刻截止於通道層101，以形成閘極結構於銻基磊晶層結構100b之上，第二十二圖所示。在此步驟中，通道層101係暴露以作為與銻基磊晶層結構100b之上面部分的其他層之接觸區域。閘極結構包含一圖案化介電層134與一閘極金屬層133形成於通道層101之上，其中圖案化介電層與閘極金屬層具有與通道層及閘極介電層相同之區域。然後，另一介電層135，例如氮化矽(SiNx)或氧化矽(SiOx)，共形地形成(沉積)於閘極結構與通道層101之上，如第二十三圖所示。藉由一乾式蝕刻製程以選擇性的移除閘極結構與通道層101之上的介電層135，以形成一側壁間隙壁136於閘極、閘極介電層與通道層之側邊之上，結果形成另一新型態的自對準閘極，如第二十四圖所示。
接下來，成長一高參雜低阻值磊晶材料於銻基磊晶層結構100b(通道層101)與自對準閘極之上，以形成一磊晶層137，然後，沉積一金屬層138於磊晶層137之上以作為歐姆接觸，如第二十五圖所示。之後，一光阻層139塗佈於金屬層138之上，如第二十六圖所示。接下來，例如利用一光阻剝離溶劑以薄化光阻層139以減低其厚度至閘極上表面之下，以暴露金屬層138之上表面及金屬層138之部分側壁，結果形成一薄化的光阻層140，如第二十七圖所示。最後，於閘極之上表面與部分側壁選擇性地移除成長的磊晶層137與歐姆金屬層138，以形成一圖案化磊晶層141與一圖案化歐姆金屬層142，位於(連接)間隙壁106之下側壁部分的旁側，結果暴露間隙壁136之上表面與上側壁部分，如第二十八圖所示。然後，移除剩餘的光阻，如第二十八圖所示。第二十八圖之結構可以適用於傳統的銻基異質結構場效電晶體(HFETs)與銻基金屬-絕緣層-半導體結構場效電晶體MISFETs。
根據上面的敘述，總結本發明之優點包括：
1.　自我對準閘極之製程可以降低FETs中的源極與汲極寄生電阻，並提升元件高頻效能。
2.　自我對準閘極及其相關的元件之製程中無需離子佈值與高溫熱退火製程(>1000℃)，因此不容易損害銻基材料。
3.　整體的製程溫度低於300℃，以避免銻基材料之衰化。
100、100a、100b．．．銻基磊晶層結構
101、101a．．．通道層
101b．．．n-或p-調變摻雜層
105、131、134、135．．．介電層
104．．．開口
106．．．間隙壁
108、133．．．閘極金屬層
110．．．閘極保護層
111、115、120、137、141．．．磊晶層
107、112、121、130、138．．．金屬層
102、109、113、114、122、123、132、139、140．．．光阻層
116、124、142．．．圖案化歐姆金屬層
上述元件，以及本發明其他特徵與優點，藉由閱讀實施方式之內容及其圖式後，將更為明顯：
第一A與第一圖B顯示根據本發明之用於金屬絕緣半導體或金屬半導體場效電晶體之銻基磊晶層結構。
第二圖顯示根據本發明之第一光阻形成於銻基磊晶層結構之上。
第三圖顯示根據本發明之另一介電層形成於銻基磊晶層結構與第一光阻之上。
第四圖顯示根據本發明之一間隙壁形成於圖案化第一光阻之側壁上。
第五圖顯示根據本發明之一金屬材料層形成於圖案化第一光阻與間隙壁之上。
第六圖顯示根據本發明之閘極金屬層形成於銻基磊晶層結構之上，並連接間隙壁之側壁。
第七圖顯示根據本發明之一第三介電層形成於圖案化第一光阻、間隙壁與閘極金屬層之上。
第八圖顯示根據本發明之一閘極保護層形成於閘極金屬層之上。
第九圖顯示根據本發明之一自對準閘極形成於銻基磊晶層之上。
第十圖顯示根據本發明之一磊晶層與一金屬層形成於銻基磊晶層結構之上。
第十一圖顯示根據本發明之一光阻層塗佈於金屬層之上。
第十二圖顯示根據本發明之形成一薄化的光阻層於金屬層之上。
第十三圖顯示根據本發明之形成一圖案化磊晶層與一圖案化歐姆金屬層於間隙壁之下側邊部分以及於銻基磊晶層之上。
第十四圖顯示根據本發明之選擇性地移除銻基磊晶層結構。
第十五圖顯示根據本發明之選擇性成長一磊晶層於自對準閘極區域之外的銻基磊晶層結構之上。
第十六圖顯示根據本發明之形成一金屬層於磊晶層與自對準閘極之上。
第十七圖顯示根據本發明之形成一光阻層於金屬層之上。
第十八圖顯示根據本發明之形成一薄化的光阻層於金屬層之上。
第十九圖顯示根據本發明之形成一圖案化歐姆金屬層於磊晶層之上，並鄰接間隙壁之側壁。
第二十圖顯示根據本發明之形成一金屬層與一介電層於銻基磊晶層之上。
第二十一圖顯示根據本發明之形成一圖案化光阻層於介電層之上以定義一閘極區域。
第二十二圖顯示根據本發明之形成一閘極結構於銻基磊晶層結構之上。
第二十三圖顯示根據本發明之形成另一介電層於閘極結構與通道層結構之上。
第二十四圖顯示根據本發明之形成一側壁間隙壁於閘極結構、閘極介電層與通道層之上。
第二十五圖顯示根據本發明之形成一磊晶層與一金屬層於銻基磊晶層結構與自對準閘極之上。
第二十六圖顯示根據本發明之形成一光阻層於金屬層之上。
第二十七圖顯示根據本發明之形成一薄化的光阻層於金屬層之上。
第二十八圖顯示根據本發明之形成一圖案化磊晶層與一圖案化歐姆金屬層於間隙壁之下側邊部分以及於銻基磊晶層之上。
100．．．銻基磊晶層結構
101．．．通道層
106．．．間隙壁
108．．．閘極金屬層
110．．．閘極保護層
115．．．磊晶層
116．．．圖案化歐姆金屬層

Claims (10)

  1. 一種銻基場效電晶體之結構，包括：一銻基磊晶層，其包含一緩衝層、一通道層與一閘極介電層，其中該通道層形成於該緩衝層之上，而該閘極介電層形成於該通道層之上；一閘極金屬層，形成於該閘極介電層之上；一間隙壁，形成於該閘極介電層之上；一保護層，形成於該閘極金屬層之上，其中該閘極金屬層、該間隙壁與該保護層構成一自對準閘極。
  2. 如請求項1所述之銻基場效電晶體之結構，更包括一圖案化磊晶層與一圖案化歐姆金屬層，形成於該銻基磊晶層之上，鄰接該間隙壁之側壁。
  3. 如請求項1所述之銻基場效電晶體之結構，更包括一第二磊晶層形成於該自對準閘極區域之外的該銻基磊晶層之上，與一圖案化歐姆金屬層形成於該第二磊晶層之上並鄰接該間隙壁之側壁。
  4. 一種銻基場效電晶體之結構，包括：一銻基磊晶層，其包含一緩衝層、一通道層與一閘極介電層，其中該通道層形成於該緩衝層之上，而該閘極介電層形成於該通道層之上；一閘極金屬層，形成於該閘極介電層之上；一第二介電層，形成於該閘極金屬層之上，其中該閘極金屬層與該第二介電層構成一自對準閘極，其中該自對準閘極具有與該通道層及該閘極介電層相同之區域。
  5. 如請求項4所述之銻基場效電晶體之結構，更包括一間隙壁形成於該自對準閘極之側壁之上，與一圖案化磊晶層與一圖案化歐姆金屬層形成於該銻基磊晶層之上，鄰接該間隙壁之側壁。
  6. 一種銻基場效電晶體之形成方法，包括：形成一圖案化第一光阻層於一銻基磊晶層之上以形成一開口，其中該銻基磊晶層包含一緩衝層、一通道層與一閘極介電層，其中該通道層形成於該緩衝層之上，而該閘極介電層形成於該通道層之上；形成一第二介電層以覆蓋該圖案化第一光阻層之上表面及側壁與該開口之下的該銻基磊晶層之上表面；選擇性地移除該第二介電層以形成一間隙壁於該圖案化第一光阻層之側壁上；形成一金屬材料層於該圖案化第一光阻層與該間隙壁之上，以覆蓋該圖案化第一光阻層並填入該開口；選擇性地移除該金屬材料層以形成一閘極金屬層於該銻基磊晶層之上，並連接該間隙壁之側壁；形成一第三介電層於該圖案化第一光阻層、該間隙壁與該閘極金屬層之上；選擇性地移除該第三介電層以形成一閘極保護層於該閘極金屬層之上；以及移除該圖案化第一光阻層以形成一自對準閘極。
  7. 如請求項6所述之銻基場效電晶體之形成方法，更包括成長一第二磊晶材料以形成一第二磊晶層於該銻基磊晶層與該自對準閘極之上，形成一第二金屬層於該第二磊晶層之上；以及選擇性地移除該第二磊晶層與該第二金屬層以形成一圖案化第二磊晶層與一圖案化第二金屬層，並鄰接該間隙壁之側壁，以暴露該間隙壁之上表面及上側壁部分。
  8. 如請求項6所述之銻基場效電晶體之形成方法，更包括選擇性地移除該銻基磊晶層以暴露該閘極介電層與該通道層之側壁；形成一第二磊晶層於該自對準閘極區域之外的該銻基磊晶層之上，以覆蓋該閘極介電層與該通道層；形成一第二金屬層於該第二磊晶層與該自對準閘極之上；以及選擇性地移除該第二金屬層以形成一圖案化歐姆金屬層於該第二磊晶層之上。
  9. 一種銻基場效電晶體之形成方法，包括：形成一金屬層於一銻基磊晶層之上，其中該銻基磊晶層包含一緩衝層、一通道層與一閘極介電層，其中該通道層形成於該緩衝層之上，而該閘極介電層形成於該通道層之上；形成一第一介電層於該金屬層之上；以及移除除了閘極區域之外的該第一介電層、該金屬層與該銻基磊晶層，以形成一閘極結構並暴露該通道層。
  10. 如請求項9所述之銻基場效電晶體之形成方法，更包括形成一第二介電層於該閘極結構與該通道層之上；選擇性地移除該第二介電層以形成一間隙壁於該閘極結構、該閘極介電層與該通道層之邊上；成長一第二磊晶材料以形成一第二磊晶層於該通道層與該自對準閘極之上，形成一第二金屬層於該第二磊晶層之上；以及選擇性地移除該第二磊晶層與該第二金屬層以形成一圖案化第二磊晶層與一圖案化第二金屬層，並鄰接該間隙壁之側壁，以暴露該間隙壁之上表面及上側壁部分。
TW100134500A 2011-09-23 2011-09-23 銻基場效電晶體之自對準閘極結構及其方法 TW201314840A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100134500A TW201314840A (zh) 2011-09-23 2011-09-23 銻基場效電晶體之自對準閘極結構及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100134500A TW201314840A (zh) 2011-09-23 2011-09-23 銻基場效電晶體之自對準閘極結構及其方法

Publications (1)

Publication Number Publication Date
TW201314840A true TW201314840A (zh) 2013-04-01

Family

ID=48802622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134500A TW201314840A (zh) 2011-09-23 2011-09-23 銻基場效電晶體之自對準閘極結構及其方法

Country Status (1)

Country Link
TW (1) TW201314840A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450099B1 (en) 2015-06-18 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of semiconductor device structure
TWI575662B (zh) * 2015-06-15 2017-03-21 台灣積體電路製造股份有限公司 半導體裝置結構與其形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575662B (zh) * 2015-06-15 2017-03-21 台灣積體電路製造股份有限公司 半導體裝置結構與其形成方法
US9614089B2 (en) 2015-06-15 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10032916B2 (en) 2015-06-15 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of semiconductor device structure with gate stack
US10483398B2 (en) 2015-06-15 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with gate stack
US10811538B2 (en) 2015-06-15 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with gate stack
US11515422B2 (en) 2015-06-15 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with gate stack
US9450099B1 (en) 2015-06-18 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of semiconductor device structure
US9812549B2 (en) 2015-06-18 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of semiconductor device structure

Similar Documents

Publication Publication Date Title
US11031297B2 (en) Multiple gate length vertical field-effect-transistors
CN101076924B (zh) 在soi晶片中包括凹陷的源/漏区的半导体制造工艺
US9153657B2 (en) Semiconductor devices comprising a fin
US6977419B2 (en) MOSFETs including a dielectric plug to suppress short-channel effects
KR100892788B1 (ko) 다마신 이중 게이트형 트랜지스터 및 관련 제조 방법
US10043878B2 (en) Vertical field-effect-transistors having multiple threshold voltages
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
US8940591B2 (en) Embedded silicon germanium N-type filed effect transistor for reduced floating body effect
US11322408B2 (en) Forming shallow trench isolation regions for nanosheet field-effect transistor devices using sacrificial epitaxial layer
US20120261744A1 (en) Microelectronic device structure and manufacturing method thereof
WO2017035780A1 (zh) 隧穿场效应晶体管及其制备方法
US8685817B1 (en) Metal gate structures for CMOS transistor devices having reduced parasitic capacitance
US9460957B2 (en) Method and structure for nitrogen-doped shallow-trench isolation dielectric
CN104810405B (zh) 一种隧穿场效应晶体管及制备方法
US20120292663A1 (en) Structure and Method for Monolithically Fabrication Sb-Based E/D Mode MISFETs
TW201314840A (zh) 銻基場效電晶體之自對準閘極結構及其方法
US11201246B2 (en) Field-effect transistor structure and fabrication method
US11183587B2 (en) Bipolar junction transistor (BJT) comprising a multilayer base dielectric film
US20130075822A1 (en) Structures and methods of self-aligned gate for sb-based fets
US9515165B1 (en) III-V field effect transistor (FET) with reduced short channel leakage, integrated circuit (IC) chip and method of manufacture
WO2016168995A1 (zh) 隧穿晶体管及隧穿晶体管的制造方法