CN108389896B - 一种有效抑制双极性电流的双栅隧穿场效应晶体管 - Google Patents
一种有效抑制双极性电流的双栅隧穿场效应晶体管 Download PDFInfo
- Publication number
- CN108389896B CN108389896B CN201810058240.5A CN201810058240A CN108389896B CN 108389896 B CN108389896 B CN 108389896B CN 201810058240 A CN201810058240 A CN 201810058240A CN 108389896 B CN108389896 B CN 108389896B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- channel region
- drain region
- drain
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 58
- 230000005669 field effect Effects 0.000 title claims abstract description 45
- 230000000452 restraining effect Effects 0.000 title description 2
- 230000036961 partial effect Effects 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 230000002401 inhibitory effect Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000002829 reductive effect Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种有效抑制双极性电流的双栅隧穿场效应晶体管，属于半导体器件技术领域。本发明提供的双栅隧穿场效应晶体管中，第一沟道区氧化层覆盖沟道区上表面部分区域，第二沟道区氧化层覆盖沟道区下表面部分区域，第一漏区氧化层覆盖在沟道区中未被第一沟道区氧化层覆盖的沟道区上表面和部分漏区上表面，第二漏区氧化层覆盖在沟道区中未被第二沟道区氧化层覆盖的沟道区下表面和部分漏区下表面，且第一漏区氧化层的厚度大于第一沟道区氧化层，第二漏区氧化层的厚度大于第二沟道区氧化层。该双栅隧穿场效应晶体管在不影响器件的开态电流的前提下，有效地抑制了器件的双极性电流，保证器件具有较好的开关特性，可应用于大规模集成电路中。
Description
技术领域
本发明属于半导体器件技术领域，涉及一种双栅隧穿场效应晶体管，具体涉及一种能够有效抑制双极性电流的双栅隧穿场效应晶体管。
背景技术
随着微电子工艺的进步，器件的特征尺寸越来越小，对功耗的要求也越来越高。但是目前，电路中普遍采用的MOS晶体管由于漂移扩散的物理机制的限制，其亚阈值摆幅在常温下始终不能低于60mV/dec，无法随着器件的小型化而同步减小，漏致势垒降低、带带隧穿等效应会使得器件的关态泄露电流不断增大，增加了器件的功耗。
为了降低器件的功耗，研发具有超陡峭亚阈值斜率的器件结构已成为研究工作者的关注焦点。隧穿场效应晶体管(TFET)不同于传统的MOSFET，其源漏掺杂类型相反，利用栅极控制反向偏置的PIN结的带带隧穿实现导通，克服了传统MOSFET亚阈值斜率60mV/dec的限制，有效减小了器件的功耗。
目前，双栅隧穿场效应晶体管的结构如图2所示，其泄漏电流比较大，存在双极性问题，特别是在短沟道的情况下，泄漏电流恶化严重。对于N型双栅TFET，当器件处于关态时，随着栅电压的减小，漏极电流也逐渐增大，严重影响了器件的关断特性。这主要是因为当栅源电压小于0时，沟道区和漏区之间也会发生带带隧穿，且带带隧穿几率随着栅电压的减小而增大，最终导致漏极电流很大，影响器件的关断特性。
发明内容
本发明针对背景技术存在的缺陷，提出了一种有效抑制双极性电流的双栅隧穿场效应晶体管。本发明隧穿场效应晶体管在不影响器件的正向导通电流的前提下，有效抑制了器件的双极性电流，保证器件具有较好的开关特性，可应用于大规模集成电路中。
本发明的技术方案如下：
一种有效抑制双极性电流的双栅隧穿场效应晶体管，包括源区110、沟道区111、漏区112、第一沟道区氧化层113、第二沟道区氧化层115、第一漏区氧化层114、第二漏区氧化层116、顶部栅电极117、底部栅电极118、源电极119和漏电极120，所述第一沟道区氧化层覆盖沟道区上表面部分区域，第二沟道区氧化层覆盖沟道区下表面部分区域，第一漏区氧化层覆盖在沟道区中未被第一沟道区氧化层覆盖的沟道区上表面部分和部分漏区上表面，第二漏区氧化层覆盖在沟道区中未被第二沟道区氧化层覆盖的沟道区下表面部分和部分漏区下表面，第一漏区氧化层114的厚度比第一沟道区氧化层113的厚度厚，第二漏区氧化层116的厚度比第二沟道区氧化层115的厚度厚。
进一步地，上述双栅隧穿场效应晶体管，对于N型双栅隧穿场效应晶体管，源区为P型重掺杂，漏区为N型重掺杂，沟道区为N型轻掺杂；对于P型双栅隧穿场效应晶体管，源区为N型重掺杂，漏区为P型重掺杂，沟道区为P型轻掺杂。
进一步地，所述第一沟道区氧化层113的左边界与沟道区111的左边界重合，第二沟道区氧化层115的左边界与沟道区111的左边界重合；所述第一沟道区氧化层113和第二沟道区氧化层115的右边界与沟道区111的右边界之间的距离D满足：0＜D＜沟道区长度的一半。
进一步地，所述第一沟道区氧化层113的右边界与第一漏区氧化层114的左边界重合，第二沟道区氧化层115的右边界与第二漏区氧化层116的左边界重合。第一漏区氧化层114和第二漏区氧化层116的右边界与漏区112的左边界之间的距离L满足：0＜L＜漏区的长度。
进一步地，所述第一沟道区氧化层113、第二沟道区氧化层115、第一漏区氧化层114和第二漏区氧化层116的材料为二氧化硅或其它介电材料。
本发明的工作原理如下：
本发明提供的双栅隧穿场效应晶体管中，第一沟道区氧化层覆盖沟道区上表面部分区域，第二沟道区氧化层覆盖沟道区下表面部分区域，第一漏区氧化层覆盖在沟道区中未被第一沟道区氧化层覆盖的沟道区上表面部分和部分漏区上表面，第二漏区氧化层覆盖在沟道区中未被第二沟道区氧化层覆盖的沟道区下表面部分和部分漏区下表面，且第一漏区氧化层的厚度大于第一沟道区氧化层，第二漏区氧化层的厚度大于第二沟道区氧化层。当沟道区氧化层厚度及其它器件参数确定时，漏区氧化层厚度有一个最优厚度，这一最优厚度可以通过器件仿真软件得到，当漏区氧化层厚度为最优厚度，器件处于关态时，隧穿发生在沟道区和漏区界面附近时，该晶体管结构能改变器件的能带分布，使得能带在沟道和漏区界面附近的变化率减小(如图4所示)，沟道区和漏区界面附近的电场降低(如图5所示)，增大了器件的最小隧穿长度，减小了隧穿几率，使得隧穿较难发生，从而降低漏极电流，有效抑制了器件的双极性电流，改善了器件的开关特性，降低了器件的静态功耗。
本发明的有益效果为：
本发明提供的双栅隧穿场效应晶体管在不影响器件的开态电流的前提下，有效地抑制了器件的双极性电流，保证器件具有较好的开关特性，可应用于大规模集成电路中。当器件处于关态时，器件的漏极电流被有效地抑制掉了，从而降低了器件的静态功耗，使器件具有很好的关断特性；而当器件处于开态时，器件的漏极电流与传统的双栅TFET相同。
附图说明
图1为本发明提供的一种有效抑制双极性电流的双栅隧穿场效应晶体管的结构示意图；
图2为背景技术中双栅隧穿场效应晶体管的结构示意图；
图3为本发明实施例与背景技术中的双栅隧穿场效应晶体管工作时产生的转移特性对比曲线；
图4为本发明实施例与背景技术中的双栅隧穿场效应晶体管在Vgs＝-1.5V、漏极电压为1V时，沿着剖线方向(距离沟道区和氧化层界面下方1nm处，即图1和图2中虚线)的导带和价带的能带分布对比图；
图5为本发明实施例与背景技术中的双栅隧穿场效应晶体管在Vgs＝-1.5V、漏极电压为1V时，沿着剖线方向(距离沟道区和氧化层界面下方1nm处，即图1和图2中虚线)的电场分布对比图。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
如图1所示，为本发明提供的一种有效抑制双极性电流的双栅隧穿场效应晶体管的结构示意图。包括源区110、沟道区111、漏区112、第一沟道区氧化层113、第二沟道区氧化层115、第一漏区氧化层114、第二漏区氧化层116、顶部栅电极117、底部栅电极118、源电极119和漏电极120，所述第一沟道区氧化层覆盖沟道区上表面部分区域，第二沟道区氧化层覆盖沟道区下表面部分区域，第一漏区氧化层覆盖在沟道区中未被第一沟道区氧化层覆盖的沟道区上表面部分和部分漏区上表面，第二漏区氧化层覆盖在沟道区中未被第二沟道区氧化层覆盖的沟道区下表面部分和部分漏区下表面；所述第一漏区氧化层的厚度大于第一沟道区氧化层，第二漏区氧化层的厚度大于第二沟道区氧化层；第一沟道区氧化层和第一漏区氧化层上方覆盖顶部栅电极，第二沟道区氧化层和第二漏区氧化层下方覆盖底部栅电极，源电极与源区相连，漏电极与漏区相连。
进一步地，所述第一沟道区氧化层113、第二沟道区氧化层115、第一漏区氧化层114和第二漏区氧化层116的材料为二氧化硅或其它介电材料，其余区域为硅材料。
实施例
一种有效抑制双极性电流的双栅隧穿场效应晶体管，结构如图1所示。其中，源区、沟道区和漏区材料均为硅，沟道区111采用N型磷掺杂，浓度为1E15cm-3；源区110采用P型硼掺杂，浓度为1E20cm-3；漏区112采用N型磷掺杂，浓度为1E19cm-3；沟道区长度为50nm，源区和漏区长度均为60nm，沟道区、源区和漏区的厚度均为10nm，第一沟道区氧化层113、第二沟道区氧化层115、第一漏区氧化层114和第二漏区氧化层116均采用二氧化硅(SiO2)作为介电材料，第一和第二沟道区氧化层厚度1nm，第一和第二漏区氧化层厚度6nm，第一和第二沟道区氧化层的右边界距离沟道区和漏区交界面5nm，第一和第二漏区氧化层右边界距离沟道区和漏区交界面10nm，第一沟道区氧化层和第二沟道区氧化层长度均为45nm，第一漏区氧化层和第二漏区氧化层长度均为15nm，第一沟道区氧化层和第一漏区氧化层上方覆盖顶部栅电极117，第二沟道区氧化层和第二漏区氧化层下方覆盖底部栅电极118，源区左侧连接源电极119，漏区右侧连接漏电极120。
如图2所示，为背景技术中双栅隧穿场效应晶体管的结构示意图，与本发明的器件作为对比。包括源区110、沟道区111、漏区112、第一沟道区氧化层113、第二沟道区氧化层115、顶部栅电极117、底部栅电极118、源电极119和漏电极120，源区、沟道区和漏区材料均为硅，其中，第一沟道区氧化层113位于沟道区顶部、且完全覆盖沟道区，第二沟道区氧化层115位于沟道区底部、且完全覆盖沟道区。其中，沟道区采用N型磷掺杂，浓度为1E15cm-3；源区采用P型硼掺杂，浓度为1E20cm-3；所述漏区采用N型磷掺杂，浓度为1E19cm-3；沟道区长度为50nm，源区和漏区长度均为60nm，沟道区、源区和漏区的厚度均为10nm，第一和第二沟道区氧化层采用二氧化硅(SiO2)作为介电材料，厚度均为1nm，第一沟道区氧化层上方覆盖顶部栅电极117，第二沟道区氧化层下方覆盖底部栅电极118，源区左侧连接源电极119，漏区右侧连接漏电极120。
图3为本发明实施例与背景技术中的双栅隧穿场效应晶体管工作时产生的转移特性对比曲线，此时漏极电压为1V，源极电压为0V，漏极电流随着栅极电压的变化而变化；图3表明，采用本发明结构的隧穿场效应晶体管，器件的双极性漏极电流得到了有效的抑制。本发明实施例隧穿场效应晶体管应用前后的转移特性曲线显示，当栅电压较低(Vgs＝-1V)时，如图中箭头所示，其漏电极(120)的电流下降了6个数量级，表明漏区氧化层的存在有效抑制了器件的双极性电流，降低了关态时的漏极电流。而当Vgs>0.5V时，可以看出，实施例和背景技术的器件具有相同的漏极电流和亚阈斜率，即本发明实施例实现了在不影响隧穿场效应晶体管开态电流和亚阈斜率的前提下，有效抑制了器件的双极性电流。
图4为本发明实施例与背景技术中的双栅隧穿场效应晶体管在相同条件下，栅极电压为-1.5V、漏极电压为1V，源极电压为0V，沿着剖线方向(距离沟道区和氧化层界面下方1nm处，即图1和图2中虚线)的导带和价带的能带分布对比图。由图4可知，由于器件结构的不同对其在工作时内部能带分布所造成的影响被清晰地反映出来。从图中可以看出，在器件处于关态时，与背景技术器件相比，本发明实施例的隧穿场效应晶体管在漏区和沟道区交界面附近的能带变化率更小，因此所形成的隧穿距离大于背景技术隧穿场效应晶体管所形成的隧穿距离。隧穿距离越大，电荷从沟道区到达漏区时所遇到的阻力也就越大，也即从沟道区隧穿到漏区的电荷数量就越少，移动的电荷形成电流，因而本发明实施例的双栅隧穿场效应晶体管结构有效降低了漏极电流，使得双极性漏极电流得到了有效抑制。
图5为本发明实施例与背景技术中的双栅隧穿场效应晶体管在栅极电压为-1.5V、漏极电压为1V，源极电压为0V时，沿着剖线方向(距离沟道区和氧化层界面下方1nm处，即图1和图2中虚线)的电场分布对比图。由图5可知，与背景技术隧穿场效应晶体管相比，本发明实施例降低了沟道区和漏区交界面附近的电场，由于电子在某个位置的隧穿几率跟该处的电场成指数关系，电场降低即隧穿几率减小，从而使得沟道区隧穿到漏区的电荷数量减少，移动的电荷形成电流，因而本发明实施例的双栅隧穿场效应晶体管结构有效降低了漏极电流，降低了器件的静态功耗。
Claims (5)
1.一种有效抑制双极性电流的双栅隧穿场效应晶体管，包括源区(110)、沟道区(111)、漏区(112)、第一沟道区氧化层(113)、第二沟道区氧化层(115)、第一漏区氧化层(114)、第二漏区氧化层(116)、顶部栅电极(117)、底部栅电极(118)、源电极(119)和漏电极(120)，所述第一沟道区氧化层覆盖沟道区上表面部分区域，第二沟道区氧化层覆盖沟道区下表面部分区域，第一漏区氧化层覆盖在沟道区中未被第一沟道区氧化层覆盖的沟道区上表面和部分漏区上表面，第二漏区氧化层覆盖在沟道区中未被第二沟道区氧化层覆盖的沟道区下表面和部分漏区下表面，第一沟道区氧化层和第一漏区氧化层上方覆盖顶部栅电极，第二沟道区氧化层和第二漏区氧化层下方覆盖底部栅电极，第一漏区氧化层(114)的厚度比第一沟道区氧化层(113)的厚度厚，第二漏区氧化层(116)的厚度比第二沟道区氧化层(115)的厚度厚；所述第一沟道区氧化层的左边界与沟道区的左边界重合，第二沟道区氧化层的左边界与沟道区的左边界重合；所述第一沟道区氧化层的右边界与第一漏区氧化层的左边界重合，第二沟道区氧化层的右边界与第二漏区氧化层的左边界重合。
2.根据权利要求1所述的有效抑制双极性电流的双栅隧穿场效应晶体管，其特征在于，所述第一沟道区氧化层和第二沟道区氧化层的右边界与沟道区的右边界之间的距离D满足：0＜D＜沟道区长度的一半。
3.根据权利要求1所述的有效抑制双极性电流的双栅隧穿场效应晶体管，其特征在于，所述第一漏区氧化层和第二漏区氧化层的右边界与漏区的左边界之间的距离L满足：0＜L＜漏区的长度。
4.根据权利要求1所述的有效抑制双极性电流的双栅隧穿场效应晶体管，其特征在于，所述第一沟道区氧化层、第二沟道区氧化层、第一漏区氧化层和第二漏区氧化层的材料为二氧化硅。
5.根据权利要求1所述的有效抑制双极性电流的双栅隧穿场效应晶体管，其特征在于，所述双栅隧穿场效应晶体管，对于N型双栅隧穿场效应晶体管，源区为P型重掺杂，漏区为N型重掺杂，沟道区为N型轻掺杂；对于P型双栅隧穿场效应晶体管，源区为N型重掺杂，漏区为P型重掺杂，沟道区为P型轻掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810058240.5A CN108389896B (zh) | 2018-01-22 | 2018-01-22 | 一种有效抑制双极性电流的双栅隧穿场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810058240.5A CN108389896B (zh) | 2018-01-22 | 2018-01-22 | 一种有效抑制双极性电流的双栅隧穿场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108389896A CN108389896A (zh) | 2018-08-10 |
| CN108389896B true CN108389896B (zh) | 2020-12-29 |
Family
ID=63077115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810058240.5A Active CN108389896B (zh) | 2018-01-22 | 2018-01-22 | 一种有效抑制双极性电流的双栅隧穿场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108389896B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115472609B (zh) * | 2021-06-10 | 2024-08-23 | 爱思开海力士有限公司 | 半导体存储器件及其制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110828563B (zh) * | 2018-08-13 | 2023-07-18 | 中芯国际集成电路制造(上海)有限公司 | 隧穿场效应晶体管及其形成方法 |
| CN109244121B (zh) * | 2018-08-30 | 2021-03-26 | 电子科技大学 | 带栅场板结构的纵向隧穿场效应晶体管 |
| CN116669419A (zh) * | 2021-11-30 | 2023-08-29 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544094A (zh) * | 2010-12-15 | 2012-07-04 | 北京大学 | 分裂栅结构的纳米线场效应晶体管 |
| CN102610647A (zh) * | 2012-03-14 | 2012-07-25 | 清华大学 | 具有异质栅介质的隧穿晶体管及其形成方法 |
| CN104091829A (zh) * | 2014-07-14 | 2014-10-08 | 南京邮电大学 | 双线性掺杂漏异质材料栅氧化层石墨烯隧穿场效应管 |
| CN104218089A (zh) * | 2014-09-10 | 2014-12-17 | 北京大学 | 阶梯栅介质双层石墨烯场效应晶体管及其制备方法 |
| CN105405875A (zh) * | 2015-11-18 | 2016-03-16 | 湘潭大学 | 一种低关态电流隧穿场效应晶体管 |
| CN106030817A (zh) * | 2014-03-28 | 2016-10-12 | 英特尔公司 | 具有可变带隙沟道的隧穿场效应晶体管 |
| US9484443B2 (en) * | 2013-11-12 | 2016-11-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013014547A1 (en) * | 2011-07-22 | 2013-01-31 | International Business Machines Corporation | Tunnel field-effect transistor |
-
2018
- 2018-01-22 CN CN201810058240.5A patent/CN108389896B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544094A (zh) * | 2010-12-15 | 2012-07-04 | 北京大学 | 分裂栅结构的纳米线场效应晶体管 |
| CN102610647A (zh) * | 2012-03-14 | 2012-07-25 | 清华大学 | 具有异质栅介质的隧穿晶体管及其形成方法 |
| US9484443B2 (en) * | 2013-11-12 | 2016-11-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN106030817A (zh) * | 2014-03-28 | 2016-10-12 | 英特尔公司 | 具有可变带隙沟道的隧穿场效应晶体管 |
| CN104091829A (zh) * | 2014-07-14 | 2014-10-08 | 南京邮电大学 | 双线性掺杂漏异质材料栅氧化层石墨烯隧穿场效应管 |
| CN104218089A (zh) * | 2014-09-10 | 2014-12-17 | 北京大学 | 阶梯栅介质双层石墨烯场效应晶体管及其制备方法 |
| CN105405875A (zh) * | 2015-11-18 | 2016-03-16 | 湘潭大学 | 一种低关态电流隧穿场效应晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| Analysis of ION and Ambipolar Current for Dual-Material Gate-Drain Overlapped DG-TFET;Sunil Kumar and Balwinder Raj;《Journal of Nanoelectronics and Optoelectronics》;20160630;第11卷;摘要，正文第1、4、5、7-11段，图1-5，表1 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115472609B (zh) * | 2021-06-10 | 2024-08-23 | 爱思开海力士有限公司 | 半导体存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108389896A (zh) | 2018-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727334B2 (en) | Lateral DMOS device with dummy gate | |
| CN108389896B (zh) | 一种有效抑制双极性电流的双栅隧穿场效应晶体管 | |
| KR100545161B1 (ko) | 반도체 장치 | |
| Hur et al. | A practical Si nanowire technology with nanowire-on-insulator structure for beyond 10nm logic technologies | |
| US11322617B2 (en) | Semiconductor device | |
| US11367785B2 (en) | Lateral insulated gate bipolar transistor with low turn-on overshoot current | |
| US20120012918A1 (en) | Semiconductor structure and method for manufacturing the same | |
| US9704992B2 (en) | Drain extension region for tunnel FET | |
| CN105118858A (zh) | 纵向隧穿场效应晶体管 | |
| CN105870182A (zh) | 一种三明治结构双栅垂直隧穿场效应晶体管 | |
| CN103151390B (zh) | 一种隧穿场效应晶体管 | |
| CN113838911B (zh) | 一种FinFET集成电路基本单元 | |
| CN114725206A (zh) | 一种基于低介电常数介质的SiCVDMOSFET器件 | |
| CN109755306B (zh) | 一种无结型双栅线隧穿场效应晶体管 | |
| CN109560128B (zh) | 隧穿场效应晶体管 | |
| WO2019205537A1 (zh) | 一种双栅mosfet结构 | |
| US9012963B2 (en) | Semiconductor device | |
| US20120223361A1 (en) | Low-power consumption tunneling field-effect transistor with finger-shaped gate structure | |
| CN115498031A (zh) | 一种基于硅基的可调控双栅隧穿场效应晶体管 | |
| CN109244121B (zh) | 带栅场板结构的纵向隧穿场效应晶体管 | |
| KR20040048314A (ko) | 반도체 장치 | |
| CN115528104A (zh) | 一种基于双材料栅介质的双栅隧穿场效应晶体管 | |
| CN103545375A (zh) | 近源栅近漏栅分立控制型无掺杂场效应晶体管 | |
| WO2024021337A1 (zh) | 具有阻隔区的场效应晶体管器件 | |
| US20230422467A1 (en) | Transistor, fabrication method, and memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |