CN105870182A - 一种三明治结构双栅垂直隧穿场效应晶体管 - Google Patents

一种三明治结构双栅垂直隧穿场效应晶体管 Download PDF

Info

Publication number
CN105870182A
CN105870182A CN201610250783.8A CN201610250783A CN105870182A CN 105870182 A CN105870182 A CN 105870182A CN 201610250783 A CN201610250783 A CN 201610250783A CN 105870182 A CN105870182 A CN 105870182A
Authority
CN
China
Prior art keywords
drain region
region
grid
tunneling field
structure double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610250783.8A
Other languages
English (en)
Other versions
CN105870182B (zh
Inventor
王颖
张文豪
曹菲
于成浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201610250783.8A priority Critical patent/CN105870182B/zh
Publication of CN105870182A publication Critical patent/CN105870182A/zh
Application granted granted Critical
Publication of CN105870182B publication Critical patent/CN105870182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种三明治结构双栅垂直隧穿场效应晶体管,包括源区、漏区、沟道区、阻挡层、上绝缘介质层、下绝缘介质上栅极和下栅极;其中漏区和沟道区构成一个整体,采用同一种掺杂类型半导体材料,从漏区到沟道区的掺杂浓度相同,源区采用不同于漏区和沟道区的掺杂类型。源区和漏区中间有一层阻挡层,不直接接触。本发明使用对称垂直双栅结构,增加了隧穿接触面积,减小隧穿势垒宽度,增大导通电流,阻挡层和延伸的栅电极有效抑制了器件的关态漏电,通过减小体硅厚度和使用High‑K栅介质可以改善亚阈值斜率。相比于目前的MOS器件的较大的亚阈值斜率,较大的泄露电流,本发明优势明显,适合用于小尺寸器件领域。

Description

一种三明治结构双栅垂直隧穿场效应晶体管
技术领域
本发明属于半导体技术领域,具体涉及一种三明治结构双栅垂直场效应晶体管。
背景技术
随着集成电路的发展,器件尺寸不断变小,功耗问题越来越严重,由于传统的MOS器件受到亚阈值斜率60mV/decade的束缚,寻找新的可替代器件变得十分关键。寻找新的替代器件成为了研究者们新的课题,比如无结场效应管(Junction-less FET),双栅场效应管(Double Gate FET),异质结场效应管(Heterojunction FET)以及隧穿晶体管(Tunneling FET)。其中,隧穿晶体管由于其独特的隧穿工作原理,不存在亚阈值斜率的束缚,同时,较小的泄露电流和较大的开关电流比等优秀的性能使其成为未来替代MOS器件的有力竞争者。
尽管隧穿晶体管相比传统MOS器件有诸多的优势,但是传统的隧穿场效应晶体管在源端,漏端分别形成P区(空穴掺杂)和N区(电子掺杂),沟道区域使用本征材料或轻掺杂。当施加驱动电压时,价带电子可以隧穿进入导带,形成隧穿电流。由于其导通电流来自隧穿工作机制,导致了其导通电流要比传统热发射机制场效应晶体管要小。
发明内容
本发明针对现有技术的不足,提出一种新型三明治结构双栅垂直隧穿晶体管。
一种三明治结构双栅垂直隧穿场效应晶体管,包括源区、漏区、沟道区、阻挡层、上绝缘介质层、下绝缘介质上栅极和下栅极;所述源区,漏区和沟道区位于上绝缘介质层和下绝缘介质层之间;所述上栅极位于上栅绝缘介质层的上层,所述下栅极位于下栅绝缘介质层的下层;其中,所述漏区、沟道区构成一个整体,采用同一种掺杂类型半导体材料,从漏区到沟道区掺杂浓度相同,源区采用不同于漏区和沟道区的掺杂类型;在源区和漏区之间存在阻挡层,且阻挡层深度和源区一样;
所述的覆盖漏区的延伸的栅长为LGD,所述LGD≥0nm。
所述阻挡层的厚度小于LGD,且材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。
所述源区,漏区和沟道区的半导体材料为IV族半导体、III-V族化合物半导体、碳纳米管、石墨烯或MoS2中的一种或者多种的组合。
绝缘层介质材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。
所述上栅极和下栅极为金属材料。
有益效果:本发明对称垂直双栅结构,增加了隧穿接触面积,减小隧穿势垒宽度,增大导通电流,阻挡层和延伸的栅电极有效抑制了器件的关态漏电,通过减小体硅厚度和使用High-K栅介质可以改善亚阈值斜率。相比于目前的MOS器件的较大的亚阈值斜率,较大的泄露电流,本发明优势明显,适合用于小尺寸器件领域。
附图说明
图1(a)为本发明公开的P型三明治结构双栅垂直隧穿场效应晶体管的结构示意图;
图1(b)为本发明公开的N型三明治结构双栅垂直隧穿场效应晶体管的结构示意图;
图2(a)为本发明截止态图纵向载流子浓度分布示意图;
图2(b)为本发明导通态载流子纵向载流子浓度分布示意图;
图3为本发明隧穿晶体管施加电压后纵向能带变化示意图;
图4(a)本发明隧穿晶体管截止状态时不同长度LGD对应能带示意图;
图4(b)为截止状态时不同长度LGD对应关态电流示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅 是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
下面结合附图对本发明进行详细描述:
本发明三明治结构双栅垂直隧穿晶体管如图1(a)、图1(b)所示,一种三明治结构双栅垂直隧穿场效应晶体管,包括源区、漏区、沟道区、阻挡层、上绝缘介质层、下绝缘介质上栅极和下栅极;所述源区,漏区和沟道区位于上绝缘介质层和下绝缘介质层之间;所述上栅极位于上栅绝缘介质层的上层,所述下栅极位于下栅绝缘介质层的下层;其中,所述漏区、沟道区构成一个整体,采用同一种掺杂类型半导体材料,从漏区到沟道区掺杂浓度相同,源区采用不同于漏区和沟道区的掺杂类型;在源区和漏区之间存在阻挡层,且阻挡层深度和源区一样;
所述的覆盖漏区的延伸的栅长为LGD,所述LGD≥0nm。
所述阻挡层的厚度小于LGD,且材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。
所述源区,漏区和沟道区的半导体材料为IV族半导体、III-V族化合物半导体、碳纳米管、石墨烯或MoS2中的一种或者多种的组合。
绝缘层介质材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。
所述上栅极和下栅极为金属材料。
所述双栅极为导电材料,可以为金属,如Pt、W、Ti、Ta、Cu等。
在本发明的一个实施例中,结构如图1(a)所示,为一个N型SDG-VTFET结构。当器件由截止态进入导通状态时,沿剖切线aa的电子、空穴浓度分布图分别如图2(a),(b)所示。可以看到,在截止状态时,隧穿结界面处(横坐标2nm和13nm)电子和空穴的浓度很低,隧穿可以忽略;在导通状态时,隧穿结界面处(横坐标2nm和13nm)电子和空穴的浓度显著增加,说明大量电子发生隧穿。沿剖切线aa的能带图如图2所示,可以看到,在截止状态下,Y方向隧穿通道没有形成,抑制泄露电流;在导通状态下,隧穿结处的能带发生弯曲,隧穿通道形成,器件开启。
当器件处于关断状态时,外加的栅压为0V,漏极电压为1V,源极电压为0V。由于栅极与半导体功函数之差,会使得这一部分栅控区域的能带发 生弯曲,由图4(a)可知,随着LGD的增加,水平方向的隧穿势垒宽度变大,由图4(b)可以看到,关态电流降低了,因此可以通过控制LGD的长度来调控关断状态时的泄漏电流,这是本发明的可控性好的优点。
当器件处于开启状态时,源极电压为0,漏极电压为1V,栅极电压为1V,栅压的施加,使得栅控下的N+沟道区和P+源区接触面附近的能带发生弯曲,此时隧穿势垒宽度变小,源区的价带电子隧穿进入N+沟道区,随着栅压的施加,有效栅控源区域的电子耗尽,只剩下空穴,在电场的作用下,沿源电极方向运动,电子沿着漏极方向运动,共同形成导通电流。由于器件的对称结构,导通状态时的隧穿通道加倍,这对于器件的导通电流的提升有着明显的改进。同时由于阻挡层和延伸的栅长LGD的存在,使得关态泄漏电流被最大化的遏制了,改善了器件的开关电流比,和亚阈值斜率,获得了更好的器件性能。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

Claims (7)

1.一种三明治结构双栅垂直隧穿场效应晶体管,其特征在于:包括源区、漏区、沟道区、阻挡层、上绝缘介质层、下绝缘介质上栅极和下栅极;所述源区,漏区和沟道区位于上绝缘介质层和下绝缘介质层之间;所述上栅极位于上栅绝缘介质层的上层,所述下栅极位于下栅绝缘介质层的下层;其中,所述漏区、沟道区构成一个整体,采用同一种掺杂类型半导体材料,从漏区到沟道区掺杂浓度相同,源区采用不同于漏区和沟道区的掺杂类型;在源区和漏区之间存在阻挡层,且阻挡层深度和源区一样。
2.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管,其特征在于:覆盖漏区的延伸的栅长为LGD,所述LGD≥0nm。
3.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管,其特征在于:阻挡层的厚度小于LGD,LGD为覆盖漏区的延伸的栅长。
4.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管,其特征在于:阻挡层材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。
5.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管,其特征在于:所述源区,漏区和沟道区的半导体材料为IV族半导体、III-V族化合物半导体、碳纳米管、石墨烯或Mo2S中的一种或者多种的组合。
6.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管,其特征在于:绝缘层介质材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。
7.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管,其特征在于:所述上栅极和下栅极为金属材料。
CN201610250783.8A 2016-04-20 2016-04-20 一种三明治结构双栅垂直隧穿场效应晶体管 Active CN105870182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610250783.8A CN105870182B (zh) 2016-04-20 2016-04-20 一种三明治结构双栅垂直隧穿场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610250783.8A CN105870182B (zh) 2016-04-20 2016-04-20 一种三明治结构双栅垂直隧穿场效应晶体管

Publications (2)

Publication Number Publication Date
CN105870182A true CN105870182A (zh) 2016-08-17
CN105870182B CN105870182B (zh) 2019-02-19

Family

ID=56632433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610250783.8A Active CN105870182B (zh) 2016-04-20 2016-04-20 一种三明治结构双栅垂直隧穿场效应晶体管

Country Status (1)

Country Link
CN (1) CN105870182B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298878A (zh) * 2016-09-28 2017-01-04 中国科学院微电子研究所 一种双栅mosfet结构及其制备方法
CN106298947A (zh) * 2016-10-12 2017-01-04 中国科学院微电子研究所 一种双栅InGaAs PMOS场效应晶体管
CN110085672A (zh) * 2019-04-19 2019-08-02 宁波大学 一种tfet器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157062A1 (en) * 2006-12-28 2008-07-03 Tdk Corporation Spin transistor
CN102169897A (zh) * 2010-02-26 2011-08-31 株式会社东芝 半导体装置及其制造方法
CN102832256A (zh) * 2012-09-07 2012-12-19 北京大学 隧穿场效应晶体管
US9230985B1 (en) * 2014-10-15 2016-01-05 Sandisk 3D Llc Vertical TFT with tunnel barrier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157062A1 (en) * 2006-12-28 2008-07-03 Tdk Corporation Spin transistor
CN102169897A (zh) * 2010-02-26 2011-08-31 株式会社东芝 半导体装置及其制造方法
CN102832256A (zh) * 2012-09-07 2012-12-19 北京大学 隧穿场效应晶体管
US9230985B1 (en) * 2014-10-15 2016-01-05 Sandisk 3D Llc Vertical TFT with tunnel barrier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298878A (zh) * 2016-09-28 2017-01-04 中国科学院微电子研究所 一种双栅mosfet结构及其制备方法
CN106298878B (zh) * 2016-09-28 2019-12-10 中国科学院微电子研究所 一种双栅mosfet结构及其制备方法
CN106298947A (zh) * 2016-10-12 2017-01-04 中国科学院微电子研究所 一种双栅InGaAs PMOS场效应晶体管
CN106298947B (zh) * 2016-10-12 2020-02-07 中国科学院微电子研究所 一种双栅InGaAs PMOS场效应晶体管
CN110085672A (zh) * 2019-04-19 2019-08-02 宁波大学 一种tfet器件

Also Published As

Publication number Publication date
CN105870182B (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
CN103268889B (zh) 一种无结型横向隧穿场效应晶体管
CN103280464B (zh) 一种无结型纵向隧穿场效应晶体管
CN102054870A (zh) 一种半导体结构及其形成方法
US8288803B2 (en) Tunnel field effect devices
CN101777580B (zh) 一种隧穿场效应晶体管及其制造方法
CN102074583A (zh) 一种低功耗复合源结构mos晶体管及其制备方法
CN103500758A (zh) 半栅极控制源极肖特基势垒型隧穿场效应晶体管
CN102694030B (zh) 具有石墨烯纳米带异质结构的隧穿场效应晶体管
CN105870182B (zh) 一种三明治结构双栅垂直隧穿场效应晶体管
CN117476774B (zh) 垂直型碳化硅晶体管的结构、制造方法及电子设备
CN105702721A (zh) 一种新型非对称双栅隧穿场效应晶体管
CN103151390B (zh) 一种隧穿场效应晶体管
CN117497601A (zh) 平面型碳化硅晶体管的结构、制造方法及电子设备
CN105118858A (zh) 纵向隧穿场效应晶体管
CN109980015B (zh) 一种有效增大开态电流的隧穿场效应晶体管
CN103762229B (zh) 具有复合栅介质的横向功率器件
CN106098765A (zh) 一种增加电流开关比的隧穿场效应晶体管
CN109560128B (zh) 隧穿场效应晶体管
CN105870170B (zh) 一种肖特基结隧穿场效应晶体管
CN108269841A (zh) 横向扩散金属氧化物半导体场效应管
CN209626224U (zh) 一种隧穿型石墨烯纳米带场效应管
CN102956709B (zh) 双材料栅纳米线隧穿场效应器件及其制造方法
WO2019205537A1 (zh) 一种双栅mosfet结构
CN113782598B (zh) 一种非对称双栅结构的纳米管隧穿晶体管
CN203521424U (zh) 半栅极控制源极肖特基势垒型隧穿场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant