CN103280464B - 一种无结型纵向隧穿场效应晶体管 - Google Patents

Abstract

本发明提出一种无结型纵向隧穿场效应晶体管，包括：源区、漏区、沟道区、控制栅和辅助栅，其中，源区、漏区和沟道区构成一个整体，采用同一种掺杂类型半导体材料，从源区至沟道至漏区掺杂浓度相同，控制栅和辅助栅分别位于沟道两侧并且二者至少有一部分相对，其中控制栅用于控制器件的导通与关闭，辅助栅用于使辅助栅的下方的半导体区域发生反型。本发明的无结型纵向隧穿场效应晶体管仅一种掺杂类型，不需要制作PN结，降低了工艺难度；更有利于器件尺寸的缩小，抑制短沟道效应，增大开关电流比；可以通过控制栅与辅助栅之间的距离区域进一步减小关态漏电，改善亚阈值斜率等特性；通过控制半导体薄膜的厚度可以有效降低隧穿长度，增大隧穿电流。

Description

一种无结型纵向隧穿场效应晶体管

技术领域

本发明属于半导体技术领域，具体涉及一种无结型纵向隧穿场效应晶体管。

背景技术

众所周知，金属氧化物半导体场效应晶体管（MOSFET）是现代电子元件中的基础单元，目前所有的晶体管皆具有半导体结，例如PN结、异质结、肖特基结。具体地，最常见的同质PN结是在同一种半导体材料上由有过量空穴的P型掺杂区与有过量电子的N型掺杂区接合而成，异质结（Hetero-junction）是由两种不同的半导体材料所组成的PN结，肖特基结（Schottkyjunction）则是由金属与半导体接触组成。

典型地，传统的MOSFET器件包含一个源-沟道结、一个漏-沟道结和一个栅堆叠（包括栅介质以及栅电极），栅堆叠的作用是控制从源区至漏区的电流。例如，一个N型沟道器件具有N-P-N结构，栅堆叠位于P型区域上方；一个P型沟道器件具有一个P-N-P结构，栅堆叠位于N型区域上方。在过去50多年以来，硅基MOSFET的发展遵循着摩尔定律，其性能的提升是通过特征尺寸的不断缩小而获得。随着技术节点进入到纳米尺度，一系列关键的挑战需要解决。其中，最突出是要减小短沟道效应、增加开态电流、以及减小功率耗散。为此，学术界与工业界引入了诸多的改进技术，通常称为技术推进器。

例如，为了减小电源电压和亚阈值斜率，使亚阈值斜率突破传统MOSFET器件60mV/decade这一极限，美国加州大学贝克莱分校的ChenmingHu等人提出了一种纵向隧穿场效应晶体管（greenFET），其结构是基于栅控纵向P-I-N结构。如图1所示，分别为典型的N型和P型greenFET的结构示意图，从图中可见，与普通MOSFET不同的是，对于N型greenFET来说，其源区为P型重掺杂，沟道区为本征掺杂或弱N型掺杂，漏区仍为N型重掺杂，而P型greenFET则正好相反。可见，greenFET器件源区和漏区的掺杂类型是相反的，这一点与传统MOSFET源区和漏区掺杂类型相同有着根本的区别。以N型greenFET为例，源极为接地，漏极施加正向的电源电压，当栅极施加正偏压时，栅极下方的N^-区的能带往下拉，当其价带下拉到与源区P⁺区的导带相持平及以下时，就发生了带到带隧穿。需要指出的是，这种纵向隧穿由于基本发生在整个N^-区域，而N^-区域的面积可以由制作时通过栅极来控制，相对于栅控横向P-I-N结构而言，驱动电流更大。然而，这种greenFET要求N^-区域非常薄，P⁺N^-结掺杂浓度要求非常陡直，工艺难度非常大。

另一方面，当前随着器件特征尺寸的不断缩小进入到22nm技术代以下时，传统的MOSFET和TFET器件均要求源、漏区与沟道之间形成超陡的掺杂形貌。为了克服这一难题，人们提出了一种无结型场效应晶体管（JunctionlessFieldEffectTransistor，JLFET）。该晶体管典型特征是源、漏与沟道具有相同的掺杂类型和掺杂浓度，在沟道方向不存在“结”。如图2所示，分别给出了n型无结型JLFET和p型JLFET的结构图，其源、沟道、漏区的掺杂类型可以构成为N⁺-N⁺-N⁺或P⁺-P⁺-P⁺，并且掺杂浓度相同。

由于无结型场效应晶体管具有近似理想的电流电压特性、优良的等比例缩小能力以及极其简单的制造工艺，是近两年来器件研究的一个热点领域。但是，随着人们对于超低功耗器件的紧迫需要，无结型场效应晶体管的亚阈值斜率理论极限仍然为60mV/decade，这就限制了电源电压的降低。

发明内容

本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种有利于器件尺寸的缩小，抑制短沟道效应，增大开关电流比，改善亚阈值斜率的无结型纵向隧穿场效应晶体管。

根据本发明实施例的无结型纵向隧穿场效应晶体管（JunctionlessVerticalFieldEffectTransistor，JLVTFET），包括：源区、漏区、沟道区、控制栅和辅助栅，其中，所述源区、漏区和沟道区构成一个整体，采用同一种掺杂类型半导体材料，从源区至沟道至漏区掺杂浓度相同，所述控制栅和辅助栅分别位于所述沟道两侧并且二者至少有一部分相对，其中所述控制栅用于控制器件的导通与关闭，所述辅助栅用于使所述辅助栅的下方的半导体区域发生反型。

在本发明的一个实施例中，在所述源区、漏区和沟道区构成的整体中，沿控制栅下方半导体表面向辅助栅下方半导体区域延伸的掺杂浓度的纵向分布为均匀分布、高斯分布或台阶分布。

在本发明的一个实施例中，所述控制栅与所述辅助栅的电极的功函数相同或不相同。

在本发明的一个实施例中，记所述控制栅的长度减去所述辅助栅的长度的差值为L_off，所述L_off≥0nm。

在本发明的一个实施例中，所述控制栅和所述辅助栅的栅介质的材料为SiO₂、Si₃N₄、HfO₂、TiO₂、La₂O₃、Al₂O₃中的一种或多种的组合。

在本发明的一个实施例中，所述源区、漏区和沟道区的半导体材料为IV族半导体、III-V族化合物半导体、碳纳米管、石墨烯或Mo₂S中的一种或多种的组合。

在本发明的一个实施例中，所述无结型纵向隧穿场效应晶体管的栅极结构为双栅结构或FIN结构。

综上所述，本发明实施例的无结型纵向隧穿场效应晶体管，区别于传统的有PN结型greenFET器件，仅有一种掺杂类型，不需要制作PN结，降低了工艺难度；更有利于器件尺寸的缩小，抑制短沟道效应，增大开关电流比；可以通过控制栅与辅助栅之间的距离L_off区域进一步减小关态漏电，改善亚阈值斜率等特性；通过控制半导体薄膜的厚度可以有效降低隧穿长度，增大隧穿电流。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是现有技术的n型和p型纵向隧穿场效应晶体管（greenFET）结构示意图；

图2是现有技术的n型和p型无结型场效应晶体管(JLFET)结构示意图；

图3是本发明实施例的n型和p型无结型纵向隧穿场效应晶体管(JLVTFET)结构示意图；

图4是本发明实施例的n型无结型纵向隧穿场效应晶体管关闭状态时的能带图；

图5是本发明实施例的n型无结型纵向隧穿场效应晶体管开启状态时的能带图；

图6是本发明实施例的无结型纵向隧穿场效应晶体管在SiFin结构中掺杂浓度的分布。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“纵向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

根据本发明实施例的无结型纵向隧穿场效应晶体管如图3所示，包括：源区、漏区、沟道区、控制栅和辅助栅，其中，源区、漏区和沟道区构成一个整体，采用同一种掺杂类型半导体材料，从源区至沟道至漏区掺杂浓度相同，控制栅和辅助栅分别位于沟道两侧并且二者至少有一部分相对，其中控制栅用于控制器件的导通与关闭，辅助栅用于使辅助栅的下方的半导体区域发生反型。注意到，在n型和p型无结型纵向隧穿场效应晶体管中辅助栅的命名方式，分别是pgate和ngate,目的是强调N⁺和P⁺区域发生反型。

在本发明的一个实施例中，在源区、漏区和沟道区构成的整体中，沿控制栅下方半导体表面向辅助栅下方半导体区域延伸的掺杂浓度的纵向分布为均匀分布、高斯分布或台阶分布。

在本发明的一个实施例中，控制栅与辅助栅的电极的功函数相同或不相同。具体地：为了获得合适的阈值电压，无结型场效应晶体管器件栅材料的功函数需要特殊考虑。例如，如果Si作为沟道，对于N型JLFET来说，必须使用大功函数的栅材料（例如P⁺多晶硅等），对于P型JLFET而言，必须要使用功函数较小的栅材料（例如N⁺多晶硅等）。但是，对于本发明的无结型纵向隧穿场效应晶体管(JLVTFET)而言，一方面，控制栅的作用是控制晶体管的导通与关闭。粗略的估算，根据MOS器件的最大耗尽层宽度公式ε_s为半导体的介电常数，为栅电极与半导体的功函数之差，N为半导体的杂质掺杂浓度。例如，同样以Si作为沟道材料为例，Si的电子亲和能是4.05eV，沟道为N型掺杂，杂质浓度约为1×10¹⁹cm^-3，栅电极功函数为5.05eV，可以计算出W=12nm；换言之，如果为了使12nm沟道发生全部耗尽，栅极功函数与Si的功函数之差必须大于1eV，那么栅电极的功函数可以选择为5.1eV，材料上可以为P⁺多晶硅或者Pd等材料，这样，当控制栅的外加偏压为0V时（关闭状态），晶体管处于关闭，没有电流通过。另一方面，对于同样的条件，而辅助栅的作用时使辅助栅的下方的半导体区域发生反型，那么，可以有两种做法，一是辅助栅的功函数和控制栅的一样，并同时施加上一个负的偏压（例如，-0.5V），另一种做法是辅助栅的功函数与控制栅的不同，可以选为5.7eV,材料为Pt。

在本发明的一个实施例中，控制栅的长度减去辅助栅的长度的差值为L_off，L_off≥0nm。L_off的数值越大，关态漏电越低。

在本发明的一个实施例中，控制栅和辅助栅的栅介质的材料可为SiO₂、Si₃N₄、HfO₂、TiO₂、La₂O₃、Al₂O₃等高介电常数材料中的一种或多种的组合。

在本发明的一个实施例中，源区、漏区和沟道区的半导体材料为IV族半导体、III-V族化合物半导体、碳纳米管、石墨烯或Mo₂S等二维平面材料中的一种或多种的组合。

在本发明的一个实施例中，无结型纵向隧穿场效应晶体管的栅极结构为双栅结构或FIN结构。需要说明的是，此处的双栅结构通常是采用平面结构，例如SOI、SGOI、GOI等，而在三维的FIN或纳米线结构中，栅的形状分别为平面形和弧形，只是需要控制栅与辅助栅相对。下面以n型纵向隧穿场效应晶体管(n-JLVTFET)为例，结合图4和图5对本发明的无结型纵向隧穿场效应晶体管的工作原理作详细介绍。假设半导体材料为Si，Si膜的厚度为5nm，源漏区以及沟道区的掺杂类型为N型，掺杂浓度为2×10¹⁹cm^-3，Si的电子亲和能为4.05eV；栅介质为HfO₂，厚度为2nm；辅助栅（pgate）的功函数为5.9eV，长度为20nm；控制栅（cgate）的功函数为4.9eV，长度为40nm；控制栅与辅助栅的长度之差L_off为20nm。

当器件处于关态时，所有的外加偏压为0V，那么，由于栅极与Si功函数之差，使得辅助栅下方的N型区域反型，即形成了一个重掺杂的P型区，而控制栅下方形成了一个N^-的区域，这样就形成了一个栅控纵向P-I-N结构，对应的能带图如图4所示。需要说明的是，此时辅助栅一侧的价带与控制栅一侧的导带并不对齐，不发生隧穿；并且，控制栅比辅助栅长出来的L_off区域完全耗尽，而且L_off越长关态漏电越低，换言之，可以通过控制L_off的长度来调节关态漏电，这是本发明的可控性好的优点。

当器件处于开态时，辅助栅的偏压为0V；控制栅为1V；源极为0V，漏极为1V；由于控制栅和漏极施加了正向偏压，使得能带往下拉，当控制栅下方Si区域的导带下拉到与辅助栅下方Si区域的价带持平及以下时，就发生了带到带隧穿（band-to-bandtunneling），器件发生开启，对应的能带图如图5所示。需要说明的是，当器件处于关态或者开态时，辅助栅也可以施加一个负压，例如-0.5V，使得辅助栅下方的Si区域反型得更加厉害，即变成了一个等同于非常重掺杂的P型区。并且，隧穿电流的大小正比于隧穿区域的面积，利用本发明的纵向隧穿机制，控制栅与辅助栅的交叠面积可以通过器件制作时控制。此外，减小半导体沟道的厚度也有助于增大隧穿电流，即增强器件的驱动电流。对于p型的JLVTFET，沟道的掺杂浓度为P型重掺杂，源极接地，漏极电压为负的电源电压，那么，为了实现沟道反型，辅助栅上需要施加正电压，而工作时控制栅施加负电压，使沟道发生积累。

在本发明的无结型隧穿晶体管当中，源、漏、沟道区域都采用同一种掺杂类型，从源区至沟道至漏区掺杂浓度相同，即沿沟道方向不存在PN结。而源、漏、沟道区域从控制栅极下方半导体表面向辅助栅极下方半导体区域延伸掺杂浓度的纵向分布则可以为多种情况。最简单的第一种情况为均匀分布，如图6中的实线所示（以双栅SiFin结构为例），也就是说整个半导体结构的掺杂类型和浓度相同，这种结构工艺简单易行。第二种情况为不均匀分布，如图6中的虚线和点划线所示（以双栅SiFin结构为例）为高斯分布或台阶分布。因为无结型器件在关态时（栅压为0V），依靠栅电极与半导体沟道的功函数差使得沟道处于完全耗尽，从而实现器件的关闭。然而，当半导体沟道较厚时，必须通过采用更高的功函数差才能使得沟道耗尽，即栅电极的功函数更高，但是从金属或金属合金材料的性质来看，它们的功函数并不能完全满足器件参数设计的要求，这就给栅电极的选择和制备带来了巨大的困难。采用这种靠近控制栅介质表面高掺杂浓度，靠近辅助栅表面低掺杂浓度的不均匀掺杂结构，对于相同的功函数差而言，等效于大大地减小了沟道的厚度，从而使得晶体管关态漏电显著减小，并且更加有利于辅助栅一侧的半导体发生反型；即这种掺杂浓度横向分布相同且均匀，而纵向分布相同但不均匀的掺杂结构提高了器件驱动电流的开/关比。

实现纵向非均匀掺杂分布可以采用常规的离子注入工艺，杂质的高斯分布可以由下式给出：

$N_d(x,y)=N_p\exp (-\frac{y^2}{{2\mathrm{\σ}}^2})$

式中，N_d为掺杂分布，且为y的函数；N_p为半导体表面处的掺杂浓度，σ为高斯分布的标准偏差。例如，对于SiFin结构，Si薄膜厚度为10nm，假设靠近控制栅一侧的Si表面掺杂浓度N_p为1×10¹⁹cm^-3，当σ为4时，可以计算得到靠近辅助栅一侧的掺杂浓度约为4.4×10¹⁷cm^-3。另外，由公式可以看出，σ的数值越大，纵向分布的偏差越小；σ数值越小，纵向分布的偏差越大，越有利于器件的关断。

需要指出的是，对于源区、沟道区以及漏区的掺杂浓度的横向分布，事实上还可以是形成N⁺-N^--N⁺或P⁺-P^--P⁺等结构，目的是使得器件在零偏时，沟道耗尽区增大，便于控制栅功函数的选择，并且易于使辅助栅下方的半导体区域发生反型。为了方便器件制备起见，本发明优选源区、沟道区以及漏区的掺杂浓度的横向分布是相同的情况。

综上所述，本发明实施例的无结型纵向隧穿场效应晶体管，区别于传统的有PN结型greenFET器件，仅有一种掺杂类型，不需要制作PN结，降低了工艺难度；更有利于器件尺寸的缩小，抑制短沟道效应，增大开关电流比；可以通过控制栅与辅助栅之间的距离L_off区域进一步减小关态漏电，改善亚阈值斜率等特性；通过控制半导体薄膜的厚度可以有效降低隧穿长度，增大隧穿电流。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (6)

1.一种无结型纵向隧穿场效应晶体管，其特征在于：包括：源区、漏区、沟道区、控制栅和辅助栅，

其中，所述源区、漏区和沟道区构成一个整体，采用同一种掺杂类型半导体材料，从源区至沟道至漏区掺杂浓度相同，

所述控制栅和辅助栅分别位于所述沟道两侧并且二者至少有一部分相对，所述控制栅的长度大于所述辅助栅的长度；其中所述控制栅用于控制器件的导通与关闭，所述辅助栅用于使所述辅助栅的下方的半导体区域发生反型。

2.如权利要求1所述的无结型纵向隧穿场效应晶体管，其特征在于，在所述源区、漏区和沟道区构成的整体中，沿控制栅下方半导体表面向辅助栅下方半导体区域延伸的掺杂浓度的纵向分布为均匀分布、高斯分布或台阶分布。

3.如权利要求1所述的无结型纵向隧穿场效应晶体管，其特征在于，所述控制栅与所述辅助栅的电极的功函数相同或不相同。

4.如权利要求1所述的无结型纵向隧穿场效应晶体管，其特征在于，所述控制栅和所述辅助栅的栅介质的材料为SiO₂、Si₃N₄、HfO₂、TiO₂、La₂O₃、Al₂O₃中的一种或多种的组合。

5.如权利要求1所述的无结型纵向隧穿场效应晶体管，其特征在于，所述源区、漏区和沟道区的半导体材料为IV族半导体、III-V族化合物半导体、碳纳米管、石墨烯或Mo₂S中的一种或多种的组合。

6.如权利要求1所述的无结型纵向隧穿场效应晶体管，其特征在于，所述无结型纵向隧穿场效应晶体管的栅极结构为双栅结构或FIN结构。