CN109560128B - 隧穿场效应晶体管 - Google Patents

隧穿场效应晶体管 Download PDF

Info

Publication number
CN109560128B
CN109560128B CN201811320069.7A CN201811320069A CN109560128B CN 109560128 B CN109560128 B CN 109560128B CN 201811320069 A CN201811320069 A CN 201811320069A CN 109560128 B CN109560128 B CN 109560128B
Authority
CN
China
Prior art keywords
electrode
region
schottky
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811320069.7A
Other languages
English (en)
Other versions
CN109560128A (zh
Inventor
施敏
柯亚威
张威
朱友华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong University
Original Assignee
Nantong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong University filed Critical Nantong University
Priority to CN201811320069.7A priority Critical patent/CN109560128B/zh
Publication of CN109560128A publication Critical patent/CN109560128A/zh
Application granted granted Critical
Publication of CN109560128B publication Critical patent/CN109560128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种隧穿场效应晶体管,包括连接于栅电极、源电极和漏电极之间的:源区、沟道区和漏区,源区和所述漏区之间被沟道区隔离开,源电极为欧姆接触电极并与源区形成欧姆接触,漏电极为欧姆接触电极并与漏区形成欧姆接触;其中,晶体管还包括浮空设置的金属材料的第一肖特基电极,所述第一肖特基电极与所述源区形成肖特基接触,且所述第一肖特基电极设置于靠近所述源区和沟道区之间的接触面的位置,本发明在传统的TFET器件基础上设计由肖特基电极和源电极构成的新型源电极结构,其中的高功函数金属材料的浮空肖特基接触电极,可以有效地抬升肖特基接触电极下的能带,增大源区价带和沟道区导带之间的能带重叠区,减小隧穿距离,提高开态电流。

Description

隧穿场效应晶体管
技术领域
本发明涉及半导体器件领域,尤其涉及一种隧穿场效应晶体管。
背景技术
随着半导体器件特征尺寸的不断缩小,金属氧化物半导体场效应晶体管(MOSFET)器件受亚阈值摆幅极限值(60mV/dec)、高关态电流、短沟道效应等限制,降低工作电压将无法达到降低功耗的效果。由于隧穿场效应晶体管(tunneling field-effect transistor,TFET)的工作原理是带–带隧穿的物理机制,有更低的亚阈值摆幅和关态电流,因此它被视为纳米级MOSFET最有力的竞争者之一。但是TFET的低开态电流大大限制了它的应用,因此如何提高TFET的开态电流是目前亟待解决的问题。
目前,为了提高TFET的开态电流,研究人员从栅工程、源区工程、材料工程等能带工程方面开展了大量研究工作,很多新型结构的TFET器件被提出:1)双物质栅结构,在靠近源端处栅电极采用较小功函数的金属材料,靠近漏端处栅电极采用较大功函数的金属材料;2)双栅结构,增强了栅极对隧穿势垒的调控作用;3)绕源区采用较大功函数的金属材料结构;4)沟道区靠近隧穿结的重掺杂薄层结构;5)源区和沟道区采用不同半导体材料的异质结构;6)采用高介电常数(高k)的栅介质层结构,等等。以上这些结构增大源区价带和沟道区导带之间的能带重叠区、减小隧穿距离,提高了开态电流。
发明内容
本发明要解决的技术问题在于,针对现有技术的上述如何提高TFET的开态电流的问题,提供一种隧穿场效应晶体管。
本发明解决其技术问题所采用的技术方案是:构造一种隧穿场效应晶体管,包括连接于栅电极、源电极和漏电极之间的:源区、沟道区和漏区,所述源区和所述漏区之间被所述沟道区隔离开,所述源电极为欧姆接触电极并与源区形成欧姆接触,漏电极为欧姆接触电极并与漏区形成欧姆接触;
其中,所述晶体管还包括浮空设置的金属材料的第一肖特基电极,所述第一肖特基电极与所述源区形成肖特基接触,且所述第一肖特基电极设置于靠近所述源区和沟道区之间的接触面的位置。
可选的,所述沟道区的上侧设置第一栅介质层,所述第一栅介质层的上侧设置第一栅电极,所述沟道区的下侧设置第二栅介质层,所述第二栅介质层的下侧设置第二栅电极,所述第一栅电极和第二栅电极具有相同的功函数,第一栅电极、第一栅介质层、沟道区、第二栅介质层、第二栅电极五者的两端均对齐,所述源区和漏区分设在所述沟道区的左右两侧,所述源电极设置在所述源区的左侧,所述漏电极设置在所述漏区的右侧;
其中,所述第一肖特基电极的数量为两个,且两个所述第一肖特基电极分设在所述源区的上下两侧。
可选的,所述源区为P型重掺杂且所述漏区为N型重掺杂,或者所述源区为N型重掺杂且所述漏区为P型重掺杂;所述沟道区为N型弱掺杂或者P型弱掺杂。
可选的,所述源区的掺杂浓度为1×1019cm-3,所述沟道区的掺杂浓度为1×1016cm-3,所述漏区的掺杂浓度为5×1018cm-3
可选的,所述晶体管还包括浮空设置的金属材料的第二肖特基电极,所述第二肖特基电极与所述漏区形成肖特基接触,且所述第二肖特基电极设置于靠近所述漏电极的位置。
本发明的隧穿场效应晶体管,具有以下有益效果:本发明在传统的TFET器件基础上,在靠近所述源区和沟道区之间的接触面的位置浮空设置肖特基电极,肖特基电极与源区形成肖特基接触,肖特基电极和源电极构成了新型源电极结构,新型源电极结构中高功函数金属材料的浮空肖特基接触电极,可以有效地抬升肖特基接触电极下的能带,增大源区价带和沟道区导带之间的能带重叠区,减小隧穿距离,提高开态电流。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图:
图1是本发明一个具体实施例提供的隧穿场效应晶体管的结构示意图;
图2是本发明晶体管器件和未使用新型源电极的晶体管器件的转移特性曲线对比图;
图3是本发明晶体管器件和未使用新型源电极的晶体管器件的能带对比图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的典型实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。
本说明书中使用的“第一”、“第二”等包含序数的术语可用于说明各种构成要素,但是这些构成要素不受这些术语的限定。使用这些术语的目的仅在于将一个构成要素区别于其他构成要素。例如,在不脱离本发明的权利范围的前提下,第一构成要素可被命名为第二构成要素,类似地,第二构成要素也可以被命名为第一构成要素。
本发明总的思路是:晶体管一般都包括连接于栅电极、源电极和漏电极之间的源区、沟道区和漏区,所述源区和所述漏区之间被所述沟道区隔离开,所述源电极为欧姆接触电极并与源区形成欧姆接触,漏电极为欧姆接触电极并与漏区形成欧姆接触。本发明在晶体管中浮空设置的金属材料的第一肖特基电极,所述第一肖特基电极与所述源区形成肖特基接触,且所述第一肖特基电极设置于靠近所述源区和沟道区之间的接触面的位置,即设置在靠近源区和沟道区接触形成的隧穿结的位置。高功函数金属材料的浮空肖特基接触电极,可以有效地抬升浮空肖特基接触电极下的能带,增大源区价带和沟道区导带之间的能带重叠区,减小隧穿距离,提高开态电流。如果新型源电极采用金属–绝缘体–半导体结构,功函数差形成的体硅表面的负电压较小,表面电场较小,导致电极下能带抬升效果不明显,不会对源区价带和沟道区导带之间的能带重叠区和隧穿距离产生实质影响,隧穿电流不会发生变化。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明,应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明,而不是对本申请技术方案的限定,在不冲突的情况下,本发明实施例以及实施例中的技术特征可以相互组合。
参考图1,一个具体的实施例中,隧穿场效应晶体管包括:栅电极1a和栅电极1b、源电极2、漏电极3、浮空设置的金属材料的肖特基接触电极4a和肖特基接触电极4b、P型重掺杂源区5、沟道区6、N型重掺杂漏区7、栅介质层8a和栅介质层8b。
本实施例中,所述源电极2、肖特基接触电极4a和肖特基接触电极4b构成了新型源电极结构。栅电极1a和栅电极1b构成栅电极,并且栅电极1a和栅电极1b具有相同的功函数。所述沟道区6的上侧设置第一栅介质层8a,所述第一栅介质层8a的上侧设置第一栅电极1a,所述沟道区6的下侧设置第二栅介质层8b,所述第二栅介质层8b的下侧设置第二栅电极1b,第一栅电极1a、第一栅介质层8a、沟道区6、第二栅介质层8b、第二栅电极1b五者的两端均对齐。所述P型重掺杂源区5和N型重掺杂漏区7分设在所述沟道区6的左右两侧,所述源电极2设置在P型重掺杂源区5的左侧,并且与P型重掺杂源区5形成欧姆接触。所述漏电极3设置在N型重掺杂漏区7的右侧,并且与N型重掺杂漏区7形成欧姆接触。肖特基接触电极4a、4b都是浮空设置,即开路。肖特基接触电极4a位于P型重掺杂源区5上侧,肖特基接触电极4b位于P型重掺杂源区5下侧,并且肖特基接触电极4a、4b都与P型重掺杂源区5形成肖特基接触。
其中P型重掺杂源区5的掺杂浓度为1×1019cm-3,沟道区6的掺杂浓度为1×1016cm-3,N型重掺杂漏区7的掺杂浓度为5×1018cm-3
如图2所示,是本发明晶体管器件和未使用新型源电极的晶体管器件的转移特性曲线对比图。其中,本发明晶体管器件的栅介质层为2nm厚的HfO2介质层。当Vgs=0V且Vds=1.2V时,本发明晶体管器件的关态电流Ioff=7.66×10-17A·μm-1;当Vgs=1.2V且Vds=1.2V时,本发明晶体管器件的开态电流Ion=2.64×10-5A·μm-1;晶体管器件的亚阈值摆幅为25.33mV·dec-1。同时可以发现,在关态电流相差不大的情况下,本发明晶体管器件的开态电流远远大于未使用新型源电极的晶体管器件的电流,其根本原因在于,浮空肖特基接触电极与源区体硅的功函数差相当于相当大的负电压,抬升了浮空肖特基接触电极下的能带,增大源区价带和沟道区导带之间的能带重叠区,导致隧穿电流增大。因此,本发明提高了TFET的电流驱动能力,获得了更大的开关电流比(Ion/Ioff)和较小的亚阈值摆幅。
如图3所示,是本发明晶体管器件和未使用新型源电极的晶体管器件的能带对比图,本发明晶体管器件与未使用新型源电极的晶体管器件对比可知,本发明晶体管器件的新型源电极结构,增大了源区价带和沟道区导带之间的能带重叠区,减小了隧穿距离,增大了隧穿电流。因此本发明器件很好地改善了开态电流、开关电流比、亚阈值摆幅。
优选的,还可以在漏区采用同源区相似的新型电极结构,来抬升漏区能带,减小栅压反偏时的漏电流,进而减小双极性。例如,所述晶体管还可另外包括浮空设置的金属材料的肖特基电极,该肖特基电极与所述漏区7形成肖特基接触,且该肖特基电极设置于靠近所述漏电极3的位置。
以上的具体实施例仅仅是对本发明的构思所作的举例和说明。本领域的技术人员应该理解,在不脱离本发明的精神和原则的情况下,各种修改和替换,如:隧穿场效应晶体管的类型,不限于N-TFET结构、P-TFET结构,水平TFET结构、垂直TFET结构;栅极的结构,不限于采用单栅、双物质栅结构、多栅结构、环栅结构等;栅介质层不限于采用SiO2栅介质层、高k栅介质层、高k与SiO2堆叠栅介质层等;沟道区靠近隧穿结的重掺杂薄层结构也不限于本实施例的情形;源区和沟道区还采用不同半导体材料的异质结构,这些改变均应包含在本发明的保护范围之内。
本发明的隧穿场效应晶体管,具有以下有益效果:本发明在传统的TFET器件基础上,在靠近所述源区和沟道区之间的接触面的位置浮空设置肖特基电极,肖特基电极与源区形成肖特基接触,肖特基电极和源电极构成了新型源电极结构,新型源电极结构中高功函数金属材料的浮空肖特基接触电极,可以有效地抬升肖特基接触电极下的能带,增大源区价带和沟道区导带之间的能带重叠区,减小隧穿距离,提高开态电流。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。

Claims (3)

1.一种隧穿场效应晶体管,其特征在于,包括连接于栅电极、源电极和漏电极之间的:源区、沟道区和漏区,所述源区和所述漏区之间被所述沟道区隔离开,所述源电极为欧姆接触电极并与源区形成欧姆接触,漏电极为欧姆接触电极并与漏区形成欧姆接触;
其中,所述晶体管还包括浮空设置的金属材料的第一肖特基电极,所述第一肖特基电极与所述源区形成肖特基接触,且所述第一肖特基电极设置于靠近所述源区和沟道区之间的接触面的位置;
所述源区为P型重掺杂且所述漏区为N型重掺杂,或者所述源区为N型重掺杂且所述漏区为P型重掺杂;所述沟道区为N型弱掺杂或者P型弱掺杂;
所述晶体管还包括浮空设置的金属材料的第二肖特基电极,所述第二肖特基电极与所述漏区形成肖特基接触,且所述第二肖特基电极设置于靠近所述漏电极的位置。
2.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述沟道区的上侧设置第一栅介质层,所述第一栅介质层的上侧设置第一栅电极,所述沟道区的下侧设置第二栅介质层,所述第二栅介质层的下侧设置第二栅电极,所述第一栅电极和第二栅电极具有相同的功函数,第一栅电极、第一栅介质层、沟道区、第二栅介质层、第二栅电极五者的两端均对齐,所述源区和漏区分设在所述沟道区的左右两侧,所述源电极设置在所述源区的左侧,所述漏电极设置在所述漏区的右侧;
其中,所述第一肖特基电极的数量为两个,且两个所述第一肖特基电极分设在所述源区的上下两侧。
3.根据权利要求1或2所述的隧穿场效应晶体管,其特征在于,所述源区的掺杂浓度为1×1019cm-3,所述沟道区的掺杂浓度为1×1016cm-3,所述漏区的掺杂浓度为5×1018cm-3
CN201811320069.7A 2018-11-07 2018-11-07 隧穿场效应晶体管 Active CN109560128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811320069.7A CN109560128B (zh) 2018-11-07 2018-11-07 隧穿场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811320069.7A CN109560128B (zh) 2018-11-07 2018-11-07 隧穿场效应晶体管

Publications (2)

Publication Number Publication Date
CN109560128A CN109560128A (zh) 2019-04-02
CN109560128B true CN109560128B (zh) 2022-03-11

Family

ID=65865933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811320069.7A Active CN109560128B (zh) 2018-11-07 2018-11-07 隧穿场效应晶体管

Country Status (1)

Country Link
CN (1) CN109560128B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512546A (zh) * 2021-12-31 2022-05-17 北京大学 冷源肖特基晶体管及其制备工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576723A (zh) * 2015-01-22 2015-04-29 湘潭大学 一种具有高开态电流的n型隧穿场效应晶体管及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721982B2 (en) * 2015-03-27 2017-08-01 Ecole Polytechnique Federale De Lausanne (Epfl) One transistor active pixel sensor with tunnel FET

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576723A (zh) * 2015-01-22 2015-04-29 湘潭大学 一种具有高开态电流的n型隧穿场效应晶体管及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《一种新型源电极的DMDG 隧穿场效应晶体管》;柯亚威;《半导体技术》;20181031;第43卷(第10期);第760-765页 *

Also Published As

Publication number Publication date
CN109560128A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
CN103268889A (zh) 一种无结型横向隧穿场效应晶体管
CN103296081B (zh) 一种横向双扩散金属氧化物半导体场效应晶体管
CN103500758A (zh) 半栅极控制源极肖特基势垒型隧穿场效应晶体管
WO2019157819A1 (zh) 一种具有三维沟道的复合栅igbt芯片
CN106057868A (zh) 一种纵向超结增强型mis hemt器件
US8853824B1 (en) Enhanced tunnel field effect transistor
WO2019085850A1 (zh) Igbt功率器件
CN109755311B (zh) 一种沟槽型功率晶体管
CN105702721B (zh) 一种新型非对称双栅隧穿场效应晶体管
US8742427B2 (en) Semiconductor element
US9704992B2 (en) Drain extension region for tunnel FET
CN109560128B (zh) 隧穿场效应晶体管
CN108389896B (zh) 一种有效抑制双极性电流的双栅隧穿场效应晶体管
WO2012116522A1 (zh) 一种叉指型栅结构的低功耗隧穿场效应晶体管
CN109980015B (zh) 一种有效增大开态电流的隧穿场效应晶体管
CN103151390B (zh) 一种隧穿场效应晶体管
CN105870182B (zh) 一种三明治结构双栅垂直隧穿场效应晶体管
CN102790090A (zh) 一种基于高k材料的ldmos器件
CN110459541A (zh) 一种平面互补型隧穿场效应晶体管反相器
WO2011160424A1 (zh) 一种栅控pn场效应晶体管及其控制方法
CN202772140U (zh) 一种基于高k材料的ldmos器件
KR20180049569A (ko) 듀얼 게이트를 갖는 무접합 터널링 전계효과 트랜지스터
CN113782598B (zh) 一种非对称双栅结构的纳米管隧穿晶体管
CN110797408A (zh) 一种动态阈值隧穿场效应双栅器件
KR20160096815A (ko) 들려진 드레인 영역을 갖는 터널링 전계효과 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant