CN105702721B - 一种新型非对称双栅隧穿场效应晶体管 - Google Patents
一种新型非对称双栅隧穿场效应晶体管 Download PDFInfo
- Publication number
- CN105702721B CN105702721B CN201610251263.9A CN201610251263A CN105702721B CN 105702721 B CN105702721 B CN 105702721B CN 201610251263 A CN201610251263 A CN 201610251263A CN 105702721 B CN105702721 B CN 105702721B
- Authority
- CN
- China
- Prior art keywords
- region
- heavily doped
- doped region
- dielectric material
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 23
- 230000005641 tunneling Effects 0.000 title claims abstract description 22
- 239000003989 dielectric material Substances 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 5
- 230000005611 electricity Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种新型非对称双栅隧穿场效应晶体管，由顶部栅电极、底部栅电极、源电极、漏电极、p型重掺杂pocket区、沟道区、第一n型重掺杂区、第二n型重掺杂区、第一高K栅介质材料、第二高K栅介质材料、二氧化硅氧化层组成。本发明利用非对称栅极结构将隧穿器件陡峭的亚阈值摆幅和无结器件的较大开态电流优点相结合，当该新器件工作在亚阈值区时主要是无结器件工作，这样可以拥有更好的亚阈值特性，比如陡峭的亚阈值摆幅，而在开态时主要是无结器件工作，这样可以拥有更大的驱动电流。综合两种状态的变化，新型器件可以有效地提高器件的基本电学特性。
Description
技术领域
本发明涉及半导体集成电路用器件,主要是一种新型非对称双栅隧穿场效应晶体管。
背景技术
由于传统的MOSFET是基于载流子热激发原理工作的，所以在室温下其亚阈值摆幅的极限值为60mV/decade。所以随着器件特征尺寸的不断缩小由于受到器件亚阈值摆幅极限值的限制因而减小工作电压将不能有效地降低MOSFET器件的功耗。为了解决这一问题，研究人员提出了一种基于量子隧穿效应工作原理的全新半导体器件——隧穿场效应晶体管(TFET)。TFET器件已经被证实其亚阈值摆幅在室温下可以突破MOSFET亚阈值摆幅60mV/decade这一理论极限值，这有利于减小器件的工作电压，降低器件的功耗，因此它被看作未来低功耗应用领域的候选器件之一。TFET器件要想成为性能优越的开关器件就必须具有尽可能小的亚阈值摆幅、尽量大的开态电流和足够小的关态泄漏电流。然而不幸的是由于TFET器件中存在着较大的隧穿电阻导致载流子隧穿几率大大降低，因而其开态电流要明显的低于MOSFET的开态电流值，所以这一缺陷限制了它在实际电路中的应用。为了改善这些缺陷，很多技术手段在相关文献中报道，尽管采用这么多的技术对器件特性有一些改善但是目前一些技术指标依然不能满足半导体工业的要求，这就要求研究人员要提出更加新颖的结构使器件的技术指标满足半导体工业对器件的各项要求。
随着MOSFET器件尺寸的不断缩小对超浅结工艺的要求越来越苛刻，为了降低制造工艺的难度，研究人员提出了一种被称为无结场效应晶体管(junctionless field effecttransistor，JLFET)的半导体器件。顾名思义该器件不像MOSFET器件那样需要在制作工艺中向本征半导体中掺杂不同类型的元素来形成p-n结，而是该器件的源极区、漏极区和沟道区都是掺杂的相同类型相同浓度的元素，故而可以避免浅结工艺的苛刻要求。无结场效应晶体管具有制造工艺简单以及电学特性优良的特点也使其成为一类被热门研究的半导体器件。尽管无结场效应晶体管比MOSFET拥有更好的电学特性和更好的稳定性，但是它的亚阈值摆幅仍然和MOSFET器件一样不能突破60mV/decade这一理论极限值，因而限制了它在很多方面的应用。
综上所述，TFET器件由于其具有较小的亚阈值摆幅使其被广泛应用在低功耗区域潜力，目前由于其较小的开态电流阻止了这种潜力被进一步发挥。JLFET器件具有较优良的电学特性以及较稳定的特点，然而其亚阈值摆幅依然受到60mV/decade这一理论极限值的限制，导致其很难被广泛的应用。
发明内容
本发明基于以上两类器件各自的优缺点，在本发明中，我们将上述两类器件的优点结合从而提出了一种高性能的半导体器件，这里我们称它为非对称双栅隧穿晶体管。非对称双栅隧穿晶体管在结合了TFET器件陡峭的亚阈值摆幅和无结场效应晶体管具有较大开态电流优点的情况下尽可能地提高该新结构的电学特性，从而尽量地满足半导体工业对器件的各项指标要求。非对称双栅隧穿晶体管的仿真结果表明其电学特性方面，例如开态电流、开关电流比和亚阈值摆幅都有显著地改善。
实现本发明目的技术方案：
本发明一种新型非对称双栅隧穿场效应晶体管，包括顶部栅电极、底部栅电极、源电极、漏电极、p型重掺杂pocket区、沟道重叠区、第一n型重掺杂区、第二n型重掺杂区、第一高K栅介质材料、第二高K栅介质材料和二氧化硅氧化层。所述顶部栅电极与底部栅电极位于沟道上下位置，为非对称结构，并且顶部栅电极与底部栅电极具有不同的功函数；顶部栅电极与底部栅电极存在重叠区域沟道重叠区；顶部栅电极与沟道重叠区之间设有第二高K栅介质材料，顶部栅电极、沟道重叠区、第二高K栅介质材料的两端对齐，p型重掺杂pocket区和第一n型重掺杂区设置在沟道重叠区的两侧；p型重掺杂pocket区、沟道重叠区和第一n型重掺杂区位于第二n型重掺杂区之上；第一高K栅介质材料与p型重掺杂pocket区两端对齐，设置在第二n型重掺杂区下方，源电极与p型重掺杂pocket区和第二n型重掺杂区同时形成欧姆接触；漏电极与第一n型重掺杂区和第二n型重掺杂区同时形成欧姆接触；源电极与第二高K栅介质材料之间设有二氧化硅氧化层；漏电极与第二高K栅介质材料之间设有二氧化硅氧化层；第一高K栅介质材料的两侧也分别设有二氧化硅氧化层。
所述的p型重掺杂pocket区的掺杂浓度为1×1020cm-3。
所述额沟道区的掺杂浓度不大于1×1017cm-3。
所述的n型重掺杂区与n型重掺杂区掺杂一致，且浓度为1×1019-1×1020cm-3。
本发明利用非对称栅极结构将TFET器件陡峭的亚阈值摆幅和无结场效应晶体管的较大开态电流优点相结合，在该新器件工作在亚阈值区时主要是TFET器件工作，这样可以拥有更好的亚阈值特性，比如陡峭的亚阈值摆幅，而在开态时主要是无结场效应晶体管工作，这样可以拥有更大的驱动电流。综合两种状态的变化，新型器件可以提高器件的基本电学特性。
附图说明
图1是新型非对称双栅隧穿场效应晶体管结构示意图。
图2是新型非对称双栅隧穿场效应晶体管的转移特性曲线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明进行具体阐述。
如图1所示，一种新型非对称双栅隧穿场效应晶体管，其特征在于：由顶部栅电极1、底部栅电极2、源电极3、漏电极4、p型重掺杂pocket区5、沟道重叠区6、第一n型重掺杂区7a第二、n型重掺杂区7b、第一高K栅介质材料8a、第二高K栅介质材料8b、二氧化硅氧化层9组成。其中，所述顶部栅电极1与底部栅电极2位于沟道上下位置，为非对称结构并且顶部栅电极1与底部栅电极2具有不同的功函数；顶部栅电极1与底部栅电极2存在重叠区域沟道重叠区6；顶部栅电极1与沟道重叠区6之间设有第二高K栅介质材料8b，顶部栅电极1、沟道重叠区6、第二高K栅介质材料8b的两端对齐，p型重掺杂pocket区5和第一n型重掺杂区7a设置在沟道重叠区6的两侧；p型重掺杂pocket区5、沟道重叠区6和第一n型重掺杂区7a位于第二n型重掺杂区7b之上；第一高K栅介质材料8a与p型重掺杂pocket区5两端对齐，设置在第二n型重掺杂区7b下方，源电极3与p型重掺杂pocket区5和第二n型重掺杂区7b同时形成欧姆接触；漏电极4与第一n型重掺杂区7a和第二n型重掺杂区7b同时形成欧姆接触；源电极3与第二高K栅介质材料8b之间设有二氧化硅氧化层9；漏电极4与第二高K栅介质材料8b之间设有二氧化硅氧化层9；第一高K栅介质材料8a的两侧也分别设有二氧化硅氧化层9。
其中p型重掺杂pocket区5的掺杂浓度为1×1020cm-3；沟道区6的掺杂浓度不大于1×1017cm-3；n型重掺杂区7a与n型重掺杂区7b掺杂一致，且浓度为1×1019-1×1020cm-3。
如图2所示，是40纳米栅极长度非对称双栅隧穿场效应晶体管的转移特性曲线。当栅电极偏压VGS＝0V且漏电极偏压VDS＝1.0V时，器件的关态泄漏电流IOFF＝9.14×10-15A/μm；栅电极偏压VGS＝1.0V且漏电极偏压VDS＝1.0V时，器件的开态电流ION＝3.02×10-4A/μm；器件的点亚阈值摆幅和平均亚阈值摆幅分别为35mV/decade和54mV/decade。通过以上数据可以看出非对称双栅隧穿场效应晶体管的开态电流和开关电流比有得到了显著地提升。这表明了非对称双栅隧穿场效应晶体管器件很好的将隧穿晶体管陡峭的亚阈值摆幅与无结晶体管较大的开态电流结合，使器件的电学特性显著地提升，尤其是较好地解决了隧穿晶体管由于隧穿电阻过大而导致的开态电流较小这一问题。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
Claims (4)
1.一种新型非对称双栅隧穿场效应晶体管，其特征在于：包括顶部栅电极(1)、底部栅电极(2)、源电极(3)、漏电极(4)、p型重掺杂口袋区(5)、沟道重叠区(6)、第一n型重掺杂区(7a)、第二n型重掺杂区(7b)、第一高K栅介质材料(8a)、第二高K栅介质材料(8b)、二氧化硅氧化层(9)；所述顶部栅电极(1)与底部栅电极(2)位于沟道上下位置，为非对称结构，并且顶部栅电极(1)与底部栅电极(2)具有不同的功函数；顶部栅电极(1)与底部栅电极(2)存在重叠区域沟道重叠区(6)；顶部栅电极(1)与沟道重叠区(6)之间设有第二高K栅介质材料(8b)，顶部栅电极(1)、沟道重叠区(6)、第二高K栅介质材料(8b)的两端对齐，p型重掺杂口袋区(5)和第一n型重掺杂区(7a)设置在沟道重叠区(6)的两侧；p型重掺杂口袋区(5)、沟道重叠区(6)和第一n型重掺杂区(7a)位于第二n型重掺杂区(7b)之上；第一高K栅介质材料(8a)与p型重掺杂口袋区(5)两端对齐，设置在第二n型重掺杂区(7b)下方，源电极(3)与p型重掺杂口袋区(5)和第二n型重掺杂区(7b)同时形成欧姆接触；漏电极(4)与第一n型重掺杂区(7a)和第二n型重掺杂区(7b)同时形成欧姆接触；源电极(3)与第二高K栅介质材料(8b)之间设有二氧化硅氧化层(9)；漏电极(4)与第二高K栅介质材料(8b)之间设有二氧化硅氧化层(9)；第一高K栅介质材料(8a)的两侧也分别设有二氧化硅氧化层(9)。
2.根据权利要求1所述非对称双栅隧穿场效应晶体管，其特征在于：p型重掺杂口袋区(5)的掺杂浓度为1×1020cm-3。
3.根据权利要求1所述非对称双栅隧穿场效应晶体管，其特征在于：沟道区(6)的掺杂浓度不大于1×1017cm-3。
4.根据权利要求1所述非对称双栅隧穿场效应晶体管，其特征在于：第一n型重掺杂区(7a)与第二n型重掺杂区(7b)掺杂一致，且浓度为1×1019-1×1020cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610251263.9A CN105702721B (zh) | 2016-04-20 | 2016-04-20 | 一种新型非对称双栅隧穿场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610251263.9A CN105702721B (zh) | 2016-04-20 | 2016-04-20 | 一种新型非对称双栅隧穿场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105702721A CN105702721A (zh) | 2016-06-22 |
| CN105702721B true CN105702721B (zh) | 2018-12-25 |
Family
ID=56216303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610251263.9A Active CN105702721B (zh) | 2016-04-20 | 2016-04-20 | 一种新型非对称双栅隧穿场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105702721B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731684B (zh) * | 2016-08-12 | 2020-04-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106298878B (zh) * | 2016-09-28 | 2019-12-10 | 中国科学院微电子研究所 | 一种双栅mosfet结构及其制备方法 |
| CN109755306B (zh) * | 2019-01-10 | 2021-07-06 | 电子科技大学 | 一种无结型双栅线隧穿场效应晶体管 |
| CN113169221B (zh) * | 2020-07-17 | 2023-06-27 | 北京大学深圳研究生院 | 无结纳米线场效应晶体管及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894864A (zh) * | 2009-05-22 | 2010-11-24 | 中芯国际集成电路制造(上海)有限公司 | 双栅极场效应晶体管 |
| US20120043607A1 (en) * | 2010-08-18 | 2012-02-23 | Mathieu Luisier | Tunneling Field-Effect Transistor with Low Leakage Current |
| US20150179800A1 (en) * | 2013-12-06 | 2015-06-25 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method device and operation method of said device |
| CN105118858A (zh) * | 2015-08-17 | 2015-12-02 | 电子科技大学 | 纵向隧穿场效应晶体管 |
| US20160043234A1 (en) * | 2014-07-24 | 2016-02-11 | Ecole Polytechnique Federale De Lausanne (Epfl) | Semiconductor tunneling device |
-
2016
- 2016-04-20 CN CN201610251263.9A patent/CN105702721B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894864A (zh) * | 2009-05-22 | 2010-11-24 | 中芯国际集成电路制造(上海)有限公司 | 双栅极场效应晶体管 |
| US20120043607A1 (en) * | 2010-08-18 | 2012-02-23 | Mathieu Luisier | Tunneling Field-Effect Transistor with Low Leakage Current |
| US20150179800A1 (en) * | 2013-12-06 | 2015-06-25 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method device and operation method of said device |
| US20160043234A1 (en) * | 2014-07-24 | 2016-02-11 | Ecole Polytechnique Federale De Lausanne (Epfl) | Semiconductor tunneling device |
| CN105118858A (zh) * | 2015-08-17 | 2015-12-02 | 电子科技大学 | 纵向隧穿场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105702721A (zh) | 2016-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702721B (zh) | 一种新型非对称双栅隧穿场效应晶体管 | |
| CN104854703B (zh) | 缩小尺寸的共振隧穿场效应晶体管 | |
| CN102484132B (zh) | 隧道场效应器件 | |
| Ravindran et al. | Gate all around nanowire TFET with high ON/OFF current ratio | |
| CN108231903A (zh) | 一种带软恢复体二极管的超结功率mosfet | |
| CN108337917A (zh) | 电力变换装置 | |
| CN112420694A (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
| CN107819027A (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| Kumar et al. | A novel step-channel tfet for better subthreshold swing and improved analog/rf characteristics | |
| WO2021120766A1 (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| CN104051528A (zh) | 带内隧道fet | |
| KR101576267B1 (ko) | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | |
| CN116646401B (zh) | 一种碳化硅异质结的共源共栅mosfet器件 | |
| CN103151390B (zh) | 一种隧穿场效应晶体管 | |
| Bagga et al. | Recent research trends in gate engineered tunnel FET for improved current behavior by subduing the ambipolar effects: A review | |
| CN104409498A (zh) | 石墨烯微分负阻晶体管 | |
| CN105870182B (zh) | 一种三明治结构双栅垂直隧穿场效应晶体管 | |
| CN103531620A (zh) | 一种基于n型注入层的igbt芯片及其制造方法 | |
| US20120200342A1 (en) | gate controlled pn field-effect transistor and the control method thereof | |
| CN109560128B (zh) | 隧穿场效应晶体管 | |
| CN105870170B (zh) | 一种肖特基结隧穿场效应晶体管 | |
| CN102354708B (zh) | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 | |
| CN202616237U (zh) | 一种快速超结纵向双扩散金属氧化物半导体管 | |
| Singh et al. | Drain Current and Transconductance Analysis of GaN GAA Nanowire FET with High K Dielectric | |
| CN107785436A (zh) | 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |