CN101894864A - 双栅极场效应晶体管 - Google Patents

Abstract

本发明提供了一种双栅极场效应晶体管，包括：器件层，所述器件层具有相对的第一、第二表面；位于器件层内、相互隔离并且导电类型相异的源极以及漏极以及位于源极和漏极之间的沟道区；所述沟道区沿器件层第一表面向第二表面依次包括第一口袋注入区、源连接区以及第二口袋注入区；所述第一、第二口袋注入区均与漏极电连接，所述源连接区与源极电连接；位于器件层第一表面上与第一口袋注入区位置相对应的第一栅极结构；位于器件层第二表面上与第二口袋注入区位置相对应的第二栅极结构。本发明所述双栅极场效应晶体管具有高度的响应速度，灵敏的开关特性，且满足了小尺寸下器件按比例缩小后降低能耗的需求，避免了一系列二级效应的产生。

Description

双栅极场效应晶体管

技术领域

本发明涉及一种场效应晶体管，尤其涉及一种双栅极场效应晶体管。

背景技术

在半导体超大规模集成电路的发展过程中，晶体管在CMOS器件按比例缩小(scaling)的引导下，密度和性能遵循摩尔定律得到持续化和系统化增长。然而当半导体行业发展到45纳米节点或者更小尺寸的时候，芯片的功耗和功耗密度已经逐渐形成一项亟需解决的问题，导致功耗困难的出现原因是器件密度不断增大，而电源电压长期以来保持了以5V作为各级工艺的标准。因此外置电压源按比例缩小(VDD-scaling)已经愈发成为一个限制金属氧化物场效应晶体管(MOSFET)发展的瓶颈。

目前，有人提出这样一种理论，在金属氧化物场效应晶体管中使用栅极偏压诱导能带隧穿效应(band to band-tunneling)可以不受外置电压源按比例缩小(VDD-scaling)的限制，载流子在上述效应中无须跨越势垒而是直接经过隧穿实现载流子的移动，形成电流，可以有效降低器件的能耗。基于上述理论，Chenming Hu等人在“VLSI Technology，Systems and Applications，2008.VLSI-TSA 2008.International Symposium on”(2008年国际超大型积体电路技术、系统暨应用(VLSI-TSA)研讨会论文集)的第14至15页首次公开了通过采用绿色晶体管(Green Transistor)降低外置电压源的方案，文章名称为“GreenTransistor-A VDD Scaling Path for Future Low Power ICs”。

如图1所示，为上述绿色晶体管的剖面结构图，包括：绝缘体上硅(SOI)10，所述绝缘体上硅10包括基底100、埋氧层110和顶层硅101；依次位于顶层硅101上的栅介质层106以及栅电极107，两者构成了绿色晶体管的栅极结构；所述绿色晶体管还包括位于顶层硅101内、栅介质层106两侧的源极102、漏极103，所述源极102与漏极103的导电类型相异；还包括位于顶层硅101内的相邻的口袋注入区104和浅掺杂区105，所述相邻的口袋注入区104和浅掺杂区105与栅介质层106的位置相对应，所述口袋注入区104的导电类型与漏极103相同，并通过浅掺杂区105与漏极103电连接；所述口袋注入区104的深度小于浅掺杂区105，源极102延伸过口袋注入区104的底部与浅掺杂区105相邻。

下面以P型绿色晶体管(口袋注入区104的导电类型为P型、源极102的导电类型为N型、漏极103的导电类型为P型)为例，对其工作原理进行进一步介绍。

如图2所示，为P型绿色晶体管的P型口袋注入区104附近的能带图，其中虚线部分为晶体管关闭时的能带，实线部分为晶体管开启时的能带。在关闭状态下，即栅极未加载偏压时，导带Ec底部比价带Ev顶部电势位高，导带Ec和价带Ev之间存在很大的势垒，此时P型口袋注入区104与N型源极102之间不会产生载流子转移。在开启状态下，即栅极加载负偏压时，P型口袋注入区104电势降低，能带进一步向上弯曲，使得价带Ev的顶部电势位超过了导带Ec底部，导带Ec和价带Ev之间形成了隧道效应。结合图3所示，当源极102、漏极103之间存在正向电压时，P型口袋注入区104的电子将向N型源极102隧穿形成连续的电子流，同时P型口袋注入区104内的空穴将经由浅掺杂区105流向P型漏极103，从而器件能够工作。

与现有的MOS晶体管主要依靠一种载流子导通不同，绿色晶体管的电流同时包括电子和空穴，因此，其亚阈值电压摆幅较小，小于60mV/decade，甚至可以小于10mV/decade，且阈值电压远低于现有的MOS晶体管，可以低至0.2V，同等尺寸下的能耗远小于现有的MOS器件，是深纳米尺寸替代MOS晶体管器件的良好选择。

目前绿色晶体管的概念仅处于理论模型的研究，而实际应用于半导体的制造工艺尚无报道。

发明内容

本发明解决的问题是提供一种场效应晶体管结构，与现有的CMOS工艺相兼容，并满足器件尺寸按比例缩小后降低能耗的需求。

为解决上述问题，本发明提供了一种双栅极场效应晶体管，包括：

器件层，所述器件层具有相对的第一表面和第二表面；

位于器件层内、相互隔离并且导电类型相异的源极以及漏极；

位于源极和漏极之间的沟道区，所述沟道区沿器件层的第一表面向第二表面依次包括第一口袋注入区、源连接区以及第二口袋注入区；所述第一口袋注入区、第二口袋注入区均与漏极相电连接；所述源连接区与源极相电连接；

位于器件层的第一表面上与第一口袋注入区位置相对应的第一栅极结构，所述第一栅极结构包括第一栅介质层和第一栅电极；

位于器件层的第二表面上与第二口袋注入区位置相对应的第二栅极结构，所述第二栅极结构包括第二栅介质层和第二栅电极。

作为优选方案，在漏极与沟道区之间还形成有浅掺杂区，所述浅掺杂区的导电类型与漏极相同，掺杂浓度较漏极的掺杂浓度低。

作为优选方案，第一口袋注入区与第二口袋注入区关于源连接区对称；第一栅极结构与第二栅极结构关于沟道区对称。

制作器件层的材料包括Si、Ge、SiGe、GaAs、InP、InAs以及InGaAs。

本发明提供的另一种双栅极场效应晶体管，包括：

绝缘体上硅，所述绝缘体上硅包括硅基底、依次位于硅基底上的绝缘层和顶层硅；

位于顶层硅内互相隔离且导电类型相异的源极、漏极；

位于源极、漏极之间的沟道体，所述沟道体具有在源极、漏极之间延伸且垂直于顶层硅表面的第一侧面和第二侧面，所述第一侧面和第二侧面相对；沿所述第一侧面至第二侧面方向所述沟道体包括并行排列的第一口袋注入区、第二口袋注入区以及位于第一口袋注入区与第二口袋注入区之间的源连接区，所述第一口袋注入区、第二口袋注入区均与漏极电连接，所述源连接区与源极电连接；

位于沟道体的第一侧面上的第一栅极结构，所述第一栅极结构包括第一栅介质层和第一栅电极；

位于沟道体的第二侧面上的第二栅极结构，所述第二栅极结构包括第二栅介质层和第二栅电极。

作为优选方案，在漏极与沟道区之间还形成有浅掺杂区，所述浅掺杂区的导电类型与漏极相同，掺杂浓度较漏极的掺杂浓度低。

作为优选方案，所述第一口袋注入区与第二口袋注入区关于源连接区对称；第一栅极结构与第二栅极结构关于沟道体对称。

作为优选方案，所述沟道区截面宽度范围为5-50nm、长度范围为5-50nm、高度范围为5-100nm。

作为优选方案，所述第一栅介质层还覆盖源极和漏极，所述第二栅介质层还覆盖源极和漏极。

与现有的绿色晶体管相比，本发明所提供的双栅极场效应晶体管亚阈值摆幅小，阈值电压低，满足了小尺寸下器件按比例缩小后降低能耗的需求，并避免了一系列二级效应的产生；且通过在第一栅电极和第二栅电极上加电压控制晶体管的开启和关闭，具有响应速度快，开关特性灵敏的特点。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。

图1为现有的P型绿色晶体管结构模型示意图；

图2为现有的P型绿色晶体管口袋注入区能带图；

图3为现有的P型绿色晶体管开启状态载流子迁移示意图；

图4本发明的第一实施例的双栅极场效应晶体管剖面结构示意图；

图5本发明的第二实施例的双栅极场效应晶体管剖面结构示意图；

图6为本发明的第二实施例的N型沟道双栅极场效应晶体管剖面结构示意图；

图7a为N型沟道双栅极场效应晶体管关闭状态的沟道区能带示意图；

图7b为N型沟道双栅极场效应晶体管开启状态的沟道区能带示意图；

图8为本发明的第二实施例的P型沟道双栅极场效应晶体管剖面结构示意图；

图9a为P型沟道型双栅极场效应晶体管关闭状态的沟道区能带示意图；

图9b为P型沟道型双栅极场效应晶体管开启状态的沟道区能带示意图；

图10为本发明第二实施例的P型沟道的立体结构双栅极场效应晶体管的结构示意图。

具体实施方式

从现有技术已知，绿色晶体管在小尺寸下具有较低的能耗以及稳定的器件特性，满足了VDD按比例缩小的低能耗需求，在此基础上，本发明提供一种新的双栅极场效应晶体管。

下面结合说明书附图，对本发明的具体实施例作具体介绍。

图4为本发明提供的第一个实施例的双栅极场效应晶体管剖面结构示意图。包括：

器件层200，所述器件层200具有相对的第一表面和第二表面；

位于器件层200内相互隔离并且导电类型相异的源极1以及漏极2；

位于源极1和漏极2之间的沟道区；

所述沟道区沿器件层200的第一表面向第二表面方向依次包括第一口袋注入区3a、源连接区4、以及第二口袋注入区3b；所述第一口袋注入区3a、第二口袋注入区3b均与漏极2电连接，即导电类型相同；所述源连接区4与源极1电连接，即导电类型相同。

所述双栅极场效应晶体管还包括依次位于器件层200的第一表面上的与第一口袋注入区3a位置相对应第一栅介质层6a和第一栅电极7a，所述第一栅介质层6a与第一栅电极7a构成第一栅极结构；依次位于器件层200的第二表面上的与第二口袋注入区3b位置相对应的第二栅介质层6b和第二栅电极7b，所述第二栅介质层6b与第二栅电极7b构成第二栅极结构。

其中，沟道区的沟道长度与第一口袋注入区3a、第二口袋注入区3b以及源连接区4的尺寸有关，在实际工艺中可根据需要进行调整；

为了便于工艺制造，作为优选方案，第一口袋注入区3a与第二口袋注入区3b关于源连接区4对称，所述对称是指第一口袋注入区3a与第二口袋注入区3b的位置对称，所述对称还指第一口袋注入区3a与第二口袋注入区3b采用相同的材质以及几何尺寸。

所述第一栅极结构与第二栅极结构关于沟道区也对称，所述对称具有与上述相同的含义。

制作器件层200的材料可以为Si、Ge、SiGe、GaAs、InP、InAs以及InGaAs，以与现有的CMOS制造工艺相兼容。

上述器件层200可以利用常规的衬底形成，比如在衬底上形成第一栅极结构，包括第一栅介质层和第一栅电极；在衬底内部形成第二栅极结构，包括第二栅介质和第二栅电极；在第一栅极结构与第二栅极结构之间形成沟道区，所述沟道区包括第一口袋注入区、源连接区以及第二口袋注入区，在沟道区的两侧形成源极、漏极。

所述第二栅极结构位于衬底内部，比如可以在衬底内距离表面一定间隔处形成有沟槽，所述第二栅极结构所包括的第二栅介质层和第二栅电极均位于沟槽内，并且所述第二栅电极与衬底之间完全电学隔离，比如可以通过空气隔离即衬底与第二栅电极之间具有空隙，还可以通过在衬底与第二栅电极之间形成绝缘层进行隔离。

如图5所示，为本发明提供的第二个实施例的双栅极场效应晶体管剖面结构示意图。与上述图4所示器件结构相比，在漏极2与沟道区之间还形成有浅掺杂区5，所述浅掺杂区5与第一口袋注入区3a、源连接区4、第二口袋注入区3b均相邻，所述浅掺杂区5的导电类型与漏极2相同，但掺杂浓度较漏极2的掺杂浓度低。形成所述浅掺杂区5的目的在于进一步减小沟道区尤其是口袋注入区与漏极之间的漏电压，同时提高口袋注入区与漏极2之间的载流子迁移速率。

在本实施例中，所述第一栅极结构与第二栅极结构还覆盖浅掺杂区5。

在上述图5所示的双栅极场效应晶体管，其沟道类型可以分为N型和P型。

下面以沟道类型为N型为例加以说明，请参照图6，为N型沟道双栅极场效应晶体管剖面结构示意图。其中，第一口袋注入区203a、第二口袋注入区203b的导电类型均为N+型；源极201、源连接区204的导电类型均为P+型；漏极202的导电类型为N+型；浅掺杂区205的导电类型为N-型。

图7a以及图7b为图6所示双栅极场效应晶体管处于关闭和开启状态下沟道区的能带图。结合图6、图7a以及图7b下面讨论N型沟道双栅极场效应晶体管的工作原理，其中P+源极201接地。

首先参照图7a和图6，当第一栅电极207a和第二栅电极207b的电压Vg1、Vg2置为零或接地时，此时N+型的第一口袋注入区203a、第二口袋注入区203b以及P+型源连接区204的价带Ev顶部的电势位均比导带Ec的底部低，导带Ec与价带Ev之间存在势垒，在N+型第一口袋注入区203a与P+型源连接区204之间以及N+型第二口袋注入区203b与P+型源连接区204之间均不会发生明显的载流子迁移，整个晶体管处于不工作状态即N型沟道双栅极场效应晶体管关闭。

再结合图7b和图6，当第一栅电极207a和第二栅电极207b电压Vg1、Vg2为正电压时，N+型的第一口袋注入区203a、第二口袋注入区203b以及P+型源连接区204的能带进一步向上弯曲；当两栅极的电压Vg1、Vg2均超过了阈值电压后，能带弯曲足够大，使得在P+型源连接区204与N+型第一口袋注入区203a的界面附近以及P+型源连接区204与N+型第二口袋注入区203b的界面附近，价带Ev顶部的电势位均超过了导带Ec的底部，导带Ec与价带Ev之间形成隧道效应，此时晶体管处于开启状态。若在源、漏极之间外加偏压，即N+型漏极202的外置电压Vdd为正电压时，P+型源连接区204的电子将向两侧N+型的第一口袋注入区203a、第二口袋注入区203b隧穿，并经由N-型浅掺杂区205向N+型漏极202迁移，而P+型源连接区204所产生的空穴向P+型源极201迁移，上述两种载流子的迁移将在沟道区内将形成连续稳定的电流。

图8为P型沟道双栅极场效应晶体管结构示意图，其中，第一口袋注入区303a、第二口袋注入区303b的导电类型均为P+型；源极301、源连接区304的导电类型均为N+型；漏极302的导电类型为P+型；浅掺杂区305的导电类型为P-型。

图9a以及图9b为图8所示双栅极场效应晶体管处于关闭和开启状态下沟道区的能带图。结合图8、图9a以及图9b，下面讨论P型沟道双栅极场效应晶体管的工作原理，其中N+型源极301接地。

首先参照图9a和图8，当第一栅电极307a和第二栅电极307b的电压Vg1、Vg2置为零或接地时，P型沟道双栅极场效应晶体管关闭，此时P+型的第一口袋注入区303a、第二口袋注入区303b以及N+型源连接区304，价带Ev顶部的电势位均比导带Ec的底部低，导带Ec与价带Ev之间存在势垒，在P+型第一口袋注入区303a与N+型源连接区304之间以及P+型第二口袋注入区303b与N+型源连接区304之间均不会发生明显的载流子迁移，整个晶体管处于不工作状态。

再参照图9b和图8，当第一栅电极307a和第二栅电极307b电压Vg1、Vg2为负电压时，P+型的第一口袋注入区303a、第二口袋注入区303b以及N+型源连接区304的能带进一步向下弯曲；当两栅极的电压Vg1、Vg2均超过了阈值电压后，能带弯曲使得在N+型源连接区304与P+型第一口袋注入区303a的接触面附近以及N+型源连接区304与P+型第二口袋注入区303b的接触面附近，价带Ev顶部的电势位超过导带Ec的底部，导带Ec与价带Ev之间形成隧道效应，此时晶体管处于开启状态，若在源极301、漏极302之间外加正向偏压，即P+型漏极302的外置电压Vdd为负电压时，P+型第一口袋注入区303a以及P+型第二口袋注入区303b的电子将往N+型源连接区304隧穿并流向N+型源极301，而P+型第一口袋注入区303a以及P+型第二口袋注入区303b所产生的空穴将经由P-型浅掺杂区305向P+型漏极302迁移，上述两种载流子的迁移将在沟道区内将形成连续稳定的电流。

与现有的绿色晶体管相比，本发明的双栅极场效应晶体管等效于将两个晶体管相并联，共用源连接区以及源极、漏极。如果在实际制造时，按照优选方案，使得第一口袋注入区与第二口袋注入区关于源连接区对称，同时，第一栅极结构与第二栅极结构关于沟道区对称，所述等效并联的两个晶体管阈值电压将相同，将第一栅电极与第二栅电极的电压Vg1、Vg2共用外接偏压时，同等的栅极电压下理论上可以得到双倍的源漏电流，因此一方面具有绿色晶体管的亚阈值摆幅小、阈值电压低的特点，满足低功耗的需求，同时还简化了形成工艺，便于后端工艺布线，在使用时也更易于控制，具有快速的响应速度以及良好的开关特性。

通过上述方案，形成本发明所述的双栅极场效应晶体管，其第一栅极结构与第二栅极结构分别位于沟道区的上下两侧，但是由于第二栅极结构形成于衬底内部，处于器件的最底层，其形成工艺较为复杂，且在后端工艺布线时难以引出第二栅极结构的导线。

基于上述器件结构的缺点，本发明还提供了一种立体结构的双栅极场效应晶体管的结构。

如图10所示，为本发明所述立体结构双栅极场效应晶体管示意图，主要包括：

绝缘体上硅400，所述绝缘体上硅包括硅基底、依次位于硅基底上的绝缘层和顶层硅；

位于顶层硅内互相隔离且导电类型相异的源极401、漏极402以及位于源极、漏极之间的沟道体；

所述沟道体与源极401、漏极402均相连接，且具有在源极、漏极之间延伸且垂直于顶层硅表面的第一侧面和第二侧面，所述第一侧面和第二侧面相对；沿所述第一侧面至第二侧面方向所述沟道体包括并行排列的第一口袋注入区403a、第二口袋注入区403b以及位于第一口袋注入区403a与第二口袋注入区403b之间的源连接区404；所述第一口袋注入区403a、第二口袋注入区403b均与漏极402电连接，即导电类型相同；所述源连接区404与源极401电连接，即导电类型相同；

位于沟道体的第一侧面上的第一栅极结构，所述第一栅极结构包括第一栅介质层406a、第一栅电极407a；

位于沟道体的第二侧面上的第二栅极结构，所述第二栅极结构包括第二栅介质层406b、第二栅电极407b。

为了减小沟道区尤其是口袋注入区与漏极402之间的漏电压，以及提高口袋注入区与漏极402之间的载流子迁移速率，在漏极402与沟道体之间还形成有浅掺杂区405，所述浅掺杂区405的导电类型与漏极402相同，但掺杂浓度较漏极402的掺杂浓度低；

同样为了简化器件的形成工艺，所述第一口袋注入区403a与第二口袋注入区403b关于源连接区404对称；第一栅极结构与第二栅极结构关于沟道体对称，与源极401、沟道体、漏极402形成“十”字鳍型结构；

所述沟道体的沟道长度与第一口袋注入区403a、第二口袋注入区403b以及源连接区404的尺寸有关，在实际工艺中可根据需要进行调整；

所述沟道体截面宽度W的范围为5-50nm、长度L的范围为5-50nm、高度T的范围为5-100nm。

作为一个具体实施例，本实施例中沟道体的截面宽度W为25nm，长度L为25nm，高度T为50nm，在该尺寸下，采用常规的半导体材质所制成的晶体管具有较佳的器件特性。

另外，对于立体结构的晶体管器件，有源区垂直于半导体衬底的外侧侧壁通常需要绝缘隔离，所以在本实施例中，所述第一栅介质层406a与第二栅介质层406b均还覆盖源极401和漏极402的第一侧面以及第二侧面。

因为本发明所述的立体结构双栅极场效应晶体管的器件构成以及工作原理与前述两种实施例相同，故不再按照导电类型分别描述，本发明领域技术人员应当容易推得其具体工作原理。

本发明所述的立体结构的双栅极场效应晶体管的第一栅极结构和第二栅极结构均形成于顶层硅表面，工艺简单，而且容易从源极401、漏极402以及第一栅电极407a、第二栅电极上407b上引出导线，极大便于了后端的互连工艺。

本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种双栅极场效应晶体管，其特征在于，包括：

器件层，所述器件层具有相对的第一表面和第二表面；

位于器件层内、相互隔离并且导电类型相异的源极以及漏极；

位于源极和漏极之间的沟道区，所述沟道区沿器件层的第一表面向第二表面依次包括第一口袋注入区、源连接区以及第二口袋注入区；所述第一口袋注入区、第二口袋注入区均与漏极相电连接；所述源连接区与源极相电连接；

位于器件层的第一表面上与第一口袋注入区位置相对应的第一栅极结构，所述第一栅极结构包括第一栅介质层和第一栅电极；

位于器件层的第二表面上与第二口袋注入区位置相对应的第二栅极结构，所述第二栅极结构包括第二栅介质层和第二栅电极。

2.如权利要求1所述的双栅极场效应晶体管，其特征在于，在漏极与沟道区之间还形成有浅掺杂区，所述浅掺杂区的导电类型与漏极相同，掺杂浓度较漏极的掺杂浓度低。

3.如权利要求1或2所述的双栅极场效应晶体管，其特征在于，所述第一口袋注入区与第二口袋注入区关于源连接区对称；第一栅极结构与第二栅极结构关于沟道区对称。

4.如权利要求1所述双栅极场效应晶体管，其特征在于，所述器件层的材料为Si、Ge、SiGe、GaAs、InP、InAs以及InGaAs中之一。

5.一种双栅极场效应晶体管，其特征在于，包括：

绝缘体上硅，所述绝缘体上硅包括硅基底、依次位于硅基底上的绝缘层和顶层硅；

位于顶层硅内互相隔离且导电类型相异的源极、漏极；

位于源极、漏极之间的沟道体，所述沟道体具有在源极、漏极之间延伸且垂直于顶层硅表面的第一侧面和第二侧面，所述第一侧面和第二侧面相对；沿所述第一侧面至第二侧面方向所述沟道体包括并行排列的第一口袋注入区、第二口袋注入区以及位于第一口袋注入区与第二口袋注入区之间的源连接区，所述第一口袋注入区、第二口袋注入区均与漏极电连接，所述源连接区与源极电连接；

位于沟道体的第一侧面上的第一栅极结构，所述第一栅极结构包括第一栅介质层和第一栅电极；

位于沟道体的第二侧面上的第二栅极结构，所述第二栅极结构包括第二栅介质层和第二栅电极。

6.如权利要求5所述双栅极场效应晶体管，其特征在于，在漏极与沟道区之间还形成有浅掺杂区，所述浅掺杂区的导电类型与漏极相同，掺杂浓度较漏极的掺杂浓度低。

7.如权利要求5或6所述双栅极场效应晶体管，其特征在于，所述第一口袋注入区与第二口袋注入区关于源连接区对称；第一栅极结构与第二栅极结构关于沟道体对称。

8.如权利要求5或6所述双栅极场效应晶体管，其特征在于，所述沟道区截面宽度范围为5-50nm、长度范围为5-50nm、高度范围为5-100nm。

9.如权利要求5或6所述双栅极场效应晶体管，其特征在于，所述第一栅介质层还覆盖源极和漏极，所述第二栅介质层还覆盖源极和漏极。

Images