CN103474459B - 隧穿场效应晶体管 - Google Patents

隧穿场效应晶体管 Download PDF

Info

Publication number
CN103474459B
CN103474459B CN201310403969.9A CN201310403969A CN103474459B CN 103474459 B CN103474459 B CN 103474459B CN 201310403969 A CN201310403969 A CN 201310403969A CN 103474459 B CN103474459 B CN 103474459B
Authority
CN
China
Prior art keywords
source region
dielectric layer
layer
electrode layer
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310403969.9A
Other languages
English (en)
Other versions
CN103474459A (zh
Inventor
楼海君
林信南
李丹
何进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201310403969.9A priority Critical patent/CN103474459B/zh
Publication of CN103474459A publication Critical patent/CN103474459A/zh
Priority to US14/916,976 priority patent/US9793351B2/en
Priority to PCT/CN2014/085671 priority patent/WO2015032296A1/zh
Application granted granted Critical
Publication of CN103474459B publication Critical patent/CN103474459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Abstract

本申请公开了一种隧穿场效应晶体管，包括栅电极层、栅介质层、源区、连通区和漏区，其中源区包括第一源区和第二源区，第二源区包括内层源区和外层源区，连通区包括扩展区和高阻区，内层源区和外层源区的材料掺杂类型相反，内层源区材料的禁带宽度小于外层源区材料的禁带宽度；外层源区覆盖内层源区所形成的接触面为曲面。本申请的有益效果是：通过将隧穿场效应晶体管的外层源区与内层源区的接触面形成曲面结构，增大了外层源区与内层源区的接触面积，增加了载流子通过接触面隧穿的几率，因此增大了开态电流，具有良好的电流驱动能力。

Description

隧穿场效应晶体管
技术领域
本申请涉及半导体器件领域，尤其涉及一种隧穿场效应晶体管。
背景技术
随着集成电路的发展，功耗问题逐渐成为一个重要的性能指标。场效应晶体管是集成电路的基本组成单元，发展性能优良且低功耗的场效应晶体管成为追逐的目标。在场效应晶体管的制作中引入双栅和三栅等结构，以及高k和应力硅等工艺以后，场效应晶体管的性能得到了明显的提升。但是，现有场效应晶体管受漂移扩散机制限制，亚阈值斜率不能低于ln10·kTq，使得同样特性下电源电压随沟道长度的缩小遇到了很大的困难，基于PN结遂穿机制的遂穿场效应晶体管以其低功耗、低亚阈值斜率等优点引起了广泛的关注，成为突破这项限制的主要解决方案。
传统的隧穿场效应晶体管在源端、漏端分别形成P区(空穴掺杂)和N区(电子掺杂)，中间沟道使用本征材料。在驱动电压下空穴可以从P区隧穿到N区，形成隧穿电流。由于其利用隧穿效应产生电流，导致其开态电流比传统热发射机制场效应晶体管要小。
发明内容
本申请提供一种隧穿场效应晶体管，包括栅电极层、栅介质层、源区、连通区和漏区；
源区包括第一源区和第二源区，第一源区和第二源区在第一方向上接触；第二源区包括内层源区和外层源区，外层源区在与第一方向垂直的第二方向上覆盖内层源区；
连通区包括扩展区和高阻区，扩展区在第二方向上覆盖高阻区；
源区在第一方向上与连通区接触，连通区在第一方向上与漏区接触，且第二源区与连通区在第一方向上接触；栅电极层通过栅介质层在第二方向上覆盖外层源区，栅介质层在第二方向上覆盖外层源区、扩展区和漏区；
内层源区和外层源区的材料掺杂类型不同，内层源区材料的禁带宽度小于外层源区材料的禁带宽度；
外层源区、扩展区和漏区材料的掺杂类型相同；
外层源区覆盖内层源区所形成的接触面为曲面。
本申请的有益效果是：通过将隧穿场效应晶体管的外层源区与内层源区的接触面形成曲面结构，增大了外层源区与内层源区的接触面积，增加了载流子通过接触面隧穿的几率，因此增大了开态电流，具有良好的电流驱动能力。
附图说明
图1为平行结构双栅隧穿场效应晶体管沿第一方向的剖面图；
图2为平行结构双栅隧穿场效应晶体管的立体图；
图3为实施例中平行结构双栅隧穿场效应晶体管的转移输出特性图；
图4为实施例中平行结构双栅隧穿场效应晶体管的电流输出特性；
图5为实施例中平行结构双栅隧穿场效应晶体管的开态电流和电流开关比；
图6为栅过覆盖程度对实施例中平行结构双栅隧穿场效应晶体管的阈值电压的影响；
图7为源漏电压对实施例中平行结构双栅隧穿场效应晶体管的阈值电压的影响；
图8为本实施例中平行结构双栅隧穿场效应晶体管的亚阈值特性受栅长的影响；
图9为垂直结构双栅隧穿场效应晶体管沿第一方向的剖面图；
图10为垂直结构双栅隧穿场效应晶体管立体图；
图11为三栅隧穿场效应晶体管立体图；
图12为三栅隧穿场效应晶体管沿第二方向的第二源区剖面图；
图13为三栅隧穿场效应晶体管沿第二方向的连通区剖面图；
图14为三栅隧穿场效应晶体管沿第一方向的剖面图；
图15为环形隧穿场效应管立体图；
图16为环形隧穿场效应管沿第一方向的剖面图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
本申请中用到的术语定义：
等效厚度：在采用高介电常数值的材料替代常用的二氧化硅作为栅介质时，一定厚度的高介电值材料和纯二氧化硅材料达到相同的栅电容时纯二氧化硅的厚度，称之为等效厚度。
在本申请中所用到的方向包括：第一方向、第二方向和第三方向，其关系为，第一方向为沿晶体管的沟道方向；第二方向与第一方向垂直；第三方向与第一方向和第二方向所形成的平面垂直。
在本申请实施例中，提供一种隧穿场效应晶体管，包括栅电极层、栅介质层、源区、连通区和漏区；
源区包括第一源区和第二源区，第一源区和第二源区在第一方向上接触，第二源区包括内层源区和外层源区，外层源区在与第一方向垂直的第二方向上覆盖内层源区，外层源区覆盖内层源区所形成的接触面为曲面；
连通区包括扩展区和高阻区，扩展区在第二方向上覆盖高阻区；
源区与连通区在第一方向上接触，连通区与漏区在第一方向上接触。
栅电极层通过栅介质层在第二方向上覆盖外层源区，栅介质层在第二方向上覆盖外层源区、扩展区和漏区；
内层源区和外层源区的材料掺杂类型不同，内层源区材料的禁带宽度小于外层源区材料的禁带宽度；外层源区、扩展区和漏区材料的掺杂类型相同。
外层源区覆盖内层源区所形成的接触面为曲面。
优选地，外层源区覆盖内层源区所形成的接触面在垂直于该接触面方向上的剖面为波纹形、楔形、或锯齿形结构。该波纹形结构的波峰形状可调，可以为尖端形状，圆弧形状等；波纹形的结构可调，可以为标准的波形，可以为只有波峰没有波谷的波形，也可以为只有波谷没有波峰的波形等；波峰或波谷之间的距离可调，可以连续，也可以间断。楔形和锯齿形结构与波纹形结构基本类似，此处不再赘述。
栅电极层和栅介质层的数量为一层、两层或三层，且所述栅电极层和栅介质层的数量一致，每层栅电极层覆盖一层栅介质层。
第一源区、第二源区，连通区和漏区为长方体或圆柱体。
根据栅电极层和栅介质层的不同数量，以及第一源区、第二源区，连通区和漏区的不同形状，可以形成多种结构的隧穿场效应晶体管，下面结合实施例对其进行说明。
实施例一：
当第一源区、第二源区，连通区和漏区为长方体，栅电极层的数量为两层时，所形成的隧穿场效应晶体管如图1～2所示，在本实施例中，将图1～2所示的双栅隧穿场效应晶体管称之为平行结构双栅场效应晶体管。图1为平行结构双栅隧穿场效应晶体管沿第一方向的剖面图，图2为平行结构双栅隧穿场效应晶体管的立体图。平行结构双栅隧穿场效应晶体管包括栅电极层101、栅介质层102、第一源区103、内层源区104、外层源区105、高阻区106、扩展区107和漏区108。
栅电极层101包括第一栅电极层1011和第二栅电极层1012；
栅介质层102包括第一栅介质层1021和第二栅介质层1022；
外层源区105被内层源区104分隔成第一外层源区1051和第二外层源区1052；
扩展区107被高阻区106分割成第一扩展区1071和第二扩展区1072；
栅电极层101通过栅介质层102在第二方向上分别平面覆盖第一外层源区1051和第二外层源区1052，其中第一栅电极层1011通过第一栅介质层1021在第二方向上平面覆盖第一外层源区1051，第二栅电极层1012通过第二栅介质层1022在第二方向上平面覆盖第二外层源区1052。
栅介质层102在第二方向上分别平面覆盖第二源区、扩展区107和漏区108；该第二源区包括：第一外层源区1051、第二外层源区1052和内层源区104；第一栅介质层1021在第二方向上平面覆盖第一外层源区1051、第一扩展区1071和漏区108，第二栅介质层1022在第二方向上平面覆盖第二外层源区1052、第二扩展区1072和漏区108。
栅电极层101和栅介质层102均采用平面覆盖的方式，该平面覆盖与曲面覆盖相区别，该曲面覆盖的方式包括但不限于环形覆盖。
在本实施例中，栅电极层101的材料的功函数可以在3.8-5.0电子伏范围内调整，栅介质层102的等效厚度为0.5-2纳米，第一源区103和内层源区104的材料为锗，外层源区105、扩展区107以及漏区108的材料为硅，栅介质层102材料为氧化铪，高阻区106材料为二氧化硅。
在本实施例中，第一源区103和漏区108长度为10纳米，栅电极层101、外层源区105和内层源区104的长度为50纳米，扩展区107和高阻区106长度为10纳米。第一源区103厚度、内层源区104的边界和高阻区105厚度一致，为10纳米。第一外层源区1051和第二外层源区1052的边界与第一扩展区1071和第二扩展区1072的厚度一致，为4纳米。漏区108厚度为18纳米，栅介质层102等效厚度为1纳米。
上述对材料、长度和厚度的限定仅为本实施例中平行结构双栅场效应晶体管的一种实施方式，不能认定为该长度和厚度必须为上述限定值；上述第一源区103厚度、栅下内层源区104的边界和高阻区105厚度一致，外层源区105边界和扩展区107厚度一致仅为本实施例中平行结构双栅场效应晶体管的一种实施方式，不能认定为其厚度必须保持一致。
本实施例中，第一源区103和内层源区104掺杂硼，掺杂浓度为1×1021cm-3，外层源区105、扩展区107和漏区108掺杂磷，掺杂浓度分别为5×1018cm-3、1×1016cm-3和1×1019cm-3。上述对掺杂材料和掺杂浓度的限定仅为本实施例中平行结构双栅场效应晶体管的一种实施方式，不能认定为其掺杂材料和掺杂浓度必须为上述限定情况。
图3～图8为基于SentaurusTCAD软件模拟研究得到的本实施例中平行结构双栅隧穿场效应晶体管的性能指标。在该模拟中，考虑了带间（band-to-band）遂穿机制、掺杂浓度对禁带宽的影响、迁移率受电场和掺杂浓度的影响、载流子的产生和复合效应、以及量子效应。图3～图8的结果基于本实施例中平行结构双栅遂穿场效应晶体管现有的遂穿场效应晶体管进行比较，该现有的遂穿场效应晶体管与本实施例中平行结构双栅遂穿场效应晶体管的区别在于内层源区与外层源区接触面的结构不同，现有的遂穿场效应晶体管内层源区与外层源区的接触面为平面，而本实施例中接触面为曲面。
图3为本实施例中平行结构双栅隧穿场效应晶体管的转移输出特性图。图3中，选取源漏电压分别为0.5伏特和0.05伏特。从图3可以看出，不论源漏电压是0.5伏特还是0.05伏特，本实施例中平行结构双栅遂穿场效应晶体管的源漏电流，即开态电流都有所增加，因而提高了电流驱动能力。同时，可以从图3中看出，本实施例中平行结构双栅遂穿场效应晶体管抑制了双极效应的发生。
图4为本实施例中平行结构双栅隧穿场效应晶体管的电流输出特性，由图4可以看出，在不同的过驱动栅电压（Vgs-Vth）下，本实施例中平行结构双栅隧穿场效应晶体管的源漏电流更大，驱动能力更强。
图5为本实施例中平行结构双栅隧穿场效应晶体管的开态电流和电流开关比，图5针对不同的栅长情况下，本实施例中平行结构双栅隧穿场效应晶体管与现有的遂穿场效应晶体管在源漏电压为0.5伏特时开态电流和电流开关比的比较，由图5可以看出，本实施例中平行结构双栅隧穿场效应晶体管具有更好的开态电流，同时拥有更大的电流开关比。
本实施例中平行结构双栅隧穿场效应晶体管的通过将外层源区与内层源区的接触面形成曲面结构，增大了外层源区与内层源区的接触面积，增加了载流子通过接触面隧穿的几率，因此增大了开态电流，具有良好的电流驱动能力。且通过实验证明，本申请隧穿场效应晶体管具有双极效应抑制效果。
阈值电压是器件的重要参数，维持稳定的阈值电压是电路有效工作的基础。图6为栅过覆盖程度对本实施例中平行结构双栅隧穿场效应晶体管的阈值电压的影响，从图6可以看出，本实施例中平行结构双栅隧穿场效应晶体管的阈值电压的受栅过覆盖程度影响较小，栅过覆盖长度从0纳米到7.5纳米，阈值电压变化为0.089伏特，而现有的遂穿场效应晶体管阈值电压变化为0.126伏特。
图7为源漏电压对本实施例中平行结构双栅隧穿场效应晶体管的阈值电压的影响，本实施例中平行结构双栅隧穿场效应晶体管的的阈值电压受源漏变化而引起的波动，以标准方差而言为36.6毫伏特，而现有的遂穿场效应晶体管阈值电压波动为68.8毫伏特。
由于本实施例中平行结构双栅隧穿场效应晶体管的栅电极层下的部分源区形成了曲面结构，使得电场主要集中在栅电极层以下部分，当栅过覆盖以后电场改变不大，从而抑制阈值电压受栅过覆盖程度的影响，且由于电场主要集中曲面结构中的尖端，因此决定了器件的开启和关断，受源漏电压影响小，即其阈值电压受源漏电压影响小。本实施例中平行结构双栅隧穿场效应晶体管受栅过覆盖程度及源漏电压影响较小。
图8为本实施例中平行结构双栅隧穿场效应晶体管的亚阈值特性受栅长的影响，由图8可以看出，无论是特定栅长下的亚阈值斜率还是平均的亚阈值斜率，本实施例中平行结构双栅隧穿场效应晶体管与现有遂穿场效应晶体管相比都有明显的减小，造成这种改进的原因在于，由于内层源区和外层源区的接触面为曲面结构，使得电场部分集中，有利于载流子的隧穿。
实施例二：
请参考图9～10，在本实施例中，将图9～10所示的双栅隧穿场效应晶体管称之为垂直结构双栅隧穿场效应晶体管。图9为垂直结构双栅隧穿场效应晶体管沿第一方向的剖面图，图10为垂直结构双栅隧穿场效应晶体管立体图。
参考图1与图9可以看出，平行结构与垂直结构双栅隧穿场效应晶体管结构基本相同，包括栅电极层201、栅介质层202、第一源区203、内层源区204、外层源区205、高阻区206、扩展区207、漏区208，垂直结构双栅隧穿场效应晶体管还包括衬底209，衬底209与第一源区203接触。
实施例二与实施例一的区别在于，垂直结构双栅隧穿场效应晶体管还包括衬底209，从其它结构上看，两者基本相同。但是由于平行结构与垂直结构的制作工艺完全不同，工艺的不同造成所形成器件的性能完全不同，因此为不同的元器件。
实施例三：
当第一源区、第二源区，连通区和漏区为长方体，栅电极层的数量为三层时，所形成的隧穿场效应晶体管如图11～14所示，图11为三栅隧穿场效应晶体管立体图，图12为三栅隧穿场效应晶体管沿第二方向的第二源区剖面图，图13为三栅隧穿场效应晶体管沿第二方向的连通区剖面图，图14为三栅隧穿场效应晶体管沿第一方向的剖面图。
如图11～14所示，本实施例中三栅隧穿场效应晶体管还包括绝缘层309和衬底层310；绝缘层309在第二方向上覆盖衬底层310；第一源区303、第二源区、连通区和漏区308在第二方向上与绝缘层309接触；
栅电极层301包括第一栅电极层3011、第二栅电极层3012和第三栅电极层3013；
栅介质层302包括第一栅介质层3021、第二栅介质层3022和第三栅介质层3023；
外层源区305被内层源区分隔成第一外层源区3051、第二外层源区3052和第三外层源区3053；
扩展区307被高阻区306分隔成第一扩展区3071、第二扩展区3072和第三扩展区3073；
栅电极层301通过栅介质层分别平面覆盖第一外层源区3051、第二外层源区3052和第三外层源区3053；每层栅电极层分别通过一层栅介质层平面覆盖一层外层源区，即第一外层源区3051、第二外层源区3052和第三外层源区3053上面分别平面覆盖一层栅介质层和一层栅电极层，其中第一栅电极层3011在第三方向上平面覆盖第一外层源区3051、第二栅电极层3012在第二方向上平面覆盖第二外层源区3052、第三栅电极层3013在第三方向上平面覆盖第三外层源区3053。
栅介质层302分别平面覆盖第二源区、扩展区和漏区308，其中第一栅介质层3021在第三方向上平面覆盖第一外层源区3051、第一扩展区3071和漏区308，第二栅介质层3022在第二方向上平面覆盖第二外层源区3052、第二扩展区3072和漏区308，第三栅介质层3023在第三方向上平面覆盖第三外层源区3053、第三扩展区3073和漏区308。
实施例四：
当第一源区、第二源区，连通区和漏区为圆柱体，栅电极层的数量为一层时，所形成的隧穿场效应晶体管如图15～16所示，在本实施例中，将图15～16所示的隧穿场效应晶体管称之为环形隧穿场效应晶体管。图15为环形隧穿场效应管立体图，图16为环形隧穿场效应管沿第一方向的剖面图。从图16可以看出，环形隧穿长效应管沿第一方向的剖面图与图1中平行双栅隧穿场效应晶体管沿第一方向的剖面图相同，包括栅电极层401、栅介质层402、第一源区403、内层源区404、外层源区405、高阻区406、扩展区407和漏区408。图16与图1的不同之处在于，图1中扩展区和高阻区为长方体形，扩展区被高阻区分隔成第一扩展区和第二扩展区，图16中高阻区406为如图15所示的圆柱形，扩展区407环形覆盖高阻区，并未被高阻区406分隔成两个区域，同理，在图16中外层源区405环形覆盖内层源区404，栅电极层401通过栅介质层402环形覆盖第二源区，栅介质层402环形覆盖第二源区、连通区和漏区，具体地，栅电极层401通过栅介质层402环形覆盖外层源区405，栅介质层402环形覆盖外层源区405、扩展区407和漏区408。
综上所述，本申请中隧穿场效应管通过将隧穿场效应晶体管的外层源区与内层源区的接触面形成曲面结构，增大了外层源区与内层源区的接触面积，增加了载流子通过接触面隧穿的几率，因此增大了开态电流，具有良好的电流驱动能力。
由于隧穿场效应晶体管的外层源区与内层源区的接触面形成曲面结构，增大了外层源区与内层源区的接触面积，增加了载流子通过接触面隧穿的几率，使其具有良好的亚阈值特性。
曲面结构使电场主要集中在曲面部分，当栅过覆盖以后电场改变不大，从而抑制阈值电压受栅过覆盖程度的影响，且由于电场主要集中曲面结构中的尖端，因此决定了器件的开启和关断，受源漏电压影响小，即其阈值电压受源漏电压及栅过覆盖影响小，具有阈值电压波动抑制效果。
且通过实验证明，本申请隧穿场效应晶体管具有双极效应抑制效果。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换。

Claims (9)

1.一种隧穿场效应晶体管，其特征在于，包括栅电极层、栅介质层、源区、连通区和漏区；
所述源区包括第一源区和第二源区，所述第一源区和第二源区在表征沿晶体管沟道方向的第一方向上接触；所述第二源区包括内层源区和外层源区，所述外层源区在与第一方向垂直的第二方向上覆盖内层源区；所述第一源区与所述内层源区接触并与所述外层源区隔绝；
所述连通区包括扩展区和高阻区，所述扩展区在第二方向上覆盖高阻区；
所述第二源区与所述连通区在第一方向上接触；所述连通区与所述漏区在第一方向上接触；
所述栅电极层通过栅介质层在第二方向上覆盖外层源区，所述栅介质层在第二方向上覆盖外层源区、扩展区和漏区；
所述内层源区和外层源区的材料掺杂类型不同，内层源区材料的禁带宽度小于外层源区材料的禁带宽度；
所述外层源区、扩展区和漏区材料的掺杂类型相同；
所述外层源区覆盖内层源区所形成的接触面为曲面。
2.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述接触面在垂直于该接触面方向上的剖面为波纹形、楔形或锯齿形结构。
3.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述栅电极层和栅介质层的数量为一层、两层或三层，且所述栅电极层和栅介质层的数量一致，每层栅电极层覆盖一层栅介质层。
4.如权利要求3所述的隧穿场效应晶体管，其特征在于，所述第一源区、第二源区，连通区和漏区为长方体或圆柱体。
5.如权利要求4所述的隧穿场效应晶体管，其特征在于，所述第一源区、第二源区，连通区和漏区为长方体，所述栅电极层的数量为两层时：
所述栅电极层包括第一栅电极层和第二栅电极层；
所述栅介质层包括第一栅介质层和第二栅介质层；
所述外层源区被内层源区分隔成第一外层源区和第二外层源区；
所述扩展区被高阻区分隔成第一扩展区和第二扩展区；
所述栅电极层通过栅介质层分别在第二方向上平面覆盖第一外层源区和第二外层源区，其中第一栅电极层在第二方向上平面覆盖第一外层源区，第二栅电极层在第二方向上平面覆盖第二外层源区；
所述栅介质层分别在第二方向上平面覆盖第二源区、扩展区和漏区，其中第一栅介质层在第二方向上平面覆盖第一外层源区、第一扩展区和漏区，第二栅介质层在第二方向上平面覆盖第二外层源区、第二扩展区和漏区。
6.如权利要求5所述的隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管还包括衬底层，所述栅介质层在第二方向上平面覆盖的区域还包括第一源区。
7.如权利要求4所述的隧穿场效应晶体管，其特征在于，所述第一源区、第二源区，连通区和漏区为长方体，所述栅电极层的数量为三层时：
所述栅电极层包括第一栅电极层、第二栅电极层和第三栅电极层；
所述栅介质层包括第一栅介质层、第二栅介质层和第三栅介质层；
所述隧穿场效应晶体管还包括绝缘层和衬底层；所述绝缘层在第二方向上平面覆盖衬底层；所述第一源区、第二源区、连通区和漏区与绝缘层在第二方向上接触；
所述外层源区被内层源区分隔成第一外层源区、第二外层源区和第三外层源区；
所述扩展区被高阻区分割成第一扩展区、第二扩展区和第三扩展区；
所述栅电极层通过栅介质层分别平面覆盖第一外层源区、第二外层源区和第三外层源区，其中第一栅电极层在第三方向上平面覆盖第一外层源区，第二栅电极层在第二方向上平面覆盖第二外层源区，第三栅电极层在第三方向上平面覆盖第三外层源区；所述第三方向与第一方向和第二方向所形成的平面垂直；
所述栅介质层分别平面覆盖第二源区、扩展区和漏区，其中第一栅介质层在第三方向上平面覆盖第一外层源区、第一扩展区和漏区，第二栅介质层在第二方向上平面覆盖第二外层源区、第二扩展区和漏区，第三栅介质层在第三方向上平面覆盖第三外层源区、第三扩展区和漏区。
8.如权利要求4所述的隧穿场效应晶体管，其特征在于，所述第一源区、第二源区，连通区和漏区为圆柱体，所述栅电极层的数量为一层时：
所述外层源区环形覆盖内层源区；
所述扩展区环形覆盖高阻区；
所述栅电极层通过栅介质层环形覆盖第二源区，所述栅介质层环形覆盖第二源区、连通区和漏区。
9.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述栅电极层的材料的功函数范围为3.8-5.0电子伏，所述栅介质层的等效厚度为0.5-2纳米。
CN201310403969.9A 2013-09-06 2013-09-06 隧穿场效应晶体管 Active CN103474459B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310403969.9A CN103474459B (zh) 2013-09-06 2013-09-06 隧穿场效应晶体管
US14/916,976 US9793351B2 (en) 2013-09-06 2014-09-01 Tunnelling field effect transistor
PCT/CN2014/085671 WO2015032296A1 (zh) 2013-09-06 2014-09-01 隧穿场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310403969.9A CN103474459B (zh) 2013-09-06 2013-09-06 隧穿场效应晶体管

Publications (2)

Publication Number Publication Date
CN103474459A CN103474459A (zh) 2013-12-25
CN103474459B true CN103474459B (zh) 2016-01-27

Family

ID=49799249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310403969.9A Active CN103474459B (zh) 2013-09-06 2013-09-06 隧穿场效应晶体管

Country Status (3)

Country Link
US (1) US9793351B2 (zh)
CN (1) CN103474459B (zh)
WO (1) WO2015032296A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474459B (zh) 2013-09-06 2016-01-27 北京大学深圳研究生院 隧穿场效应晶体管
CN104485354B (zh) * 2014-12-08 2017-10-27 沈阳工业大学 Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法
CN104409490B (zh) * 2014-12-08 2017-10-20 沈阳工业大学 Soi衬底双栅绝缘隧穿基极双极晶体管及其制造方法
CN104617138B (zh) * 2015-01-26 2017-12-08 华为技术有限公司 隧穿场效应晶体管及其制备方法
WO2016127337A1 (zh) * 2015-02-11 2016-08-18 中国科学院微电子研究所 多层隧穿结三维隧穿场效应晶体管的制备方法
US11335705B2 (en) * 2017-09-15 2022-05-17 Intel Corporation Thin film tunnel field effect transistors having relatively increased width
CN109980015B (zh) * 2019-04-01 2021-03-30 电子科技大学 一种有效增大开态电流的隧穿场效应晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894864A (zh) * 2009-05-22 2010-11-24 中芯国际集成电路制造(上海)有限公司 双栅极场效应晶体管
CN101958344A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 绿色场效应晶体管及其制造方法
CN102969365A (zh) * 2012-12-11 2013-03-13 北京大学深圳研究院 一种芯壳结构纳米线遂穿场效应器件
CN102969359A (zh) * 2012-12-11 2013-03-13 深港产学研基地 独立栅控制的纳米线隧穿场效应器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3241798B2 (ja) * 1992-04-15 2001-12-25 三洋電機株式会社 超電導デバイスの製造方法
KR100622675B1 (ko) * 2005-05-20 2006-09-19 재단법인서울대학교산학협력재단 터널링 전계효과 트랜지스터
US7893476B2 (en) * 2006-09-15 2011-02-22 Imec Tunnel effect transistors based on silicon nanowires
US7812370B2 (en) * 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8405121B2 (en) * 2009-02-12 2013-03-26 Infineon Technologies Ag Semiconductor devices
CN101699617B (zh) * 2009-10-29 2011-12-07 复旦大学 自对准的隧穿场效应晶体管的制备方法
CN101969061A (zh) * 2010-09-27 2011-02-09 复旦大学 一种鳍型隧穿晶体管集成电路及其制造方法
US8361847B2 (en) * 2011-01-19 2013-01-29 International Business Machines Corporation Stressed channel FET with source/drain buffers
EP2528099B1 (en) * 2011-05-23 2015-03-04 Imec Line- tunneling Tunnel Field-Effect Transistor (TFET) and manufacturing method
JP2013038336A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
CN102832256A (zh) 2012-09-07 2012-12-19 北京大学 隧穿场效应晶体管
CN103474459B (zh) * 2013-09-06 2016-01-27 北京大学深圳研究生院 隧穿场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894864A (zh) * 2009-05-22 2010-11-24 中芯国际集成电路制造(上海)有限公司 双栅极场效应晶体管
CN101958344A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 绿色场效应晶体管及其制造方法
CN102969365A (zh) * 2012-12-11 2013-03-13 北京大学深圳研究院 一种芯壳结构纳米线遂穿场效应器件
CN102969359A (zh) * 2012-12-11 2013-03-13 深港产学研基地 独立栅控制的纳米线隧穿场效应器件及其制造方法

Also Published As

Publication number Publication date
WO2015032296A1 (zh) 2015-03-12
US9793351B2 (en) 2017-10-17
CN103474459A (zh) 2013-12-25
US20160197145A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
CN103474459B (zh) 隧穿场效应晶体管
CN103280464B (zh) 一种无结型纵向隧穿场效应晶体管
CN103268889A (zh) 一种无结型横向隧穿场效应晶体管
CN102779851B (zh) 一种无结场效应晶体管
CN103094350B (zh) 一种高压ldmos器件
CN103594376A (zh) 一种结调制型隧穿场效应晶体管及其制备方法
CN105793992A (zh) 用于遂穿场效应晶体管(tfet)的异质袋状件
CN105702721A (zh) 一种新型非对称双栅隧穿场效应晶体管
CN103972238A (zh) 一种存储器单元结构
CN101661889B (zh) 一种部分耗尽的绝缘层上硅mos晶体管的制作方法
CN103151390B (zh) 一种隧穿场效应晶体管
CN108389896A (zh) 一种有效抑制双极性电流的双栅隧穿场效应晶体管
CN104518008B (zh) 一种结型场效应管
CN205140989U (zh) 一种新型鳍式场效应晶体管
CN102117833B (zh) 一种梳状栅复合源mos晶体管及其制作方法
US20120200342A1 (en) gate controlled pn field-effect transistor and the control method thereof
CN106129116A (zh) 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管
CN102969359A (zh) 独立栅控制的纳米线隧穿场效应器件及其制造方法
Ahangari Performance investigation of steep-slope core–shell nanotube indium nitride electron–hole bilayer tunnel field effect transistor
CN107359194B (zh) 一种消除高电场的器件
CN105870170B (zh) 一种肖特基结隧穿场效应晶体管
CN110010681A (zh) 非对称峰值掺杂的二硫化钼隧穿场效应管
CN109977531A (zh) 一种用于数字集成电路的标准单元的版图结构
CN105355660B (zh) 一种隧穿场效应晶体管及其制造方法
CN104409508A (zh) Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant