CN109977531A - 一种用于数字集成电路的标准单元的版图结构 - Google Patents
一种用于数字集成电路的标准单元的版图结构 Download PDFInfo
- Publication number
- CN109977531A CN109977531A CN201910219950.6A CN201910219950A CN109977531A CN 109977531 A CN109977531 A CN 109977531A CN 201910219950 A CN201910219950 A CN 201910219950A CN 109977531 A CN109977531 A CN 109977531A
- Authority
- CN
- China
- Prior art keywords
- channel transistor
- grid
- channel
- active area
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000002070 nanowire Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000005669 field effect Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Abstract
本发明公开了一种用于数字集成电路标准单元的版图结构，包括电源线和地线，输入端和输出端，以及由多条分立的纳米线构成的导电沟道。其功能电路包括至少一个P沟道晶体管和至少一个N沟道晶体管。所述电源线通过接触孔连接P沟道晶体管的源极，并向所述P沟道晶体管供电。所述地线通过接触孔连接N沟道晶体管的源极，并向所述N沟道晶体管提供地电压。输入端由栅极形成，通过接触孔连接第一层金属，输出端由P沟道和N沟道晶体管的漏极形成，通过接触孔连接第一层金属。其中输入端和输出端构成了所述功能电路的输入端和输出端。功能电路的晶体管的导电沟道位于栅极下方的有源区上，其形状为多条分立的纳米线。所述的功能电路的P沟道晶体管不含扩散层，N沟道晶体管中含有一N型扩散层。
Description
技术领域
本发明涉及集成电路的标准单元，标准单元库和使用他们的集成电路及其相关技术。
背景技术
自90nm技术节点以后，经历了65nm、45nm、32nm，到目前已经很成熟的22nm 工艺技术，基本上维持每两年更新一代。相比传统平面器件工艺，多栅三维立体结构器件在 显著提高集成度的同时，还能有效减小50％以上泄漏电流，成为未来晶体管器件发展的必然 趋势。目前集成电路制造工艺已完全实现22nm技术，其中晶体管的物理栅长已经小于20 nm，下一代16nm制成技术已处于研发之中。以半导体PN结为基础的传统反型模式晶体管， 其源区、沟道区、漏区包含了2个背靠背的PN结，这些结通过向半导体材料中注入不同类 型的离子而形成。伴随晶体管器件尺寸的减小，在越来越短的距离内实现这2个背靠背的PN 结给器件制备工艺带来了巨大的挑战。当半导体晶体管的栅长减小至十纳米甚至是十纳米以下时，需要实现非常高的掺杂浓度梯度。这给集成电路的制备工艺带来了巨大的挑战，需要超浅结工艺、超快速的热退火工艺等。晶体管制备热预算太低，集成电路制造工艺成本大，且性能不稳定。在这种背景下，在源、漏、沟道实现统一重掺杂的无结晶体管由于不存在掺杂浓度梯度的问题，晶体管制备热预算高，工艺比较简单且与CMOS工艺兼容，在有效降低集成电路制造工艺成本的同时实现更小尺寸的场效应晶体管。
发明内容
本发明主要涉及一种用于数字集成电路的标准单元的版图结构，主要考虑降低标准单元 的泄漏电流、工艺复杂度，提高工作稳定性和实现更小的尺寸。为了解决上述技术问题，本 发明提出一种用于数字集成电路的标准单元的版图结构，包括电源线和地线，以及由第一层 金属层形成的输入端和输出端。其功能电路进一步包括至少一个P沟道晶体管和至少一个N 沟道晶体管。其中P沟道晶体管包含有源区和有源区上方的栅极，栅极两侧的有源区为P沟 道晶体管的源极和漏极。N沟道晶体管包含N型扩散区，有源区和有源区上方的栅极，栅极 两侧的有源区为N沟道晶体管的源极和漏极。电源线由位于P沟道晶体管上方的有源区和第 一层金属形成，通过接触孔连接P沟道晶体管的源极，用于向所述的P沟道晶体管提供电源 电压。所述的地线由位于N沟道晶体管下方的有源区和第一层金属形成，通过接触孔连接N 沟道晶体管的源极，用于向所述的N沟道晶体管提供地电压。输入端由栅极形成，通过接触 孔连接第一层金属，输出端由P沟道晶体管的漏极和N沟道晶体管的漏极形成，通过接触孔 连接第一层金属。其功能电路的晶体管沟道位于栅极下方的有源区上，其沟道在有源区上的 形状为多条分立的纳米线。其中P沟道晶体管不含扩散层，N沟道晶体管中只含有一N型扩 散层。版图的关键参数包括标准单元的高度，电源线，地线的宽度，有源区的高度，多晶硅 栅极的长度，有源区纳米线的宽度，其中栅极的长度小于45nm，纳米线的宽度小于22nm。
从上述技术方案可以看出，本发明具有以下有益效果，本发明提出的一种用于数字集成 电路的标准单元的版图结构，通过在有源区上采用纳米线沟道能够有效的提高集成度，同时 能够有效的降低芯片的泄漏电流，其功能电路的P沟道晶体管和N沟道晶体管不含有PN结， 有效的降低了标准单元工艺的复杂度和集成电路制造成本，同时提高芯片工作的稳定性。
附图说明
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图 对本发明进一步详细说明，其中：
附图1：现有技术的数字集成电路的反相器标准单元的版图结构
附图2：本申请实施例提供的一种的数字集成电路的反相器标准单元的版图结构
具体实施方式
了使本发明所要解决的技术问题，技术方案及有益效果更加明白清楚，下面参照附图及 具体实例对本发明进行说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全 部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所 获得的所有其他实施例，都属于本申请保护的范围。
参阅图一，现有技术的反相器的标准单元的版图结构，其包含电源线18和地线17，以 及由第一层金属层16形成的输入端和输出端。其功能电路进一步包括一个P沟道晶体管和一 个N沟道晶体管。其中P沟道晶体管包含N阱区14，P型扩散层12，有源区10和有源区 10上方的栅极11，栅极11两侧的有源区10为P沟道晶体管的源极19和漏极20。N沟道晶 体管包含N型扩散区13，有源区10和有源区上方的栅极11，栅极11两侧的有源区10为N 沟道晶体管的源极21和漏极22。电源线18由位于P沟道晶体管上方的有源区10、N型扩 散层13和第一层金属16形成，通过接触孔15连接P沟道晶体管的源极19，用于向P沟道 晶体管提供电源电压。地线17由位于N沟道晶体管下方的有源区10、P型扩散层12和第一 层金属16形成，通过接触孔15连接N沟道晶体管的源极21，用于向所述的N沟道晶体管 提供地电压。输入端通过接触孔15连接第一层金属16和栅极11，输出端通过接触孔15连 接P沟道晶体管的漏极20、N沟道晶体管的漏极22和第一层金属16。其中输入端和输出端 构成了所述的功能电路的输入端和输出端。
参阅图二，本发明反相器的标准单元的版图结构，其包含电源线18和地线17，以及由 第一层金属层16形成的输入端和输出端。其功能电路进一步包括一个P沟道晶体管和至少一 个N沟道晶体管。其中P沟道晶体管包含有源区10和有源区10上方的栅极11。栅极11两侧的有源区10为P沟道晶体管的源极19和漏极20。有源区10在栅极11的下方为纳米线结 构23，其中纳米线宽度为22纳米。N沟道晶体管包含N型扩散区13，有源区10和有源区 10上方的栅极11，栅极11两侧的有源区10为N沟道晶体管的源极21和漏极22。栅极11 下方的有源区10为纳米线结构23，其中纳米线宽度为22纳米。电源线18由位于P沟道晶 体管上方的有源区10和第一层金属16形成，通过接触孔15连接P沟道晶体管的源极19， 用于向P沟道晶体管提供电源电压。地线17由位于N沟道晶体管下方的有源区和第一层金 属16形成，通过接触孔15连接N沟道晶体管的源极21，用于向所述的N沟道晶体管提供 地电压。输入端由栅极11形成，通过接触孔15连接第一层金属16，输出端由P沟道晶体管 的漏极和N沟道晶体管的漏极形成，通过接触孔15连接第一层金属16。其中输入端和输出 端构成了所述的功能电路的输入端和输出端。
下面说明本申请提供的数字集成电路的标准单元结构相对于现有技术的优势。通过对比 图一和图二可以发现，本申请提供的版图结构在图层上比现有技术减少了N阱和P型扩散层， 在集成电路制造中，可以节省两层光刻版和两步工艺，极大的降低了集成电路的制造成本。 本申请提供的标准单元导电沟道为纳米线结构，栅极在导电沟道上可以形成三栅或者围栅结 构，从多个方向对纳米线沟道进行控制。几个方向栅极电场的耦合作用可以显著增加了栅极 对于沟道的控制性，有效地降低了MOSFET(金属-氧化物-半导体场效应晶体管)的短沟道 效应，进而降低了芯片的静态功耗。本申请提供的版图结构的功能电路部分，P沟道晶体管 和N沟道晶体管在源、漏、沟道实现统一重掺杂。晶体管不需要形成PN结，因此也就不存 在传统技术的MOSFET(金属-氧化物-半导体场效应晶体管)的沟道和源漏之间的掺杂浓度 梯度的问题，有利于集成电路制造的小型化。本申请提供的版图技术实现器件制备热预算高， 制备工艺比较简单且与CMOS制备工艺兼容，在有效降低器件工艺制备成本的同时实现更小 尺寸的场效应晶体管。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是 用于帮助理解本申请的方法及其核心思想；所应理解的是，以上所述的仅为本发明的具体实 施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替 换、改进等均包含在本发明之内。
Claims (6)
1.一种用于数字集成电路的标准单元的版图结构，包括电源线和地线，以及由第一层金属层形成的输入端和输出端。其功能电路进一步包括至少一个P沟道晶体管和至少一个N沟道晶体管。其中P沟道晶体管包含有源区和有源区上方的栅极，栅极两侧的有源区为P沟道晶体管的源极和漏极。N沟道晶体管包含N型扩散区，有源区和有源区上方的栅极，栅极两侧的有源区为N沟道晶体管的源极和漏极。
2.根据权利要求1所述的一种用于数字集成电路的标准单元的版图结构，其特征在于，所述的电源线由位于P沟道晶体管上方的有源区和第一层金属形成，通过接触孔连接P沟道晶体管的源极，用于向所述的P沟道晶体管提供电源电压。所述的地线由位于N沟道晶体管下方的有源区和第一层金属形成，通过接触孔连接N沟道晶体管的源极，用于向所述的N沟道晶体管提供地电压。
3.根据权利要求1所述的一种用于数字集成电路的标准单元的版图结构，其特征在于，所述的输入端由栅极形成，通过接触孔连接第一层金属，所述的输出端由P沟道晶体管的漏极和N沟道晶体管的漏极形成，通过接触孔连接第一层金属。其中所述的输入端和输出端构成了所述的功能电路的输入端和输出端。
4.根据权利要求1所述的一种用于数字集成电路的标准单元的版图结构，其特征在于，其晶体管沟道位于栅极下方的有源区上，其沟道在有源区上的形状为多条分立的纳米线。
5.根据权利要求1所述的一种用于数字集成电路的标准单元的版图结构，其特征在于，所述的功能电路的P沟道晶体管不含扩散层，N沟道晶体管中只含有一N型扩散层。
6.根据权利要求1所述的一种用于数字集成电路的标准单元的版图结构，其特征在于，版图的关键参数包括标准单元的高度，电源线，地线的宽度，有源区的高度，栅极的长度，有源区纳米线的宽度，其中栅极的长度小于45nm，纳米线的宽度小于22nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910219950.6A CN109977531A (zh) | 2019-03-20 | 2019-03-20 | 一种用于数字集成电路的标准单元的版图结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910219950.6A CN109977531A (zh) | 2019-03-20 | 2019-03-20 | 一种用于数字集成电路的标准单元的版图结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109977531A true CN109977531A (zh) | 2019-07-05 |
Family
ID=67079985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910219950.6A Pending CN109977531A (zh) | 2019-03-20 | 2019-03-20 | 一种用于数字集成电路的标准单元的版图结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109977531A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429059A (zh) * | 2019-07-12 | 2019-11-08 | 德淮半导体有限公司 | 半导体结构和半导体结构的形成方法 |
| CN111488722A (zh) * | 2020-04-16 | 2020-08-04 | 清华大学 | 一种全定制低漏电数字电路标准单元设计方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1135659A (zh) * | 1995-01-12 | 1996-11-13 | 三菱电机株式会社 | 具有动态可控阈电压的mos晶体管读出放大器 |
| JPH10135355A (ja) * | 1996-11-01 | 1998-05-22 | Sony Corp | 半導体記憶装置及びその製造方法 |
| CN1202006A (zh) * | 1997-06-06 | 1998-12-16 | 日本电气株式会社 | 半导体集成电路器件及其制造方法 |
| CN1627519A (zh) * | 2003-08-15 | 2005-06-15 | 台湾积体电路制造股份有限公司 | 半导体与反相器的结构以及形成半导体结构的方法 |
| CN105720057A (zh) * | 2014-12-02 | 2016-06-29 | 中国科学院微电子研究所 | 半导体器件 |
| CN107958928A (zh) * | 2017-11-20 | 2018-04-24 | 西安电子科技大学 | 一种基于横向沟道调制的增强型场效应晶体管及其制作方法 |
-
2019
- 2019-03-20 CN CN201910219950.6A patent/CN109977531A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1135659A (zh) * | 1995-01-12 | 1996-11-13 | 三菱电机株式会社 | 具有动态可控阈电压的mos晶体管读出放大器 |
| JPH10135355A (ja) * | 1996-11-01 | 1998-05-22 | Sony Corp | 半導体記憶装置及びその製造方法 |
| CN1202006A (zh) * | 1997-06-06 | 1998-12-16 | 日本电气株式会社 | 半导体集成电路器件及其制造方法 |
| CN1627519A (zh) * | 2003-08-15 | 2005-06-15 | 台湾积体电路制造股份有限公司 | 半导体与反相器的结构以及形成半导体结构的方法 |
| CN105720057A (zh) * | 2014-12-02 | 2016-06-29 | 中国科学院微电子研究所 | 半导体器件 |
| CN107958928A (zh) * | 2017-11-20 | 2018-04-24 | 西安电子科技大学 | 一种基于横向沟道调制的增强型场效应晶体管及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 陈力颖 等: "基于28nm工艺数字芯片的时钟树设计" * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429059A (zh) * | 2019-07-12 | 2019-11-08 | 德淮半导体有限公司 | 半导体结构和半导体结构的形成方法 |
| CN110429059B (zh) * | 2019-07-12 | 2021-09-03 | 德淮半导体有限公司 | 半导体结构和半导体结构的形成方法 |
| CN111488722A (zh) * | 2020-04-16 | 2020-08-04 | 清华大学 | 一种全定制低漏电数字电路标准单元设计方法 |
| CN111488722B (zh) * | 2020-04-16 | 2022-12-27 | 清华大学 | 一种全定制低漏电数字电路标准单元设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | Symmetric U-shaped gate tunnel field-effect transistor | |
| CN101371359B (zh) | 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路 | |
| CN102315170B (zh) | 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法 | |
| CN102945861B (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
| CN101326719A (zh) | 低功率结型场效应晶体管的制造及其工作方法 | |
| CN103560153B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN103474459B (zh) | 隧穿场效应晶体管 | |
| CN109977531A (zh) | 一种用于数字集成电路的标准单元的版图结构 | |
| CN110459602A (zh) | 具有纵向浮空场板的器件及其制造方法 | |
| CN103594376A (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN107819027B (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| CN105702721A (zh) | 一种新型非对称双栅隧穿场效应晶体管 | |
| CN103560149B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN100409454C (zh) | 通过注氧进行量子限制的硅基单电子晶体管 | |
| CN104241349B (zh) | 一种逆导型绝缘栅双极型晶体管 | |
| CN105355660B (zh) | 一种隧穿场效应晶体管及其制造方法 | |
| CN104282750B (zh) | 主辅栅分立控制u形沟道无掺杂场效应晶体管 | |
| CN107785436B (zh) | 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法 | |
| CN207425863U (zh) | 具有三段式埋氧层的半导体场效应晶体管 | |
| CN103928342B (zh) | 一种硅纳米线隧穿场效应晶体管及其制作方法 | |
| CN105679821B (zh) | 一种超薄沟道凹槽隧穿场效应晶体管 | |
| CN107731913B (zh) | 分立双矩形栅控u形沟道源漏双隧穿晶体管及其制造方法 | |
| CN110400797A (zh) | Sram的存储单元结构版图、sram的存储单元结构及其版图 | |
| CN203521428U (zh) | 具有u形管状沟道的无pn结晶体管 | |
| CN108281425A (zh) | 存储器结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190705 |