CN101371359B - 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路 - Google Patents

在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路 Download PDF

Info

Publication number
CN101371359B
CN101371359B CN2006800398328A CN200680039832A CN101371359B CN 101371359 B CN101371359 B CN 101371359B CN 2006800398328 A CN2006800398328 A CN 2006800398328A CN 200680039832 A CN200680039832 A CN 200680039832A CN 101371359 B CN101371359 B CN 101371359B
Authority
CN
China
Prior art keywords
field effect
effect transistor
junction field
conduction type
electrode district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800398328A
Other languages
English (en)
Other versions
CN101371359A (zh
Inventor
A·K·卡泊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Triple Fujitsu Semiconductor Co., Ltd.
Original Assignee
DSM Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DSM Solutions Inc filed Critical DSM Solutions Inc
Publication of CN101371359A publication Critical patent/CN101371359A/zh
Application granted granted Critical
Publication of CN101371359B publication Critical patent/CN101371359B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明描述了一种在硅中使用结型场效应晶体管构造互补逻辑电路的方法。本发明理想地适用于深亚微米尺寸，尤其适于65nm以下。本发明的基础是在增强模式下工作的互补结型场效应晶体管。JFET的速度-功率性能在亚70纳米尺寸下变得能够与CMOS器件相比。然而，JFET的最大电源电压仍然限制在内建电势(二极管压降)以下。为了满足某些要求对外部电路的接口驱动至更高电压电平的应用，本发明还包括用于在与JFET器件相同的衬底上构造CMOS器件的结构和方法。

Description

在硅和硅合金中使用互补结型场效应晶体管和MOS晶体管的集成电路
                         背景
领域
本发明一般地涉及集成电路与器件，尤其涉及MOS晶体管和结型场效应晶体管(JFET)及电路。
相关领域的描述
超大规模集成电路近三十年来一直趋向于按比例缩小到更小的尺寸以获得更高的封装密度和更快的速度。当前，CMOS技术在2005年就能在亚100纳米(nm)最小尺寸下制造了。用在100nm以下的最小线宽按比例缩小CMOS向集成电路的设计者提出了诸多问题。如下将突出表述按比例缩小到100nm以下的CMOS晶体管所面临的几个问题：
1.随着栅极电介质的厚度按比例缩小使得每单位面积内栅电容的增加引起的高开关负载，这就让CMOS的功耗成为一个大问题。
2.MOS晶体管中使用的栅极电介质的厚度已经按比例降至20埃以下。栅极电介质的薄化会导致在栅极电介质两端施加电压时会有大量的电流流过栅极电介质。该电流即为栅极漏电流。
3.即使在栅电压减小至零的情况下，各晶体管仍在漏极和源极之间传导有限电流。该电流即为源漏间漏电流。
4.上述效应的结果是CMOS电路即使在不活动(静态电流)的情况下仍传导大量的电流，而这破坏了CMOS的关键优势。因为静态电流，使得静态功率或即由CMOS芯片在不活动时耗散的功率就会变得相当大，并且在温度接近100摄氏度时，静态功耗会变得几乎与CMOS电路的动态功耗相等。随着CMOS技术按比例缩小到65nm，漏电流的问题也变得愈发严重。这一趋势会随着技术进一步缩小至45nm或更小线宽而继续。
5.CMOS设计规则的横向按比例缩小已经无法伴随有特征尺寸的竖向按比例缩小了，从而导致了带有极大纵横比的三维结构。例如，在多晶硅栅横向尺寸减少了90％以上时，多晶硅栅的高度仅降低了50％。“间隔物”(用于将栅与重掺杂的源和漏区隔开的CMOS晶体管的部件)的尺寸依赖于多晶硅的高度，所以它无法与横向尺寸呈比例缩小。随着竖向尺寸的按比例缩小而变得更为困难的工序包括浅源和漏区的形成，在不引起结漏电流情况下对它们的硅化，以及蚀刻向源和漏区的接触孔并对其进行填充。
6.本领域普通技术人员周知测量电源漏电流作为有效观察面(screen)来检测在器件制造中引入的缺陷。这一方法有时会被本领域普通技术人员称为Iddq测试。本方法对最小线宽在350nm以上的CMOS有效。将CMOS按比例缩小最小线宽到350nm以下会使其固有漏电流增加到可以与缺陷诱发的漏电流相比较的量级，这就使得Iddq测试趋于无效。偏压MOS器件的阱电压来消除固有漏电流则会引入新的漏电流成分，诸如栅极漏电流、结隧道漏电流等。
现有的结型场效应晶体管追溯到首次报道它们的二十世纪五十年代。从那以后，已经在许多文献中包含了这些晶体管，诸如Simon Sze的“半导体器件的物理学(Physics of Semiconductor Devices)”以及Andy Grove的“半导体器件的物理学与技术(Physics and Technology of Semiconductor Devices)”。结型场效应晶体管则在基本和复合半导体两者中都有所报道。已经对带有结型场效应晶体管的各种电路进行了报道，如下：
诸如：
Nanver和Goudena在IEEE电子器件学报1988年卷35第11期的第1924至1933页发表的“对集成高频p沟道JFET的设计考虑”(″Design considerationsfor Integrated High-Frequency p-Channel JFET′s″，IEEE Transactions ElectronDevices，vol.35，No.11，1988，pp.1924-1933)。
O.Ozawa在IEEE电子器件学报1980年卷ED-27第11期的第2115至2123页发表的“类似三极管的硅垂直沟道JFET的电学性质”(″Electrical Propertiesof a Triode Like Silicon Vertical Channel JFET″，IEEE Transcations ElectronDevices vol.ED-27，No.11，1980，pp.2115-2123)。
H.Takanagi和G.Kano在IEEE固态电路期刊1975年12月卷SC-10第6期的第509至515页发表的“互补JFET负电阻器件”(″Complementary JFETNegative-Resistance Devices″，IEEE Journal of Solid State Circuits，vol.SC-IO，No.6，December 1975，pp.509-515)。
A.Hamade和J.Albarran在IEEE固态电路期刊1978年12月卷SC-16第6期发表的“JFET/双极型八沟道模拟多路复用器”(″A JFET/Bipolar Eight-ChannelAnalog Multiplexer″IEEE Journal of Solid State Circuits，vol.SC-16，No.6，December 1978)。
KXehovec和R.Zuleeg在IEEE电子器件学报1980年6月卷ED-27第6期发表的“用于集成逻辑的GaAs FET的分析”(″Analysis of GaAs FET′s forIntegrated Logic″，JIEEE Transaction on Electron Devices，vol.ED-27，No.6，June1980)。
此外，由R.Zuleeg于1985年8月4日发表的题为“互补GaAS逻辑(Complementary GaAs Logic)”的报告也引用为现有技术。作者还将此素材发表在1984年的电子器件快报(Electron Device Letters)上的题为“双倍注入GaAs互补JFET(Double Implanted GaAs Complementary JFET′s)”的论文中。
常规n沟道JFET的代表性结构如图8中所示。JFET在n型衬底810内形成。它包含在标记为818的p阱区域内。JFET的主体示出为820，它是一个n型扩散的区域，其中包括源(832)、沟道(838)和漏(834)区。栅区(836)是p型，通过向衬底内扩散形成。对源、漏和栅区的接触分别标记为841、842和840。JFET的临界尺寸是栅长度，标记为855。它由最小接触孔尺寸850加上确保栅区围绕栅接触所需的必要重叠来确定。栅长度855明显大于850。现有JFET的这一特征构造限制了这些器件的性能，因为沟道长度充分大于最小特征尺寸。此外，栅分别对漏和源区扩散861和862的竖向侧壁电容也相当大。栅-漏侧壁电容形成了密勒(Miller)电容——该术语为本领域普通技术人员所知——从而显著限制了器件的高频性能。
因此，期望具有一种集成电路和器件结构以及一种制造方法来解决随着几何尺寸持续按比例缩小出现的上述问题。可任选地，还希望使用类似于制造CMOS器件的方法来制造这一新的集成电路和器件结构，从而能够利用现有的设施和设备基础设施。
                       发明概述
本发明描述了一种在硅中使用结型场效应晶体管(JFET)构造互补逻辑电路的方法。本发明理想地适用于深亚微米尺寸，尤其适于65nm以下。
为了解决上节所述的当前CMOS和结型场效应晶体管技术所面临的问题，本发明描述了一种半导体器件系统来补救这些问题，特别是在65nm及以下的最小特征尺寸下。本发明描述了多种方法和结构来构造与用于CMOS器件类似的半导体器件和电路。本发明的这一特征允许将其插入现有的VLSI设计和制造流程，而无需对设计和制造VLSI电路的整体系统做出任何显著的改变。本发明的各主要属性如下：
1.允许电路功耗的显著下降。
2.允许栅电容的显著减小。
3.允许栅处漏电流的显著减小。
4.允许源漏间漏电流的显著减小。
5.允许VLSI制造工艺的显著简化。
6.利用为CMOS技术开发的设计基础设施。构想了在现有的CMOS单元程序库中可用的所有复杂逻辑功能都能够用本发明的器件实现。这些复杂的逻辑功能包括但不限于反相器、与非、或非、锁存、触发器、计数器、多路复用器、编码器、解码器、乘法器、算术逻辑单元、可编程单元、存储单元、微控制器、JPEG解码器和MPEG解码器。
7.利用现有的用于CMOS的制造和测试基础设施。
8.允许测量电源漏电流作为有效观察面来检测在器件制造中引入的缺陷的方法。
本发明的基础是在增强模式下工作的互补结型场效应晶体管(JFET)。正如本领域普通技术人员所知的，增强模式暗示在栅极端和源极端之间的电势为零时晶体管处于“OFF(截止)”态。在此状态下，当在n沟道(p沟道)JFET的漏极端处施加正向(负向)偏置时在漏和源之间存在有很小或者没有电流流过。随着栅极处电势的升高(降低)，n沟道(p沟道)JFET进入高传导状态。在此模式下，一旦在漏极处施加正向(负向)偏置，就有有限电流在漏和源之间流过。传统增强型JFET器件的局限在于它们的电流驱动受最大栅电压所限，该电压小于一二极管的压降。超过一二极管压降(内建电势)的栅电压打开栅-沟道二极管，这并不是JFET的合意工作状态。这一限制在本发明中通过将偏置电压VDD限制在一二极管压降以下来解除。JFET的低电流驱动的问题则通过将JFET的沟道长度按比例缩小至亚100纳米尺寸来解决。当JFET的栅长度小于70纳米并且电源电压为0.5V时，互补JFET器件的电流输出以及由互补JFET器件制成的反相器的开关速度相比于常规CMOS器件有着有利优势。
应该注意到虽然JFET的速度-功率性能在亚70纳米尺寸下变得能与CMOS器件相比较，但是JFET的最大电源电压仍限制在一二极管压降以下。为了满足某些要求对外部电路的接口驱动至更高电压电平的应用，本发明还包括用于构造CMOS器件的结构和方法。本发明中描述的CMOS器件与常规CMOS的区别在于如下几点：
1.CMOS与互补JFET集成。
2.在本发明的一个实施例中，构造没有任何“间隔物”的CMOS。
3.在本发明的上述实施例中，对CMOS端的接触是平面的或是在同一水平面上的，而这改善了器件的可制造性。
4.本CMOS器件的其他显著特征已在上文中有所描述。
                        附图简述
为了达到并详细理解本发明的上述特征、优点和目标，参考在附图中示出的各实施例来对上文中简要概括的本发明进行更为具体的描述。
然而将会注意到，附图仅示出了本发明的典型实施例，于是不应将其考虑为对本发明范围的限制，因为本发明也允许其他的等效实施例。
图1是示出了互补JFET反相器的图示。
图2a是阱连结源的互补JFET反相器的图示。
图2b是阱连结至栅的互补JFET反相器的图示。
图2c是阱连结至外部焊盘的互补JFET反相器的图示。
图3a是JFET布局的图示。
图3b是对应于图3a的多栅JFET的横截面图示。
图3c是示出了通过栅和沟道的JFET的掺杂分布图的曲线图。
图4是类似于常规MOSFET的多栅JFET的横截面。
图5是所有接触都通过多晶硅制作的多栅平面JFET的横截面。
图6是其沟道区域外延生长的多栅平面JFET的横截面。
图7是其沟道区域外延生长且其多晶半导体合金栅包括碳、硅和锗的多栅平面JFET的横截面。
图8是常规n沟道JFET的横截面。
图9是如图5所示构造互补JFET结构的流程图。该流程图的每一步都在图10-20中进一步示出。
图10是形成隔离区之后硅晶片的横截面。
图11是形成n阱和p阱之后硅晶片的横截面。
图12a是形成nJFET的沟道区之后硅晶片的横截面。
图12b是形成pJFET的沟道区之后硅晶片的横截面。
图13是沉积多晶硅并选择性掺杂多晶硅之后硅晶片的横截面。
图14是在多晶硅层上沉积保护涂层之后硅晶片的横截面。
图15是通过光刻和蚀刻定义多晶硅之后硅晶片的横截面。
图16a是在掺杂p沟道JFET的栅和漏/源之间的连结区之后硅晶片的横截面。
图16a是在掺杂了n沟道JFET的栅和漏/源之间的连结区之后硅晶片的横截面。
图17是在填充了各多晶硅结构之间的空隙随后执行平面化之后硅晶片的横截面。
图18是在暴露的多晶硅表面上形成自对准硅化物之后硅晶片的横截面。
图19是在多晶硅上沉积电介质接着蚀刻接触孔之后硅晶片的横截面。
图20是沉积并定义金属之后硅晶片的横截面。
图21-24描述了使用根据图9改进的工艺来形成MOS晶体管。
图21示出了在形成隔离区、阱结构、阈值注入和栅极电介质之后硅晶片的横截面。栅极电介质从晶片上除围绕MOS栅区的区域之外的地方生长并蚀刻。
图22示出了在沉积多晶硅、掺杂多晶硅并在多晶硅顶部形成保护层之后硅晶片的横截面。
图23示出了定义多晶硅之后硅晶片的横截面。
图24示出了通过离子注入在栅和源/漏之间形成连结区之后硅晶片的横截面。
图25示出了用于在同一晶片上形成JFET和MOSFET的完整流程。每一步都在图26-30中进一步示出。
图26示出了已形成n阱和p阱之后硅晶片的横截面。
图27示出了形成JFET的沟道之后硅晶片的横截面。
图28示出了形成MOS的沟道之后硅晶片的横截面。
图29示出了在形成MOS和JFET的源和漏区之后硅晶片的横截面。
图30a示出了在形成接触孔和金属连接之后硅晶片的横截面。
图30b示出了在形成接触孔和金属连接之后NMOS和nJFET的布局。
本发明的详细描述
本发明构造的反相器的电路图如图1中所示。在ON(导通)和OFF条件下的两个晶体管的工作端电压如表1所示：
表1：在ON和OFF条件下CFET门的端电压
Vin     Vout     FT1      FT2
0       Vdd      ON       OFF
Vdd     0        OFF      ON
图1中电路的工作状况与对应的CMOS电路的工作状况极为相似。JFET在本发明中工作的各电压电平与常规CMOS技术的电压电平相类似。输入电压在0和Vdd之间变化。输出电压在Vdd和0之间变化，并与输入电压呈反相关系。于是，对于反相器的二态而言，当输入端所加电压为0和Vdd时，输出电压分别是Vdd和零。如上表1所陈述的那样，这可以通过两个晶体管FT1和FT2切换至ON和OFF来实现。
如本领域普通技术人员所知的，JFET在栅极处施加控制信号的情况下工作，这一控制信号控制源漏间沟道的传导特性。栅极与沟道形成pn结。栅极相对于源极的电压控制这栅-沟道结的耗尽区宽度。沟道的非耗尽部分可用于传导。于是，沟道通过在JFET晶体管的栅和源极端处施加合适电压来打开和关断。在沟道打开且对漏极施加合适电压的情况下，会有电流流过源漏之间。
JFET反相器中的JFET晶体管FT1和FT2以一种非常类似于CMOS反相器中的MOS晶体管的方式起作用。CMOS反相器的工作状况对本领域普通技术人员而言是周知的。p沟道JFET(FT1)的源极端连接至电源。n沟道JFET(FT2)的源极端接地。两个晶体管的漏极端连接在一起并连接至门的输出端。p沟道JFET(FT1)的栅极和n沟道JFET(FT1)的栅极连接在一起并连接至门的输入端，如图1所示。这一电路配置在其后称为CFET反相器。一般而言，以类似方式用p沟道和n沟道JFET形成的门称为CFET门。
在此将更为详细地解释反相器的功能以展现本发明的完整实现。要实现这一目的，首先要解释表2所示晶体管源和漏极端处的电压。在示例性且非限制性的例证中，电源电压固定为0.5V。
表2：CFET门中JFET的结电压
Vin     Vout          FT1                FT2
                 VGS      VDS       VGS      VDS
0.5     0        0V       -0.5      0.5      0
0       0.5      -0.5     0         0        0.5
p沟道JFET的栅极由n型硅制成而其沟道则是p型掺杂。p沟道JFET的掺杂分布图设计为：当栅极端上的电压相对于源极端为零伏时，关断通过该沟道的传导。这一器件是增强型器件。p沟道JFET的这一属性是由于在栅极(p型)和沟道(n型)之间pn结处存在有内建电势。因为FT1的源连接至0.5V的VDD，所以当FT1的栅极也为0.5V时，n型沟道和p型栅极之间的外部偏置为0.0V。这表示FT1处于OFF条件。随着p沟道晶体管栅极处的偏置下降为0.0V，栅和源极端之间的负电压改变至-0.5V，这就引起了耗尽层的塌陷(collapse)从而允许从源到漏的电流流动。这表示FT1处于ON条件。
本发明的重要教示在于如何在FT1处于ON条件时限制栅极电流。沟道-栅极二极管在此条件下正向偏置0.5V，于是就存在有流经晶体管栅极的有限漏电流。该电流即为栅极漏电流。漏电流的大小由跨栅极-沟道结的内建电势控制。当这一CFET反相器为基于硅的电路而在0.5V或更低电源电压(VDD)下工作时，该内建电势就把栅极漏电流限制在一个极小的量。于是，CFET反相器无论在设计还是工作特性上都以类似于CMOS反相器的方式工作。电源电压的限制会因为内建电势的差异而随材料变化有所不同。类似地，n沟道JFET的偏置电压反转，晶体管在栅-源偏置减小为零时关断而在栅-源偏置等于电源电压VDD时开启，其中电源电压VDD被限制在0.5V以约束栅极电流。典型的栅极-沟道结栅极电流设计范围在1uA/cm2至100mA/cm2之间。相反地，对于用45纳米光刻法以及按比例适当缩小的栅极电介质厚度制成的MOS晶体管而言，栅极电流设计为超过1000A/cm2。
JFET晶体管的输入电容是由栅极-沟道端形成的二极管的结电容。此二极管电容的范围在10-8F/cm2至10-6F/cm2之间，这由自身范围在100埃到3000埃之间的结耗尽层宽度的厚度确定。用45纳米设计规则和厚10埃氧化物制成的MOS晶体管的输入电容比对应的JFET输入电容要高一个量级。这一特征使得JFET在低功率工作观点下尤为吸引人。
JFET晶体管还基于第四带电端，或即“阱”。本发明的一个实施例在此描述了两JFET的阱皆连接至源极端的情形，如图2a所示。
图2b示出了本发明一个可选实施例，在其中阱连结至栅极并用于调制沟道从顶端和从底部的传导率。
图2c示出了本发明又一个实施例，在其中n沟道JFET的阱连接至外部端，该外部端可用于向JFET施加任何信号。在本发明的再一个实施例中，n沟道JFET的阱则是悬空的(floating)。对应的描述也应用于p沟道JFET。本领域普通技术人员周知测量电源漏电流作为有效观察面来检测在器件制造中引入的缺陷。这一方法有时会被本领域普通技术人员称为Iddq测试。本方法对最小线宽在350nm以上的CMOS有效。按比例缩小最小线宽在350nm以下的CMOS会使其固有漏电流增加到可以与缺陷诱发的漏电流相比，这就使得Iddq测试趋于无效。对于最小线宽在100nm以下的MOS器件而言，偏压MOS器件的阱电压来消除固有漏电流则会引入新的漏电流成分，诸如栅极漏电流、结隧道漏电流等。在本发明中，偏压JFET的阱电压能够有效地将固有漏电流降低到皮安范围。这使得Iddq测试成为检测在最小线宽100nm以下的器件制造中引入的缺陷的有效观察面。
图3a示出了用来构造此电路结构的JFET晶体管的示例性和非限制性布局。n沟道JFET的源、漏和阱抽头(well tap)分别给定为330、340、375和368。对这些端的接触则分别标记为372、374、373和371。
图3b示出了由源(330)、栅(370)、漏(340)和p阱(310)四端组成的n沟道JFET结构的横截面。JFET在标记为315的硅区域中形成。JFET通过标记为320且填充有诸如二氧化硅的绝缘材料的区域与周围的半导体隔离。源和漏之间的沟道示出为对象350。对于n沟道JFET，源和漏是通过用诸如磷、砷或锑的施主型杂质掺杂硅形成的高度掺杂的n型区。阱则由诸如硼或铟的受主杂质掺杂。沟道是连接源和漏的n型掺杂的狭窄区域。栅极是通过诸如从重p+掺杂的多晶硅区375中扩散掺杂物等的方法而在沟道内形成的浅p型区370。
图3c中示出了通过栅极(370)和沟道(350)在距硅表面各不同深度处的晶体管掺杂分布图。曲线381是从硅表面开始的栅极区的示例性掺杂分布图。曲线382、383和384代表沟道、阱和大块区域的掺杂分布图。对于n-JFET而言，381是p型栅区的掺杂分布图，382是n型沟道区的分布图，383是p型阱区的分布图，而384是周围n型大块区域的分布图。栅极-沟道结由385给出，沟道-阱结由386给出，而阱-大块区域结则由387给出。栅极和沟道之间的结(385)距离硅表面的深度小于沟道和p阱之间的结(386)距离硅表面的深度。
本发明还教示了形成p型栅极结的其他方法，诸如离子注入。本发明还覆盖了诸如等离子浸润注入的其他掺杂栅极的方法，而这些是本领域普通技术人员周知的。
在图3b中，区域375是p型重掺杂的多晶硅后片，并用作掺杂栅极370的源。p型栅极用于控制从源到漏的跨沟道传导。通过这一新颖的构造技术，可以在沟道区中从重掺杂多晶硅扩散栅极，重掺杂多晶硅也形成了与栅极的欧姆接触。这样就允许多晶硅用于将栅极连接至外部电路。
对阱的欧姆接触由标记为对象368的阱抽头制成。图3b中也示出了对JFET的阱、源、栅和漏四端的接触，即分别为371、372、373和374。p阱抽头368下的区用p型杂质重掺杂，以制成良好的欧姆接触。p阱310在标记为315的n阱中形成，而n阱则应用于其中JFET的p阱必需被隔离的情况。对于其中p阱连接至地电势的应用而言，可以排除对n阱的需要。本发明覆盖这两种情况。
对p沟道JFET而言，其掺杂类型相对于图3b和3c所述相反，即p型区由n型区代替且反之亦然。应该指出用多晶硅375掺杂JFET的栅极这一本发明的新颖性对于p沟道JFET而言也是一样的。
JFET的可选实施例如图4中所示。该图示出了n沟道JFET的横截面，它与MOS晶体管非常类似。在此描述n沟道JFET的结构。含蓄地指出也可以为p沟道JFET复制这一结构，只要如上段所述对掺杂做出适当改变即可。JFET示出为对象400。其中形成有JFET的p阱被标记为对象310。对JFET的隔离则由用对象320表示的填充有诸如二氧化硅或其他合适材料的绝缘材料的区域提供。这一结构类似于图3所示的对应结构。重掺杂n型区形成源和漏区并且被分别标记为420和430。源和漏之间的沟道区是轻掺杂的n型区并且被标记为450。栅极区是p型掺杂的并且被标记为440。这一区域是从p型重掺杂且标记为460的多晶硅中扩散出的。在栅极周围插入标记为465的绝缘区，该区域由二氧化硅和氮化硅层的组合构成。这一对象在本文中称为“间隔物”。在本发明的一个实施例中，这些区域的顶部表面420、430、460和368涂覆有一种金属化合物的高度传导层，该层称为硅化物并被标记为462。硅化物层与阱抽头、源、漏和栅极区自对齐，这意味着硅化物层仅在其中存在暴露的硅或多晶硅的区域内形成。间隔物的主要作用是在形成自对齐的硅化物层时将源和漏极区与栅极区隔离开。它还允许在器件内部对来自接触的电流进行有效分配。对阱抽头、源、漏和栅极区的接触以类似于图3的方式做出，并且被分别标记为371、372、373和374。
在如图5所示的JFET的可选实施例中，对JFET所有各端，即对源、栅、漏和阱的接触皆由多晶硅制成。这一结构具有使得对所有各端的接触皆处于同一水平面的合意属性。n沟道JFET在标记为310的p阱中制成，其各侧皆由绝缘区320隔离。这一结构类似于图3所示的对应结构。JFET的源极由重n掺杂区520和522组合而成。JFET的漏极也由重掺杂n型区524和526组合而成。沟道550是漏和源之间的浅n型掺杂区。在硅中扩散的p型栅极区被标记为540。块530和532是重n型多晶硅掺杂区。区域520通过将来自多晶硅的n型杂质扩散入硅而形成。类似地，区域524通过将来自多晶硅区532的n型杂质扩散入硅而形成。区域540则通过将来自p型多晶硅区560的p型杂质扩散入硅而形成。区域522和526分别将源和漏极区520和524连接至沟道550。标记为530、532和560的多晶硅区分别是与区域520、524和540欧姆接触。区域522和526通过外部掺杂形成，诸如通过离子注入、等离子浸润注入或其他类似的掺杂方法形成。阱抽头通过在重p掺杂多晶硅562和p型区368之间的欧姆接触形成。在对象530、532以及560和562顶部做出对晶体管的接触。为了降低这些区域的欧姆接触，在多晶硅层顶上形成标记为580的自对齐硅化物层。在本发明的可选实施例中，直接在多晶硅上做出对晶体管各端的接触。
在本发明的可选实施例中，硅衬底的顶部表面通过外延沉积硅锗合金形成，如图6所示它被合适掺杂以形成沟道和栅。该结构是带有隔离区320的内建阱310。本实施例的主要特征在于标记为对象670的JFET沟道是在硅锗合金的外延沉积层上形成的。硅锗合金的迁移率要比硅高得多，这就增加了JFET尤其在高频下的性能。在晶片上形成隔离结构之后，在晶体管上沉积这一外延层。在此实施例中，仅在其中要形成沟道的岛上选择性地沉积外延层。在一个步骤中沉积nJFET沟道的外延层，而在下一步骤中沉积pJFET沟道的外延层。在另一个实施例中，可以在隔离结构形成之前在晶片上沉积外延层。在本发明的又一个实施例中，沟道区由应变硅锗合金形成。本发明的另一实施例教示了使用硅锗碳来构造JFET的沟道区的情况。术语“硅锗合金”和“应变合金”是本领域普通技术人员所周知的。硅锗合金通过在硅衬底上外延沉积硅和锗原子的混合物而形成。JFET的其余结构与图5所示结构相类似。外延沉积沟道的掺杂由诸如离子注入等的外部掺杂控制。可选地，在沉积期间通过诸如原子层外延生长及类似技术之类的方法掺杂外延沉积的材料。这些外延沉积步骤也可用于图3和4中所示的JFET结构。
图7所示的本发明的另一实施例包括使用诸如碳化硅或碳化硅锗之类的高带隙材料形成栅接触区744。在本发明中实现这一特征来增加在栅极640-沟道650结处形成的pn结的势垒高度。在栅极区640附近的栅接触区744的高带隙材料有效提升在栅极640-沟道650结处形成的pn结的势垒高度。较高的栅极-沟道结内建电势会降低跨结的饱和电流，并允许施加给栅极-沟道二极管以使其正向偏置的最大电压增大，而不会引起大量栅极电流流经该二极管。由于栅极处的最大电压等于反相器的电源电压，因而使得更高的电源电压变得可能，这样就能够增加晶体管的驱动强度以获得反相器更快的开关速度。如图7为此实施例所示，可以使用多晶碳化硅材料来代替多晶硅形成各电极。使用诸如多晶碳化硅的高带隙材料可以在晶体管ON状态期间栅极-沟道二极管弱正向偏置时降低栅极结的漏电流。本发明教示了出于此目的而使用碳化硅的各相，即3C、4H和6H。此外，本发明还教示了使用能够形成与硅衬底的校正结的各种其他电极材料，包括硅锗碳三重合金以及各种其他的化合物半导体，诸如镓铝砷磷化物。在本发明的可选实施例中，对诸如碳化硅的用于栅极的材料的使用是连同对诸如硅锗的外延沉积高迁移率材料的使用同时进行的。栅极材料的成分可以在沉积期间有所变化。分别标记为730、732、744和752的对源、漏、栅和阱抽头的电极延伸是由诸如碳化硅之类的高带隙半导体材料制成。自对齐传导层在这些电极顶部形成并且被标记为750。如前各段所述合适地掺杂多晶硅半导体材料。晶体管的其他组件与图6中描述了nJFET结构相类似。
本发明的示例性实施例教示了在硅表面附近使用深度范围在
Figure S2006800398328D00131
到之间的碳化硅层，随后则沉积深度在
Figure S2006800398328D00133
到之间的多晶硅。多晶层的成分可变以精确监视蚀刻过程，在蚀刻过程中，多晶材料被快速蚀刻直至检测到标记层底的成分并在随后进行缓慢的选择性蚀刻过程直到所有的多晶材料都被蚀刻。将在下文中详细解释使用多晶碳化硅的制造过程。
接下来，如图9的流程图示出构造图5所示互补JFET结构的示例性但非限制性的方法。该流程图中的每一步都在图10-20中进一步示出。步骤905在图10中示出。步骤910在图11中示出。步骤915在图12中示出。步骤920和925在图13中示出。步骤930在图14中示出。步骤935在图15中示出。步骤940在图16中示出。步骤950在图17中示出。步骤955在图18中示出。步骤960在图19中示出。步骤965在图20中示出。
图10示出了在制造期间已完成以实现对各区域隔离的各预备步骤之后的半导体衬底的横截面视图，而这上述各区域中将会通过组合蚀刻、热氧化和二氧化硅的沉积来形成有源器件。区域1001-1005表示通过蚀刻、沉积和热生长的组合而形成并用由氧化硅和氮化硅组成的绝缘材料填充的区域。这些区域的形成工艺细节为本领域普通技术人员所周知，并且超出了本公开的范围。区域1011-1014表示其中要用后续步骤形成有源晶体管的区域。
图11示出了通过在区域1101和1102中用适当杂质掺杂有源区而形成的n阱和p阱。对于区域1102中的n阱，注入磷或砷原子。注入的掺杂量级在1.0×1011/cm2至1.0×1014/cm2之间变化。注入能量在10KeV和400KeV之间变化。对于区域1101内的p阱，通过离子注入引入硼，其剂量在1.0×1011/cm2至1.0×1014/cm2之间变化而注入能量在10KeV和400KeV之间变化。可以使用多次注入来实现期望的杂质掺杂分布图。为了选择性地用n型和p型杂质注入各区域，使用光刻胶掩模遮蔽未计划接收注入的区域来完成各次注入。可以在隔离区1001-1005下完成额外的硼注入以增加氧化物下该区域的掺杂并防止两邻接n阱之间的任何泄漏。对晶片进行热处理以实现期望的杂质掺杂分布图。
图12a和12b分别示出了nJFET的沟道区1202和pJFET的沟道区1222的形成。沟道区通过使用光刻胶掩模选择性地注入来形成。对于nJFET，沟道通过用注入剂量在2.0×1011/cm2至1.0×1014/cm2之间且注入能量在1至100KeV之间的诸如砷、磷或锑的n型掺杂物的离子注入来形成，如图12a中的区域1202所示。该图中还示出了光刻胶1210覆盖想要阻止n沟道注入的区域。图12b中的区域1222用诸如硼、铟或铊的p型杂质注入以形成pJFET的沟道。在本发明的可选实施例中，沟道区通过等离子浸润掺杂形成。可选地，沟道通过由硅、硅锗双合金或者硅锗碳三重合金组成的沟道区外延生长而形成。本发明教示通过选择性地外延生长用于n沟道和p沟道的沟道区以及单次沉积用于nJFET和pJFET两者的沟道区随后再选择性地掺杂来形成外延区的各种变体。本发明的再一个实施例覆盖在其中沟道区是在沉积期间通过诸如原子层外延生长之类的方法而掺杂的实例。
接着如图13所示，在整片晶片上沉积多晶硅层。沉积在晶片上的多晶硅厚度在
Figure S2006800398328D00141
到
Figure S2006800398328D00142
之间变化。使用光刻胶作为掩模来选择性地掺杂多晶硅，从而形成最终将变为JFET的源、漏、栅和阱接触的区域。在此出于简明的考虑省略光刻工艺的细节。如1300所示，标记为1310的区域掺杂有剂量在1.0×1013/cm2至1.0×1016/cm2之间的重硼注入。它设计用作n-JFET阱区的接触。区域1314设计用作n-JFET的栅极接触。它是用类似于区域1310的参数重p型掺杂。区域1312和1316是用剂量在1.0×1013/cm2至1.0×1016/cm2之间的n型掺杂物(磷、砷和锑)重掺杂。
p-JFET则由分别用作源和漏接触(p型)的区域1320和1324、用作栅(n型)的区域1322以及用作对阱抽头的接触(n型)的区域1326形成。区域1320和1324用剂量在1.0×1013/cm2至1.0×1016/cm2之间的高浓度硼原子掺杂并且分别设计用作pJFET的源和漏接触。类似地，区域1322和1326是重掺杂n型区，并且设计用作pJFET的栅和阱接触。在一个可选实施例中，在进行离子注入之前在多晶硅层顶部沉积氧化层。该层的厚度在
Figure S2006800398328D00151
至
Figure S2006800398328D00152
之间变化。在另一个实施例中，在进行离子注入之前在多晶硅层顶部沉积氧化层和氮化层，且氧化膜和氮化膜的厚度在至
Figure S2006800398328D00154
之间变化。
图14示出了带有杂质掺杂的多晶硅层以及在该多晶硅层顶部的保护层1410的硅晶片的横截面。在各个区域内注入有杂质的多晶硅层用作将那些杂质间接扩散入硅的源，以形成源、漏和栅结以及与阱的欧姆连接。区域1422和1426是从多晶硅区1312和1316扩散的nJFET的源和漏极区。区域1424是n型沟道。标记为1428的栅极区从p掺杂的多晶硅扩散入硅。区域1420是通过从多晶硅区1310扩散而在硅中形成的p型区域(阱抽头)，并且形成了对包含nJFET的p阱的欧姆接触。类似地，硅内的pJFET接触则由区域1430作为pJFET的源、1432作为其沟道、区域1434作为其漏、区域1436作为其阱接触而区域1438作为其栅极区构成。在可选实施例中，进行注入剂量和能量变化的多次离子注入，注入多晶硅内的n型和p型掺杂物来形成阱接触、源、漏和栅极区。
在将JFET的各区域扩散入硅之后，就进行栅极图案化处理。使用光刻工艺，先在晶片上涂覆一层抗反射涂层，其后是一层光刻胶。正如本领域普通技术人员所知的那样，这些层的厚度取决于对光刻胶的选择。暴露光刻胶层并在光刻胶上描绘各端，在图15中标记为1510。本发明的可选实施例包括其他图案化光刻胶的方法，包括压印光刻法和电子束光刻法。用光刻胶作掩模，首先蚀刻多晶硅上的保护层。接着蚀刻多晶硅层，使其带有直达多晶硅层底部的开槽，诸如1512。这一步骤1500所示将各端电性隔离。为了图案化光刻胶，可以使用各种工艺，诸如光学光刻法、浸润光刻法、压印光刻法、直接写入电子束光刻法、x射线光刻法或者远紫外光刻法等。
图16a是在掺杂p沟道JFET的栅和漏/源之间的连结区之后硅晶片的横截面。在蚀刻多晶硅层之后，对重掺杂区和沟道之间的区域进行掺杂，以在源和沟道以及漏和沟道之间形成低传导率路径。这在此称为连结区(1620、1622、1652和1654)。图16a示出了为pJFET形成的连结区。包含nJFET的晶片部分在此步骤期间由光刻胶1610所覆盖，同时使用诸如离子注入或等离子浸润注入等的合适掺杂工艺来掺杂pJFET的连结区1620和1622。形成连结区直至结的深度，其深度与相邻的源和漏极区深度无关，并且设计连结区在源/漏和沟道之间提供极低电阻率连接。
图16b是在掺杂n沟道JFET的栅和漏/源之间的连结区之后硅晶片的横截面。对象1650是用来覆盖要阻止注入的区域的光刻胶，该区域内包含pJFET。硅中区域1652和1654是通过n型掺杂物注入形成的连结区。在离子注入之后，通过快速热退火工艺激活掺杂物。还执行温度在700C至950C之间持续时间在10秒至20分钟的氧化步骤，用来氧化在蚀刻期间遭损坏的硅区。
图17示出了在用诸如二氧化硅等的绝缘材料填充各多晶硅块之间间隙并在随后使用诸如化学机械抛光等的方法进行处理以提供与多晶硅层处于同一水平面的接近平坦的表面之后晶片的横截面。通过使用化学汽相沉积或等离子辅助化学汽相沉积沉积二氧化硅从而在各多晶硅块之间填充绝缘材料的技术是在半导体制造中广泛使用的一种技术。一种这样的工艺通过在气相硅烷和氧气之间进行低温等离子活化反应来实现氧化物的沉积。最后移除保护层1410，裸露出多晶硅表面。
图18是在露出的多晶硅表面上形成自对准硅化物层之后硅晶片的横截面。在多晶硅表面上沉积一层诸如镍、钴、钛、铂、钯或其他难熔金属的金属并进行退火，使得露出的多晶硅区域与该金属层形成二元化合物，称为“金属硅化物层”。金属硅化物层是极高传导性物质。优选地在原子清洁的多晶硅表面沉积厚度在
Figure S2006800398328D00161
至
Figure S2006800398328D00162
之间的金属。在200C至800C的温度下在快速退火炉中加热晶片10秒到30分钟之间的时间段以选择性地在金属与硅或多晶硅层接触处的形成硅化物。在金属层和硅之间的反应发生之后，通过不影响硅化物层的化学蚀刻处理来从晶片中移除多余的金属。使用适当溶剂选择性地蚀刻掉未反应的金属，仅在露出的硅和多晶硅区1801上留下金属硅化物。对于钛和钴，可以在室温下适当使用比例在1∶0.1到1∶10之间的过氧化氢和氢氧化铵的混合物，虽然也可以使用高于室温的温度。于是，就在多晶硅上形成了自对齐的硅化物层。图18示出了在多晶硅的源、漏、栅和阱抽头上形成硅化物层之后器件的横截面。这一多晶硅层还可用作局部互连，藉此带有硅化物的n型多晶硅和p型多晶硅区域就用来制作欧姆接触。
下一步的处理包括沉积电介质(氧化物)层，在氧化物层中蚀刻接触孔，形成用于源、漏、栅和阱抽头端的接触孔，接着是在半导体芯片形成实际操作中常规的金属互连形成工艺。图19中示出了在沉积电介质并蚀刻接触孔之后的晶片横截面。图20中示出了金属的沉积和蚀刻。
可对这一过程进行适应性修改以伴随JFET一起制作MOS晶体管。这一适应性修改的一种应用是在芯片上包括兼容CMOS的I/O。接下来将描述制造MOS晶体管的工艺。图21示出了在形成用于JFET和MOSFET的n阱和p阱之后晶片的横截面。还完成了为MOSFET的阈值(Vt)调节注入。此外，还完成了JFET沟道区的形成。在晶片上生长一层栅极电介质(氧化物或氮化氧化物)。从晶片中移除该层氧化物，除了围绕MOSFET栅极的区域之外。该氧化层示出为对象2110。在本发明的可选实施例中，在生长氧化物之后立刻在栅极电介质顶部沉积一薄层非晶硅。这一非晶硅层的厚度足以防止在下一光掩模和蚀刻步骤中对下层栅极电介质的损害。这一多晶硅层的优选厚度在
Figure S2006800398328D00171
至
Figure S2006800398328D00172
之间。在本发明的一个可选实施例中，首先形成氧化层，然后在形成JFET的沟道。
接着如图22所示，在晶片上沉积多晶硅层。多晶硅层由标记为2220的氧化物保护层覆盖。用光刻法在晶片上定义某些区域，以便从晶片中选择性地移除光刻胶层，并用n型和p型掺杂物注入露出的区域。该图示出了带有选择性掺杂区的多晶硅层。区域2210为p型掺杂，区域2212为n型掺杂，区域2214为p型掺杂而区域2216为n型掺杂。掺杂这些区域的参数与图13中描述的参数相同。
下一步是如图23所示，在多晶硅上定义栅极和其余的电极。要完成这一步，首先需要在光刻胶层2330上定义图案。接着使用该光刻胶层作为掩模，蚀刻多晶硅层以定义电极。区域2310形成NMOS的阱抽头，区域2312形成NMOS的源极，区域2314形成NMOS的栅极，区域2316形成NMOS的漏极，区域2320形成PMOS的源极，区域2322形成PMOS的栅极、区域2324形成PMOS的漏极的漏区，而区域2326形成PMOS的阱抽头。在蚀刻多晶硅层之后，执行短氧化周期以在硅表面形成厚度在
Figure S2006800398328D00181
至
Figure S2006800398328D00182
之间的氧化物。执行额外的加热周期用来将掺杂物从漏、源和阱抽头区域内的多晶硅扩散入硅，同时控制掺杂物从多晶硅到栅极电介质和到沟道区的扩散。
图24示出了通过离子注入形成在源、漏和沟道区之间的连结。对于NMOS，在源和沟道以及在漏和沟道之间的连结是通过分别离子注入标记为2410和2412的n型掺杂物而形成的。对于PMOS，在源和沟道以及在漏和沟道之间的连结是通过分别离子注入标记为2420和2422的p型掺杂物而形成的。执行快速热退火以活化注入。晶片的横截面与图17中所示极为类似。晶片由图17至20中描述的方法进行处理。
图25中示出了在同一晶片上形成JFET和MOSFET的完整流程。正如此处要描述的，以这种方式制造的MOS晶体管具有胜过构造MOS晶体管的常规方法的诸多优点。
常规MOS晶体管具有用来将高掺杂的源/漏极区与栅极隔离开的间隔物。间隔物的尺寸依赖于竖向多晶硅尺寸和其他工艺参数，并且无法在横向上按比例缩小。而MOS晶体管的当前实施例使用光刻法来隔离源/漏与栅极区，使得此结构可在横向上按比例缩小。
常规MOS晶体管在间隔物下具有轻掺杂的源和漏极区，这限制了源极的注入效率，或者说限制了可由晶体管控制的最大电流。MOS晶体管的当前实施例使用连结区作为源极和漏极结，并允许独立控制对此区域的掺杂。
常规MOS晶体管则具有对称的源极和漏极区。本实施例通过不对称地将源极和漏极多晶硅接触与栅极隔开，允许形成不对称的源极和漏极结。
常规MOS晶体管具有对源/漏与栅极端的可变接触深度；直接在硅上做出对源/漏极端的接触，而对栅极端的接触则是在比源/漏结有所提高的多晶硅上做出。MOS晶体管的这一实施例蚀刻出的接触孔都是对多晶硅的。从而使得所有孔的深度一致。
由于浅源/漏结以及在这些结上形成的硅化物强加的限制，使得常规MOS晶体管不得不兼顾短沟道性能。MOS晶体管的这一实施例则通过为所有各结在多晶硅顶部放置硅化物而去除了这一限制。同样地，硅中的浅源/漏结则通过扩散来自多晶硅的掺杂物形成，而这一扩散是一个更为缓慢且更加可控的过程。
这一构造JFET和MOSFET的方法允许在蚀刻接触孔之前就存在有平坦表面。它还确保了移除的多晶硅的量是有限的，而这对实现统一等离子蚀刻而言是很重要的。周知硅晶片上多晶硅图案密度的变化是多晶硅蚀刻率变化的原因。在本方法中，上述问题通过多晶硅的图案密度要远大于常规工艺技术这一事实而得以克服。同样地，对各个结的接触由多晶硅层分隔，让浅源和漏结的形成极为便利。
图25中的各步骤在图26-30中进一步示出。
图26示出了在形成隔离区(2610)、标记为2601用于形成NMOS晶体管的p阱、标记为2602用于形成nJFET的另一p阱之后硅晶片的横截面。同样还形成了用于PMOS晶体管和pJFET的对应阱结构，但是出于简明的目的而被省略。在硅内为MOS晶体管执行Vt调节注入之后，对整片晶片执行栅极氧化并在晶片上生长范围在
Figure S2006800398328D00191
至
Figure S2006800398328D00192
之间厚度合适的栅极电介质层。在此图中视为层2620。在本发明的可选实施例中，栅极电介质用高介电系数材料构成，诸如硅酸铪以及本领域普通技术人员已知的类似材料。
图27示出了已执行下列各步之后的晶片横截面。首先，通过湿法蚀刻或者诸如等离子蚀刻之类的合适技术从要形成JFET沟道的区域中选择性地移除栅极电介质。接着，通过离子注入形成JFET沟道，标记为对象2710。在沟道形成之后，在晶片上沉积一层多晶材料。该层标记为2720。
用适当掺杂物注入JFET和MOS晶体管的栅极电极。NMOS晶体管和pJFET的栅极区用砷、磷或锑进行n型重掺杂。PMOS晶体管和nJFET的栅极电极区用p型掺杂物，即硼注入。栅极电极区用范围在1.0×1014/cm2至1.0×1016/cm2的重剂量掺杂物进行注入。本发明的可选实施例包括用于形成MOS和JFET晶体管栅极电极区的多个注入步骤。加热晶片使得掺杂物遍布多晶硅层。
在晶片上设置光掩模并蚀刻多晶硅层以定义晶体管的栅极电极，如图28所示。对象2810形成NMOS晶体管的栅极，而对象2820形成nJFET晶体管的栅极电极。NMOS晶体管的栅极用n型多晶硅形成，而nJFET的栅极用p型多晶硅形成。在定义栅极之后，执行短氧化周期来从多晶硅表面移除损坏。接着沉积氧化物和氮化物层并对其进行非均质蚀刻，以形成邻近栅极电极的间隔物。在间隔物形成结束时，晶片的横截面示出了两侧皆由间隔物围绕的栅极电极。标记为2830的对象是围绕栅极的间隔物。应该注意到nJFET岛(对象2602)上的多晶硅之下不具有用来阻止蚀刻的氧化物层。于是，多晶硅蚀刻处理必需小心进行，以防止对多晶硅的过度蚀刻并防止蚀刻入硅中。防止对多晶硅过度蚀刻的工艺步骤已在上文中有所描述。
图29示出了在形成MOS和JFET晶体管的源和漏区之后硅晶片的横截面。处理步骤包括为NMOS晶体管形成轻掺杂漏极(LDD)区。这可以通过在NMOS区域2601内选择性地离子注入n型掺杂物来实现。该步骤也可以通过注入极性相反的掺杂物(p型)以防止因源极和源极的耗尽区彼此触及引起的称为“穿通(punch through)”现象而得以实现。这一步骤称为“反穿通”注入。执行LDD和反穿通注入的入射角范围是在与晶片完全垂直到离垂直有60％倾斜之间。这些区域在图29内被标记为2910。执行类似的处理以在JFET的沟道与源和漏极区之间创建低电阻区(连结)。这些连结邻近JFET的栅极形成，被标记为对象2920。通过离子注入n型杂质来为NMOS和nJFET晶体管形成源极和漏极区。为形成NMOS的源极和漏极端进行的n型离子注入是已良好既定的工艺。对于nJFET，源和漏的掺杂类型与栅极的相反。调节源极和漏极的注入参数以确保用于形成这些端的n型掺杂物不会翻转栅极区的极性。通过用剂量在1.0×1014/cm2至1.0×1016/cm2之间的n型或p型掺杂物进行注入而将JFET的栅极掺杂维持在一较高量级。基于多晶硅厚度选择注入能量。保持JFET的源极和漏极掺杂低于栅极掺杂，以确保不会发生栅极掺杂的反转。NMOS晶体管的源极和漏极区分别标记为2950和2952，而nJFET的源极和漏极区则分别标记为2954和2956。
图30a示出了在形成接触孔和金属连接之后硅晶片的横截面。在源极和漏极形成之后，通过沉积一层诸如钴、镍、钛、铂之类的金属、加热晶片以使金属与露出的硅表面反应而生成硅化物化合物来形成自对齐的硅化物。通过湿法化学蚀刻洗去不用的金属。随后则如图30a所示，以低于600C的温度沉积一层氧化物作为电介质层来覆盖整片晶片。在电介质层内蚀刻接触孔3010。在晶片上沉积单层或多层金属合金，通过光刻工艺对其进行图案化，随后蚀刻该金属层以形成从晶体管引出的互连，如对象3020所示。在图30b中示出了NMOS和nJFET的布局。NMOS晶体管的源、漏和栅极区分别标记为3050、3051和3054。它们各自的接触孔则标记为3060、3061和3064。类似地，nJFET的源、漏和栅极区分别标记为3052、3053和3055，而它们各自的接触孔则分别标记为3062、3063和3065。

Claims (79)

1.一种结型场效应晶体管，包括：
半导体衬底；
具有第一传导类型的第一杂质区，形成在所述衬底内；
具有第一传导类型的第二杂质区，形成在所述衬底内并与所述第一杂质区分隔开；
具有第一传导类型的沟道区，位于所述第一和第二杂质区之间，其中所述沟道区具有小于100nm的最大长度；
具有第二传导类型的栅极电极区，所述栅极电极区形成在所述半导体衬底的顶面上；
具有第二传导类型的栅极区，所述栅极区形成在所述衬底内，
其中所述沟道区具有与所述栅极电极区的侧壁以及所述栅极区的侧壁对准的侧壁。
2.如权利要求1所述的结型场效应晶体管，其特征在于，所述栅极电极区的至少一部分包括多晶合金，其中包括至少硅和碳。
3.如权利要求2所述的结型场效应晶体管，其特征在于，所述栅极电极区还包括如下至少一个：锗、镓、铝、砷化物以及磷化物。
4.如权利要求1所述的结型场效应晶体管，其特征在于，所述栅极电极区包括多晶硅。
5.如权利要求1所述的结型场效应晶体管，其特征在于，所述栅极电极区包括多个多晶合金层。
6.如权利要求1所述的结型场效应晶体管，其特征在于：
所述第一杂质区包括源极区；以及
所述第二杂质区包括漏极区。
7.如权利要求6所述的结型场效应晶体管，其特征在于，还包括：
具有第一传导类型的源极电极区，所述源极电极区形成在所述半导体衬底的顶面上；以及
具有第一传导类型的漏极电极区，所述漏极电极区形成在所述半导体衬底的顶面上。
8.如权利要求7所述的结型场效应晶体管，其特征在于：
所述源极电极区包括多晶硅；以及
所述漏极电极区包括多晶硅。
9.如权利要求7所述的结型场效应晶体管，其特征在于，所述源极区的至少一部分包括从所述源极电极区扩散来的杂质。
10.如权利要求7所述的结型场效应晶体管，其特征在于，所述漏极区的至少一部分包括从所述漏极电极区扩散来的杂质。
11.如权利要求1所述的结型场效应晶体管，其特征在于：
所述栅极电极区包括第一范围和第二范围；以及
所述栅极区包括第一范围、第二范围和第三范围，其中所述栅极区的第三范围邻接于所述沟道区且所述栅极区的第一范围与所述栅极电极区的第一范围对准。
12.如权利要求11所述的结型场效应晶体管，其特征在于，所述栅极区的第二范围与所述栅极电极区的第二范围对准。
13.如权利要求1所述的结型场效应晶体管，其特征在于，所述栅极区包括从所述栅极电极区扩散来的杂质。
14.如权利要求1所述的结型场效应晶体管，其特征在于：
所述栅极区包括第一范围和第二范围；
所述沟道区包括第一范围、第二范围和第三范围，其中所述沟道区的第三范围邻接于所述半导体衬底，所述沟道区的第一范围的至少一部分与所述栅极区的第一范围对准。
15.如权利要求14所述的结型场效应晶体管，其特征在于，所述沟道区的第二范围的至少一部分与所述栅极区的第二范围对准。
16.如权利要求1所述的结型场效应晶体管，其特征在于，所述栅极电极区与所述栅极区对准。
17.如权利要求1所述的结型场效应晶体管，其特征在于，还包括：
源极电极区；以及
漏极电极区；
其中所述源极电极区，所述漏极电极区以及所述栅极电极区具有共面的表面。
18.如权利要求1所述的结型场效应晶体管，其特征在于：
所述第一传导类型包括n型；以及
所述第二传导类型包括p型。
19.如权利要求1所述的结型场效应晶体管，其特征在于，
所述第一传导类型包括p型；以及
所述第二传导类型包括n型。
20.如权利要求11所述的结型场效应晶体管，其特征在于，还包括形成在所述半导体衬底中的阱区；其中
所述第一杂质区、第二杂质区、栅极区以及沟道区形成在所述阱区内；
所述半导体衬底包括第一传导类型；以及
所述阱区包括第二传导类型。
21.如权利要求20所述的结型场效应晶体管，其特征在于，所述阱区包括悬空阱区。
22.如权利要求20所述的结型场效应晶体管，其特征在于，还包括形成在所述半导体衬底内并围绕所述阱区的至少一部分的绝缘区。
23.如权利要求1所述的结型场效应晶体管，其特征在于，还包括形成在所述栅极电极区之上并与所述栅极区进行欧姆接触的栅极接触区。
24.如权利要求7所述的结型场效应晶体管，其特征在于，还包括形成在所述源极电极区之上并与所述源极区进行欧姆接触的源极接触区。
25.如权利要求7所述的结型场效应晶体管，其特征在于，还包括形成在所述漏极电极区之上并与所述漏极区进行欧姆接触的漏极接触区。
26.如权利要求23所述的结型场效应晶体管，其特征在于，所述栅极接触区包括硅化物。
27.如权利要求23所述的结型场效应晶体管，其特征在于，所述栅极接触区与所述栅极对准。
28.如权利要求23所述的结型场效应晶体管，其特征在于，所述栅极接触区与所述沟道区对准。
29.如权利要求1所述的结型场效应晶体管，其特征在于，所述沟道区和所述栅极区中的至少一个由外延沉积的硅锗碳合金形成。
30.如权利要求6所述的结型场效应晶体管，其特征在于：
所述源极区包括第一源极部分和第二源极部分；以及
所述第一源极部分与所述第二源极部分以及所述沟道区相连。
31.如权利要求30所述的结型场效应晶体管，其特征在于，所述第一源极部分具有相对于所述第二源极部分独立掺杂的杂质浓度。
32.如权利要求6所述的结型场效应晶体管，其特征在于：
所述漏极区包括第一漏极部分和第二漏极部分；以及
所述第一漏极部分与所述第二漏极部分以及所述沟道区相连。
33.如权利要求32所述的结型场效应晶体管，其特征在于，所述第一漏极部分具有相对于所述第二漏极部分独立掺杂的杂质浓度。
34.如权利要求1所述的结型场效应晶体管，其特征在于，所述沟道区以等于或小于0.5伏特的工作电压传导电流。
35.如权利要求1所述的结型场效应晶体管，其特征在于，所述沟道区掺杂有比第一杂质区和第二杂质区更低的杂质浓度。
36.如权利要求35所述的结型场效应晶体管，其特征在于，所述晶体管包括增强型晶体管。
37.如权利要求7所述的结型场效应晶体管，其特征在于，所述源极电极区的至少一部分包括多晶合金，其中包括至少硅和碳。
38.如权利要求7所述的结型场效应晶体管，其特征在于，所述漏极电极区的至少一部分包括多晶合金，其中包括至少硅和碳。
39.如权利要求16所述的结型场效应晶体管，其特征在于，所述栅极区与所述栅极电极区的对准减少了所述结型场效应晶体管的电容。
40.一种用于制造结型场效应晶体管的方法，包括：
在半导体衬底中形成具有第一传导类型的第一杂质区；
在半导体衬底中形成具有第一传导类型的第二杂质区；
在所述第一和第二杂质区之间形成具有第一传导类型的沟道区，其中所述沟道区具有小于100nm的最大长度；
形成具有第二传导类型的栅极电极区，使所述栅极电极区形成在所述半导体衬底的顶面上；
形成具有第二传导类型的栅极区，所述栅极区形成在所述衬底内，
其中所述沟道区具有与所述栅极电极区的侧壁以及所述栅极区的侧壁对准的侧壁。
41.如权利要求40所述的方法，其特征在于，还包括：
形成具有第一传导类型的源极电极区，所述源极电极区形成在所述半导体衬底的顶面上；
其中形成所述第一杂质区包括从所述源极电极区中扩散具有第一传导类型的杂质进入所述半导体衬底。
42.如权利要求40所述的方法，其特征在于，还包括：
形成具有第一传导类型的漏极电极区，所述漏极电极区形成在所述半导体衬底的顶面上；
其中形成所述第二杂质区包括从所述漏极电极区中扩散具有第一传导类型的杂质进入所述半导体衬底。
43.如权利要求40所述的方法，其特征在于：
所述第一杂质区包括源极区；以及
所述第二杂质区包括漏极区。
44.如权利要求40所述的方法，其特征在于，还包括：
在所述具有第一传导类型的半导体衬底内形成具有第二传导类型的阱区；
其中：
形成第一杂质区包括在所述阱区内形成所述第一杂质区；
形成第二杂质区包括在所述阱区内形成所述第二杂质区；
形成沟道区包括在所述阱区内形成所述沟道区；以及
扩散杂质包括从所述栅极电极区扩散具有第二传导类型的杂质进入所述阱区以形成所述栅极区。
45.如权利要求44所述的方法，其特征在于：所述阱区包括悬空阱区。
46.如权利要求44所述的方法，其特征在于，还包括：在所述半导体衬底内形成绝缘区，使得所述绝缘区围绕所述阱区的至少一部分。
47.如权利要求40所述的方法，其特征在于，还包括：在所述栅极电极区上形成栅极接触区，使得所述栅极接触区与所述栅极区欧姆接触。
48.如权利要求47所述的方法，其特征在于，所述栅极接触区与所述栅极电极区对准。
49.如权利要求40所述的方法，其特征在于，所述沟道区与所述栅极区对准。
50.如权利要求40所述的方法，其特征在于，还包括：
在所述半导体衬底内形成具有第一传导类型的第一连接区，所述第一连接区与所述第一杂质区和所述沟道区相连；以及
在所述半导体衬底内形成具有第一传导类型的第二连接区，所述第二连接区与所述第二杂质区和所述沟道区相连。
51.如权利要求40所述的方法，其特征在于，还包括：
所述第一传导类型是n型；以及
所述第二传导类型是p型。
52.如权利要求40所述的方法，其特征在于，还包括：
所述第一传导类型是p型；以及
所述第二传导类型是n型。
53.一种包括一个或多个器件的电子电路，其中所述电子电路的至少一个器件包括结型场效应晶体管，所述结型场效应晶体管包括：
半导体衬底；
具有第一传导类型的第一杂质区，形成在所述衬底内；
具有第一传导类型的第二杂质区，形成在所述衬底内并与所述第一杂质区分隔开；
具有第一传导类型的沟道区，位于所述第一和第二杂质区之间，其中所述沟道区具有小于100nm的最大长度；
具有第二传导类型的栅极电极区，所述栅极电极区形成在所述半导体衬底的顶面上；
具有第二传导类型的栅极区，所述栅极区形成在所述衬底内；
其中所述沟道区具有与所述栅极电极区的侧壁以及所述栅极区的侧壁对准的侧壁。
54.如权利要求53所述的电子电路，其特征在于：
所述结型场效应晶体管包括n沟道JFET；以及
所述一个或多个器件中的至少一个包括p沟道JFET。
55.如权利要求54所述的电子电路，其特征在于：所述n沟道JFET和所述p沟道JFET工作为反相器电路。
56.如权利要求54所述的电子电路，其特征在于：所述n沟道JFET的栅极电极区的至少一部分包括多晶合金，其中包括至少硅和碳。
57.如权利要求53所述的电子电路，其特征在于，
所述第一杂质区包括源极区；以及
所述第二杂质区包括漏极区。
58.如权利要求57所述的电子电路，其特征在于：所述结型场效应晶体管还包括：
具有第一传导类型的源极电极区，所述源极电极区形成在所述半导体衬底的顶面上；以及
具有第一传导类型的漏极电极区，所述漏极电极区形成在所述半导体衬底的顶面上。
59.如权利要求58所述的电子电路，其特征在于：所述源极区的至少一部分包括由所述源极电极区扩散来的杂质。
60.如权利要求58所述的电子电路，其特征在于：所述漏极区的至少一部分包括由所述漏极电极区扩散来的杂质。
61.如权利要求53所述的电子电路，其特征在于：
所述栅极电极区包括第一范围和第二范围；以及
所述栅极区包括第一范围、第二范围和第三范围，所述栅极区的第三范围邻接于所述沟道区且所述栅极区的第一范围与所述栅极电极区的第一范围对准。
62.如权利要求61所述的电子电路，其特征在于：所述栅极区的第二范围与所述栅极电极区的第二范围对准。
63.如权利要求53所述的电子电路，其特征在于：
所述栅极区包括第一范围和第二范围；
所述沟道区包括第一范围、第二范围和第三范围，所述沟道区的第三范围邻接于所述半导体衬底，且所述沟道区的第一范围的至少一部分与所述栅极区的第一范围对准。
64.如权利要求53所述的电子电路，其特征在于，所述栅极区包括从所述栅极电极区扩散来的杂质。
65.如权利要求53所述的电子电路，其特征在于，所述结型场效应晶体管还包括：
源极电极区；以及
漏极电极区；
其中所述源极电极区，所述漏极电极区以及所述栅极电极区具有共面的表面。
66.如权利要求53所述的电子电路，其特征在于：
所述第一传导类型包括n型；以及
所述第二传导类型包括p型。
67.如权利要求53所述的电子电路，其特征在于：
所述第一传导类型包括p型；以及
所述第二传导类型包括n型。
68.如权利要求53所述的电子电路，其特征在于，所述结型场效应晶体管还包括形成在所述半导体衬底中的阱区；其中
所述第一杂质区、第二杂质区、栅极区以及沟道区形成在所述阱区内；
所述半导体衬底包括第一传导类型；以及
所述阱区包括第二传导类型。
69.如权利要求53所述的电子电路，其特征在于：所述结型场效应晶体管还包括形成在所述栅极电极区之上并与所述栅极区进行欧姆接触的栅极接触区。
70.如权利要求69所述的电子电路，其特征在于：所述栅极接触区包括硅化物。
71.如权利要求69所述的电子电路，其特征在于：所述栅极接触区与所述栅极区对准。
72.如权利要求69所述的电子电路，其特征在于：所述栅极接触区与所述沟道区对准。
73.如权利要求57所述的电子电路，其特征在于：
所述源极区包括第一源极部分和第二源极部分；以及
所述第一源极部分与所述第二源极部分以及所述沟道区相连。
74.如权利要求57所述的电子电路，其特征在于：
所述漏极区包括第一漏极部分和第二漏极部分；以及
所述第一漏极部分与所述第二漏极部分以及所述沟道区相连。
75.如权利要求53所述的电子电路，其特征在于：所述沟道区以等于或小于0.5伏特的工作电压传导电流。
76.如权利要求53所述的电子电路，其特征在于：所述沟道区掺杂有比第一杂质区和第二杂质区更低的杂质浓度。
77.如权利要求76所述的电子电路，其特征在于：所述晶体管包括增强型晶体管。
78.如权利要求61所述的电子电路，其特征在于：所述栅极区与所述栅极电极区的对准减少了所述结型场效应晶体管的电容。
79.如权利要求53所述的电子电路，其特征在于：
所述结型场效应晶体管包括p沟道JFET；以及
所述一个或多个器件中的至少一个包括n沟道JFET。
CN2006800398328A 2005-10-28 2006-10-30 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路 Expired - Fee Related CN101371359B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/261,873 US7569873B2 (en) 2005-10-28 2005-10-28 Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys
US11/261,873 2005-10-28
PCT/US2006/042139 WO2007053485A2 (en) 2005-10-28 2006-10-30 Integrated circuit using complementary junction field effect transistor and mos transistor in silicon and silicon alloys

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011102827104A Division CN102332472A (zh) 2005-10-28 2006-10-30 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路

Publications (2)

Publication Number Publication Date
CN101371359A CN101371359A (zh) 2009-02-18
CN101371359B true CN101371359B (zh) 2011-11-09

Family

ID=37995097

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800398328A Expired - Fee Related CN101371359B (zh) 2005-10-28 2006-10-30 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路
CN2011102827104A Pending CN102332472A (zh) 2005-10-28 2006-10-30 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011102827104A Pending CN102332472A (zh) 2005-10-28 2006-10-30 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路

Country Status (8)

Country Link
US (3) US7569873B2 (zh)
EP (1) EP1949456A4 (zh)
JP (1) JP2009514233A (zh)
KR (1) KR20080076915A (zh)
CN (2) CN101371359B (zh)
CA (1) CA2626706A1 (zh)
TW (1) TWI333695B (zh)
WO (1) WO2007053485A2 (zh)

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957511B2 (en) 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
US7745301B2 (en) 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity
US7592841B2 (en) * 2006-05-11 2009-09-22 Dsm Solutions, Inc. Circuit configurations having four terminal JFET devices
US7569873B2 (en) * 2005-10-28 2009-08-04 Dsm Solutions, Inc. Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys
TW200805882A (en) * 2005-12-07 2008-01-16 Dsm Solutions Inc Method of producing and operating a low power junction field effect transistor
US9159568B2 (en) * 2006-02-04 2015-10-13 Cypress Semiconductor Corporation Method for fabricating memory cells having split charge storage nodes
US7764137B2 (en) * 2006-09-28 2010-07-27 Suvolta, Inc. Circuit and method for generating electrical solutions with junction field effect transistors
US7525163B2 (en) * 2006-10-31 2009-04-28 Dsm Solutions, Inc. Semiconductor device, design method and structure
US20080099798A1 (en) * 2006-10-31 2008-05-01 Douglas Kerns Methods and devices for amplifying a signal
US20080099796A1 (en) * 2006-11-01 2008-05-01 Vora Madhukar B Device with patterned semiconductor electrode structure and method of manufacture
US20080237657A1 (en) * 2007-03-26 2008-10-02 Dsm Solution, Inc. Signaling circuit and method for integrated circuit devices and systems
US20080265936A1 (en) * 2007-04-27 2008-10-30 Dsm Solutions, Inc. Integrated circuit switching device, structure and method of manufacture
US7729149B2 (en) * 2007-05-01 2010-06-01 Suvolta, Inc. Content addressable memory cell including a junction field effect transistor
US20080272401A1 (en) * 2007-05-03 2008-11-06 Dsm Solutions, Inc. Inverted Junction Field Effect Transistor and Method of Forming Thereof
US7453107B1 (en) * 2007-05-04 2008-11-18 Dsm Solutions, Inc. Method for applying a stress layer to a semiconductor device and device formed therefrom
US7531854B2 (en) 2007-05-04 2009-05-12 Dsm Solutions, Inc. Semiconductor device having strain-inducing substrate and fabrication methods thereof
US7772056B2 (en) 2007-06-18 2010-08-10 University Of Utah Research Foundation Transistors for replacing metal-oxide semiconductor field-effect transistors in nanoelectronics
US7629812B2 (en) * 2007-08-03 2009-12-08 Dsm Solutions, Inc. Switching circuits and methods for programmable logic devices
US8035139B2 (en) * 2007-09-02 2011-10-11 Suvolta, Inc. Dynamic random access memory having junction field effect transistor cell access device
US7704844B2 (en) * 2007-10-04 2010-04-27 International Business Machines Corporation High performance MOSFET
US20090168508A1 (en) * 2007-12-31 2009-07-02 Dsm Solutions, Inc. Static random access memory having cells with junction field effect and bipolar junction transistors
US8207784B2 (en) 2008-02-12 2012-06-26 Semi Solutions, Llc Method and apparatus for MOSFET drain-source leakage reduction
US7688117B1 (en) 2008-04-21 2010-03-30 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration N channel JFET based digital logic gate structure
US7710148B2 (en) * 2008-06-02 2010-05-04 Suvolta, Inc. Programmable switch circuit and method, method of manufacture, and devices and systems including the same
US8232585B2 (en) 2008-07-24 2012-07-31 Micron Technology, Inc. JFET devices with PIN gate stacks
US8120072B2 (en) * 2008-07-24 2012-02-21 Micron Technology, Inc. JFET devices with increased barrier height and methods of making same
US20100019289A1 (en) * 2008-07-25 2010-01-28 Dsm Solutions, Inc. Junction Field Effect Transistor Using Silicide Connection Regions and Method of Fabrication
US8278691B2 (en) 2008-12-11 2012-10-02 Micron Technology, Inc. Low power memory device with JFET device structures
US8481372B2 (en) 2008-12-11 2013-07-09 Micron Technology, Inc. JFET device structures and methods for fabricating the same
US7943971B1 (en) 2008-12-17 2011-05-17 Suvolta, Inc. Junction field effect transistor (JFET) structure having top-to-bottom gate tie and method of manufacture
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
JP5126245B2 (ja) * 2010-02-12 2013-01-23 株式会社デンソー コンプリメンタリー接合電界効果トランジスタを備えた炭化珪素半導体装置およびその製造方法
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8329568B1 (en) * 2010-05-03 2012-12-11 Xilinx, Inc. Semiconductor device and method for making the same
CN102254818B (zh) * 2010-05-19 2013-05-01 中国科学院微电子研究所 一种半导体结型二极管器件及其制造方法
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8796147B2 (en) * 2010-12-17 2014-08-05 Stmicroelectronics, Inc. Layer formation with reduced channel loss
US8754455B2 (en) * 2011-01-03 2014-06-17 International Business Machines Corporation Junction field effect transistor structure with P-type silicon germanium or silicon germanium carbide gate(s) and method of forming the structure
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) * 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
CN102779753B (zh) * 2011-05-12 2015-05-06 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9793153B2 (en) * 2011-09-20 2017-10-17 Alpha And Omega Semiconductor Incorporated Low cost and mask reduction method for high voltage devices
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8927357B2 (en) 2011-11-11 2015-01-06 International Business Machines Corporation Junction field-effect transistor with raised source and drain regions formed by selective epitaxy
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
WO2013095340A1 (en) * 2011-12-19 2013-06-27 Intel Corporation Pulsed laser anneal process for transistors with partial melt of a raised source-drain
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
KR102210325B1 (ko) 2013-09-06 2021-02-01 삼성전자주식회사 Ｃｍｏｓ 소자 및 그 제조 방법
KR102138385B1 (ko) * 2014-03-06 2020-07-28 매그나칩 반도체 유한회사 저 비용의 반도체 소자 제조방법
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US10367514B2 (en) 2015-01-24 2019-07-30 Circuit Seed, Llc Passive phased injection locked circuit
US10211781B2 (en) 2015-07-29 2019-02-19 Circuit Seed, Llc Complementary current field-effect transistor devices and amplifiers
CN108141180A (zh) 2015-07-30 2018-06-08 电路种子有限责任公司 基于互补电流场效应晶体管装置的低噪声跨阻抗放大器
US10514716B2 (en) * 2015-07-30 2019-12-24 Circuit Seed, Llc Reference generator and current source transistor based on complementary current field-effect transistor devices
US10491177B2 (en) 2015-07-30 2019-11-26 Circuit Seed, Llc Multi-stage and feed forward compensated complementary current field effect transistor amplifiers
CN105070662A (zh) * 2015-08-31 2015-11-18 株洲南车时代电气股份有限公司 一种碳化硅mosfet的制造方法
CN111816610A (zh) 2015-12-14 2020-10-23 电路种子有限责任公司 场效应晶体管
US11031387B2 (en) 2016-09-30 2021-06-08 Intel Corporation PN diodes and connected group III-N devices and their methods of fabrication
KR101800783B1 (ko) * 2016-10-14 2017-11-23 서강대학교 산학협력단 실리콘 카바이드 기반의 트랜지스터 및 이를 제조하는 방법
US10438951B2 (en) * 2017-03-24 2019-10-08 Asahi Kasei Microdevices Corporation Semiconductor device and manufacturing method thereof
CN108417590B (zh) * 2018-02-02 2020-11-27 天津大学 Nmos型栅体互连光电探测器及其制备方法
CN110660734B (zh) * 2018-06-28 2022-05-17 联华电子股份有限公司 半导体结构及其制造方法
JP7128136B2 (ja) 2019-03-08 2022-08-30 株式会社東芝 接合型電界効果トランジスタ
CN110262771B (zh) * 2019-05-09 2021-07-13 中国科学院微电子研究所 一种基于mos晶体管的基本运算电路及其扩展电路
US11508749B2 (en) * 2020-06-15 2022-11-22 Sandisk Technologies Llc Cutoff gate electrodes for switches for a three-dimensional memory device and method of making the same
CN113098493B (zh) * 2021-04-01 2023-05-30 长鑫存储技术有限公司 逻辑门电路结构
US11705499B2 (en) * 2021-06-11 2023-07-18 Nanya Technology Corporation Semiconductor device with inverter and method for fabricating the same
CN114725090B (zh) * 2022-05-24 2022-09-02 深圳芯能半导体技术有限公司 一种绝缘栅双极型晶体管及其制备方法
CN117672976B (zh) * 2024-02-01 2024-04-05 汉轩微电子制造(江苏)有限公司 一种bjt组合图腾柱驱动器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889831A (en) * 1987-05-08 1989-12-26 Fujitsu Limited Method of forming a high temperature stable ohmic contact to a III-V substrate
US5192700A (en) * 1987-12-28 1993-03-09 Mitsubishi Denki Kabushiki Kaisha Method of making field effect transistor
CN1193193A (zh) * 1997-02-19 1998-09-16 国际商业机器公司 硅/锗硅垂直结型场效应晶体管
CN1423836A (zh) * 1999-12-24 2003-06-11 住友电气工业株式会社 面结型场效应晶体管及其制造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US519270A (en) * 1894-05-01 Hay elevator and carrier
US3638079A (en) 1970-01-28 1972-01-25 Sylvania Electric Prod Complementary semiconductor devices in monolithic integrated circuits
IT1044690B (it) 1974-11-11 1980-04-21 Siemens Ag Dispositivo con due transistori a effetto di campo complementari
JPS53143178A (en) * 1977-05-20 1978-12-13 Nec Corp Field effect type transistor
US4568957A (en) 1984-01-16 1986-02-04 Mcdonnell Douglas Corporation GaAs Complementary enhancement mode junction field effect transistor structures and method of fabrication
US4679298A (en) 1984-01-16 1987-07-14 Mcdonnell Douglas Corporation Method of fabrication of GaAs complementary enhancement mode junction field effect transistor
JPS60220975A (ja) * 1984-04-18 1985-11-05 Toshiba Corp ＧａＡｓ電界効果トランジスタ及びその製造方法
JPS6169176A (ja) * 1984-09-12 1986-04-09 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0763050B2 (ja) * 1985-05-22 1995-07-05 株式会社日立製作所 半導体装置
DE3682119D1 (de) 1985-06-21 1991-11-28 Honeywell Inc Komplementaere ic-struktur mit hoher steilheit.
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors
US4866491A (en) 1987-02-06 1989-09-12 International Business Machines Corporation Heterojunction field effect transistor having gate threshold voltage capability
JPS6468975A (en) * 1987-09-09 1989-03-15 Yokogawa Electric Corp Manufacture of junction fet
US4912053A (en) 1988-02-01 1990-03-27 Harris Corporation Ion implanted JFET with self-aligned source and drain
US5055723A (en) 1989-02-28 1991-10-08 Precision Monolithics, Inc. Jfet analog switch with gate current control
US5008719A (en) * 1989-10-20 1991-04-16 Harris Corporation Dual layer surface gate JFET having enhanced gate-channel breakdown voltage
JPH03222367A (ja) * 1990-01-26 1991-10-01 Fujitsu Ltd 絶縁ゲート型電界効果トランジスタ
US5060031A (en) 1990-09-18 1991-10-22 Motorola, Inc Complementary heterojunction field effect transistor with an anisotype N+ ga-channel devices
WO1993006622A1 (en) * 1991-09-27 1993-04-01 Harris Corporation Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same
US5296409A (en) 1992-05-08 1994-03-22 National Semiconductor Corporation Method of making n-channel and p-channel junction field-effect transistors and CMOS transistors using a CMOS or bipolar/CMOS process
US5618688A (en) 1994-02-22 1997-04-08 Motorola, Inc. Method of forming a monolithic semiconductor integrated circuit having an N-channel JFET
JP3082671B2 (ja) * 1996-06-26 2000-08-28 日本電気株式会社 トランジスタ素子及びその製造方法
US6163052A (en) 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
JPH1154524A (ja) * 1997-07-30 1999-02-26 Sony Corp トランジスタを有する半導体装置とその製造方法
FR2776832B1 (fr) 1998-03-31 2000-06-16 Sgs Thomson Microelectronics Procede de fabrication de transistors jfet
US6307223B1 (en) 1998-12-11 2001-10-23 Lovoltech, Inc. Complementary junction field effect transistors
WO2001041544A2 (en) 1999-12-11 2001-06-14 Asm America, Inc. Deposition of gate stacks including silicon germanium layers
TW429517B (en) 1999-12-16 2001-04-11 United Microelectronics Corp Gate oxide layer manufacturing method
JP2001244456A (ja) * 2000-02-28 2001-09-07 Nec Corp 化合物半導体装置およびその製造方法
JP2001308193A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6383868B1 (en) * 2000-08-31 2002-05-07 Micron Technology, Inc. Methods for forming contact and container structures, and integrated circuit devices therefrom
WO2002052652A1 (fr) * 2000-12-26 2002-07-04 Matsushita Electric Industrial Co., Ltd. Composant a semi-conducteur et son procede de fabrication
JP4460307B2 (ja) * 2002-04-17 2010-05-12 パナソニック株式会社 半導体装置の製造方法
DE10220578A1 (de) * 2002-05-08 2003-11-27 Infineon Technologies Ag Bipolartransistor
US6828689B2 (en) 2002-07-08 2004-12-07 Vi Ci Civ Semiconductor latches and SRAM devices
TW561506B (en) 2002-07-22 2003-11-11 Taiwan Semiconductor Mfg Method for forming MOSFET
US6861303B2 (en) 2003-05-09 2005-03-01 Texas Instruments Incorporated JFET structure for integrated circuit and fabrication method
DE102004037087A1 (de) * 2004-07-30 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren
US7569873B2 (en) * 2005-10-28 2009-08-04 Dsm Solutions, Inc. Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889831A (en) * 1987-05-08 1989-12-26 Fujitsu Limited Method of forming a high temperature stable ohmic contact to a III-V substrate
US5192700A (en) * 1987-12-28 1993-03-09 Mitsubishi Denki Kabushiki Kaisha Method of making field effect transistor
CN1193193A (zh) * 1997-02-19 1998-09-16 国际商业机器公司 硅/锗硅垂直结型场效应晶体管
CN1423836A (zh) * 1999-12-24 2003-06-11 住友电气工业株式会社 面结型场效应晶体管及其制造方法

Also Published As

Publication number Publication date
TWI333695B (en) 2010-11-21
US20090311837A1 (en) 2009-12-17
WO2007053485A3 (en) 2008-10-02
CN102332472A (zh) 2012-01-25
TW200733401A (en) 2007-09-01
US7915107B2 (en) 2011-03-29
WO2007053485A2 (en) 2007-05-10
JP2009514233A (ja) 2009-04-02
CA2626706A1 (en) 2007-05-10
EP1949456A2 (en) 2008-07-30
KR20080076915A (ko) 2008-08-20
US20090057727A1 (en) 2009-03-05
EP1949456A4 (en) 2009-09-30
US20070096144A1 (en) 2007-05-03
US7569873B2 (en) 2009-08-04
CN101371359A (zh) 2009-02-18
US7687834B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
CN101371359B (zh) 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路
US7474125B2 (en) Method of producing and operating a low power junction field effect transistor
Verdonckt-Vandebroek et al. High-gain lateral bipolar action in a MOSFET structure
CN102983168B (zh) 带双扩散的条形栅隧穿场效应晶体管及其制备方法
CN102945861A (zh) 条形栅调制型隧穿场效应晶体管及其制备方法
CN102664192A (zh) 一种自适应复合机制隧穿场效应晶体管及其制备方法
Chang et al. Lateral HVIC with 1200-V bipolar and field-effect devices
CN103474464A (zh) 一种复合机制的条形栅隧穿场效应晶体管及其制备方法
CN105609568B (zh) 结型场效应晶体管
Raychowdhury et al. Modeling and estimation of leakage in sub-90 nm devices
Mehrad et al. Using hetro-structure window in nano scale junctionless SOI MOSFET for high electrical performance
Pfitzner et al. DC characteristics of junction vertical slit field-effect transistor (JVeSFET)
Jeng et al. Performance and hot-electron reliability of deep-submicron MOSFET's
Jeamsaksiri et al. Gate-source-drain architecture impact on DC and RF performance of sub-100-nm elevated source/drain NMOS transistors
Choi et al. A new fabrication method for self-aligned nanoscale I-MOS (impact-ionization MOS)
Saha Advanced CMOS Process for Submicron Silicon Carbide (SiC) Device
JPS62291179A (ja) 二重拡散ｍｏｓｆｅｔ
Srinivas et al. Threshold Voltage Modeling of tri-Gate Schottky-Barrier (TGSB) Field-Effect-Transistors (FETs)
Fichtner et al. A novel buried-drain DMOSFET structure
Jeong et al. Development of Low-Vgs N-LDMOS Structure with Double Gate Oxide for Improving Rsp
Decelercq et al. A theoretical and experimental study of DMOS enhancement/depletion logic
AL-Kabbani et al. Modeling of Current-Voltage Characteristics of Deep Submicron MOSFET
Jinshun et al. Study on the Characteristics of SOI DTMOS with Reverse Schottky Barriers
Dasari Virtual Fabrication of Recessed-Source/Drain SOI MOSFETs
Pérez-Tomás et al. Optimization of a very cost-effective high voltage p-channel transistor implemented in a standard twin-tub CMOS technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MIE FUJITSU SEMICONDUCTOR LIMITED

Free format text: FORMER OWNER: SUVOLTA, INC.

Effective date: 20150805

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150805

Address after: Mie, Japan

Patentee after: Triple Fujitsu Semiconductor Co., Ltd.

Address before: American California

Patentee before: DSM Solutions, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111109

Termination date: 20161030