CN114725090B - 一种绝缘栅双极型晶体管及其制备方法 - Google Patents
一种绝缘栅双极型晶体管及其制备方法 Download PDFInfo
- Publication number
- CN114725090B CN114725090B CN202210567536.6A CN202210567536A CN114725090B CN 114725090 B CN114725090 B CN 114725090B CN 202210567536 A CN202210567536 A CN 202210567536A CN 114725090 B CN114725090 B CN 114725090B
- Authority
- CN
- China
- Prior art keywords
- gate
- source region
- region
- bipolar transistor
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 67
- 238000010586 diagram Methods 0.000 description 12
- 238000002513 implantation Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 8
- 239000012535 impurity Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- -1 BF2 ions Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种绝缘栅双极型晶体管及其制备方法，该晶体管内置有门极电阻结构，所述门极电阻结构包括：衬底、阱区，所述阱区设置在所述衬底内；栅极氧化层，栅极氧化层设置在所述阱区的上表面；多晶硅栅极，设置在栅极氧化层的上表面，多晶硅栅极与绝缘栅双极型晶体管的外驱动门极连接；第一源区和第二源区，所述第一源区和第二源区设置在所述阱区内，且第一源区和第二源区之间具有间隔；门极电阻结构用于在所述绝缘栅双极型晶体管开通或关断过程中，通过在所述外驱动门极施加不同幅值的驱动电压，使位于所述多晶硅栅极下方的所述阱区内形成阻值可变的沟道电阻。本发明能够解决现有技术中多个IGBT并联使用时驱动电路设计复杂、成本高的问题。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种绝缘栅双极型晶体管及其制备方法。
背景技术
IGBT（绝缘栅双极型晶体管）是由MOSFET (输入级)和PNP晶体管 (输出级)复合而成的一种器件，既有MOSFET器件驱动功率小和开关速度快的特点(控制和响应)，又有双极型器件饱和压降低而功率容量大的特点，频率特性介于MOSFET与功率双极型晶体管之间，可正常工作于几十kHz频率范围内。
当多个IGBT并联使用时，特别是在大电流应用中，往往需要在芯片内部集成一个门极电阻，使得各个芯片之间的开关动作尽量保持同步。在IGBT的制造工艺中，通常采用的方法是使用栅极的多晶硅电阻条制作门极电阻，这样在不同的工艺平台之间，无法保证多晶硅电阻的一致性，同时也容易受到工艺波动的影响，使得IGBT的门极电阻阻值误差较大，也就使各个芯片之间的开关动作不同步。
并且，在IGBT的开通与关断过程中，门极电阻的大小会影响器件开通与关断的波形以及开关损耗，因此在实际应用中往往对门极电阻的阻值有着不同的要求，由于现有技术中IGBT的门极电阻均为固定值，为满足此要求通常在IGBT的驱动电路中设置几组不同外置电阻值的开关回路，会增加驱动设计的复杂性，不利于系统的长期稳定性。
发明内容
基于此，有必要针对上述技术问题，提供一种绝缘栅双极型晶体管及其制备方法，能够在IGBT芯片内部集成阻值可变的门级串联电阻，取代传统的多晶硅电阻，门级电阻与IGBT芯片的制作工艺完全兼容，以解决现有技术中由IGBT结构导致的驱动电路设计复杂、提升成本的问题。
第一方面，提供一种绝缘栅双极型晶体管，包括：
衬底；
阱区，所述阱区设置在所述衬底内；
栅极氧化层，所述栅极氧化层设置在所述阱区的上表面；
多晶硅栅极，设置在所述栅极氧化层的上表面，所述多晶硅栅极与所述绝缘栅双极型晶体管的外驱动门极连接；
第一源区和第二源区，所述第一源区和第二源区设置在所述阱区内，且所述第一源区和第二源区之间具有间隔；
所述门极电阻结构用于在所述绝缘栅双极型晶体管开通或关断过程中，通过在所述外驱动门极施加不同幅值的驱动电压，使位于所述多晶硅栅极下方的所述阱区内形成阻值可变的沟道电阻。
可选的，所述第一源区通过第一接触孔与所述绝缘栅双极型晶体管的外驱动门极连接，所述第二源区通过第二接触孔与所述绝缘栅双极型晶体管的内驱动门极连接。
可选的，所述多晶硅栅极通过所述第一接触孔与所述绝缘栅双极型晶体管的外驱动门极连接。
可选的，所述门极电阻结构的数量为N个，N≧2，构成门极电阻阵列。
可选的，所述绝缘栅双极型晶体管还设置有元胞区，所述门极电阻结构与所述元胞区相邻布置。
第二方面，提供一种绝缘栅双极型晶体管的制备方法，包括以下步骤：
提供一衬底；
在所述衬底上形成栅极电阻区、元胞区和终端区，形成所述栅极电阻区的步骤包括：
在所述衬底内进行离子注入，形成阱区；
在所述阱区的上表面形成栅极氧化层；
在所述栅极氧化层的上表面形成多晶硅栅极；
在所述阱区内进行离子注入，形成第一源区和第二源区，且所述第一源区和第二源区之间具有间隔；
在所述多晶硅栅极两侧进行多晶硅氧化，形成多晶硅栅极侧墙；
在所述第一源区、第二源区和多晶硅栅极的表面淀积介质层，在介质层上刻蚀接触孔；
形成正面金属层，包括外驱动门极和内驱动门极，所述外驱动门极与所述多晶硅栅极连接；
所述栅极电阻区用于在所述绝缘栅双极型晶体管开通或关断过程中，通过在所述外驱动门极施加不同幅值的驱动电压，使位于所述多晶硅栅极下方的所述阱区内形成阻值可变的沟道电阻。
可选的，所述接触孔包括第一接触孔和第二接触孔，所述外驱动门极通过所述第一接触孔与所述第一源区连接，所述内驱动门极通过所述第二接触孔与所述第二源区连接。
可选的，在所述阱区的上表面形成栅极氧化层之前，还包括：在所述阱区内进行离子注入，用以调整所述沟道电阻的阻值。
可选的，形成所述多晶硅栅极时，所述多晶硅栅极的宽度为设定宽度，用以确定所述沟道电阻的长度。
可选的，形成正面金属层之后，还包括：在所述正面金属层的上形成钝化层；在所述衬底进行背面减薄处理，并形成背面金属层。
上述技术方案具有以下有益效果：
本发明的绝缘栅双极型晶体管，由于在开通和关断过程中，其外驱动门极上设置了不同幅值的驱动电压，实现不同门极电阻的设计，同时不需要额外的控制端口，起到简化了IGBT的驱动电路设计的作用，降低了设计成本。
并且，具有上述门极电阻结构的绝缘栅双极型晶体管，其内置的门极电阻的阻值可通过源区和接触孔设计，沟道的长度与宽度，以及沟道的离子注入进行调整，以满足实际应用的需求。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例中提供的绝缘栅双极型晶体管结构图；
图2-a是本发明一实施例中提供的门极电阻阵列的平面图；
图2-b是本发明一实施例中提供的另一种门极电阻阵列的平面图；
图3是本发明一实施例中提供的绝缘栅双极型晶体管的制备方法流程图；
图4是本发明一实施例中提供的形成所述栅极电阻区的流程图；
图4-a是本发明一实施例中提供的栅极电阻区的阱区示意图；
图4-b是本发明一实施例中提供的栅极电阻区的栅极氧化层、多晶硅栅极示意图；
图4-c是本发明一实施例中提供的栅极电阻区的第一源区、第二源区、多晶硅栅极侧墙的示意图；
图4-d是本发明一实施例中提供的栅极电阻区的介质层、接触孔示意图；
图4-e是本发明一实施例中提供的栅极电阻区的正面金属层、钝化层示意图；
图4-f是本发明一实施例中提供的栅极电阻区的背面金属层示意图；
图5是本发明一实施例中提供的形成元胞区的流程图；
图5-a是本发明一实施例中提供的元胞区的阱区示意图；
图5-b是本发明一实施例中提供的元胞区的沟槽、栅极氧化层、多晶硅栅极示意图；
图5-c是本发明一实施例中提供的元胞区的源区示意图；
图5-d是本发明一实施例中提供的元胞区的介质层、接触孔示意图；
图5-e是本发明一实施例中提供的元胞区的正面金属层、钝化层示意图；
图5-f是本发明一实施例中提供的元胞区的背面金属层示意图；
符号说明如下：
1、衬底；2、阱区；3、氧化层；4、栅极氧化层；5、多晶硅栅极；61、第一源区；62、第二源区；6、源区；7、多晶硅栅极侧墙；8、介质层；9、接触孔；91、第一接触孔；92、第二接触孔；10、外驱动门极；11、内驱动门极；12、钝化层；13、背面金属层；14、沟槽；15、正面金属层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在一实施例中，提供了一种绝缘栅双极型晶体管，如图1所示，该绝缘栅双极型晶体管内置有门极电阻结构，所述门极电阻结构包括：
衬底1；
阱区2，所述阱区2设置在所述衬底1内；
栅极氧化层4，所述栅极氧化层4设置在所述阱区2的上表面；
多晶硅栅极5，设置在所述栅极氧化层4的上表面，所述多晶硅栅极5与所述绝缘栅双极型晶体管的外驱动门极10连接；
第一源区61和第二源区62，所述第一源区61和第二源区62设置在所述阱区2内，且所述第一源区61和第二源区62之间具有间隔；
所述门极电阻结构用于在所述绝缘栅双极型晶体管开通或关断过程中，通过在所述外驱动门极10施加不同幅值的驱动电压，使位于所述多晶硅栅极5下方的所述阱区2内形成阻值可变的沟道电阻。
如图1所示，所述第一源区61通过第一接触孔91与所述绝缘栅双极型晶体管的外驱动门极10连接，所述第二源区62通过第二接触孔92与所述绝缘栅双极型晶体管的内驱动门极11连接，所述多晶硅栅极5通过所述第一接触孔91与所述绝缘栅双极型晶体管的外驱动门极10连接。
本实施例中，绝缘栅双极型晶体管还设置有元胞区和终端区，所述门极电阻结构与所述元胞区相邻布置，终端区围绕元胞区和终端区进行布置。
上述门极电阻结构中，由于两个门极之间的电阻值是由设在栅极氧化层下方的沟道电阻决定的，该沟道电阻又会受到栅极电压的影响，在IGBT的开通与关断过程中，可在外驱动门极上设置不同幅值的驱动电压，这样就实现了不同门极电阻的设计，同时不需要额外的控制端口，起到简化了IGBT的驱动电路设计的作用，降低了成本；并且，具有上述门极电阻结构的绝缘栅双极型晶体管，其内置的门极电阻的阻值可通过源区和接触孔设计，沟道的长度与宽度，以及沟道的离子注入进行调整，以满足实际应用的需求。
在一示例中，门极电阻结构的数量为N个，N≧2，构成门极电阻阵列，门极电阻阵列的平面图如图2-a所示，每个第一源区和第二源区均与对应的接触孔进行连接。在一示例中，门极电阻阵列的平面图如图2-b所示，存在某组第一源区和第二源区不与接触孔进行连接的情况。之所以存在不与接触孔连接的源区，其原因在于：影响沟道电阻的阻值的因素，除了包括上述外驱动门极上设置的栅极电压外，还包括沟道电阻的长度、宽度以及沟通电阻的阈值电压，其中，沟道宽度由接触孔的数量决定，因此，通过控制源区与接触孔连接与否，也能够进行沟道电阻的调整。
类似的，沟道长度即平面图2-a和图2-b中多晶硅栅极的宽度，也可以通过设计多晶硅栅极的宽度影响沟道电阻的阻值；此外，沟道电阻的阈值电压可以通过制备工艺中的离子注入进行调整，实现沟道电阻的优化设计。
在一实施例中，提供了一种绝缘栅双极型晶体管的制备方法，方法流程如图3所示，该制备方法包括：
S10：提供一衬底。
在一示例中，采用的衬底为FZ单晶衬底，导电类型N型，电阻率30-90Ωcm。
S20：在所述衬底上形成栅极电阻区、元胞区和终端区。其中，如图4所示，形成所述栅极电阻区的步骤包括：
S201：在所述衬底1内进行离子注入，形成阱区2，如图4-a所示；
在一示例中，阱区2内注入的离子为B+离子，注入剂量为1E13-1E14，注入能量为80-140keV，去胶后进行杂质推进，进行杂质推进的温度为1000-1150℃，进行杂质推进的时间为90-150min。
而对于终端区，选择性生长LOCOS场氧，形成的氧化层3厚度为1-2um。
S202：在所述阱区2的上表面形成栅极氧化层4，在所述栅极氧化层4上表面形成多晶硅栅极5，如图4-b所示。
在一示例中，在形成多晶硅栅极之前，还包括：在所述阱区的上表面内进行离子注入，以调整阱区内沟道电阻的阻值。
例如，在阱区内注入P+离子，注入剂量为2E12-5E13，注入能量为60-120keV，达到调节沟道电阻的阻值目的。
在一示例中，若不需要调整沟道电阻的阻值，则可以不必进行离子注入。
在一示例中，为了对沟道电阻的阻值进行调整，还可以通过调整多晶硅栅极的宽度来实现。原因是：本实施例中，所述沟道电阻的长度是由多晶硅栅极的宽度确定的，而调整沟道电阻的长度能够调节沟道电阻的阻值，因而调整多晶硅栅极的宽度能够达到调节沟道电阻的阻值目的。
S203：向所述阱区2内进行离子注入，形成第一源区61和第二源区62，且所述第一源区61和第二源区62之间具有间隔；在多晶硅栅极5的两侧进行多晶硅氧化，形成多晶硅栅极侧墙7；如图4-c所示。
在一示例中，第一源区和第二源区中的离子分两次注入：第一次注入P+离子，注入剂量为1E15-8E15，注入能量为40-80keV；第二次注入As+离子，注入剂量为1E15-8E15，注入能量为40-100keV，去胶后炉管退火，采用的温度为800-1000℃，时间为30-60min；然后，再进行多晶硅氧化，形成Spacer侧墙（即层间侧墙），厚度为500-1000A。
S204：在所述第一源区61、第二源区62和多晶硅栅极5的表面淀积介质层8，在介质层上刻蚀接触孔9；如图4-d所示。
在一示例中，进行ILD介质层淀积，采用USG+BPSG双层结构，总厚度为9000-12000A；刻蚀接触孔，下层Si过刻蚀深度为0.2-0.5um，在接触孔区域进行两次注入：第一次注入BF2离子，注入剂量为5E14-8E15，注入能量为20-80keV，第二次注入B+离子，注入剂量为1E14-5E15，注入能量为40-100keV，去胶后炉管退火，采用的温度为700-1000℃，时间为30-60min。
本步骤中，形成的接触孔包括第一接触孔和第二接触孔，第一接触孔与第一源区61连接，第二接触孔与第二源区62连接。
S205：形成正面金属层，包括外驱动门极10和内驱动门极11，所述外驱动门极10与所述多晶硅栅极5连接；并在所述正面金属层上形成钝化层12；如图4-e所示。
在一示例中，正面金属层的淀积厚度为4-8um，采用干法刻蚀图形化；PECVD淀积SiN层，厚度为1000-3000A，刻蚀图形化；采用PI胶进行覆盖，形成钝化层，并进行光刻，厚度为8-12um。
本步骤中，外驱动门极10通过第一接触孔与第一源区61连接，内驱动门极11通过第二接触孔与第二源区62连接。
S206：在所述衬底1进行背面减薄处理，并形成背面金属层13，如图4-f所示。
在一示例中，进行背面研磨处理，去除氧化硅/多晶硅/FZ单晶衬底，厚度减薄至60-150um；背面Buffer层与阳极离子注入，炉管退火激活杂质，淀积得到背面金属层13，厚度为1-2um。
本实施例中的栅极电阻区用于在所述绝缘栅双极型晶体管开通或关断过程中，通过在所述外驱动门极10施加不同幅值的驱动电压，使位于所述多晶硅栅极5下方的所述阱区2内形成阻值可变的沟道电阻。
本实施例中，如图5所示，形成元胞区的步骤包括：
S2010：在所述衬底1的上表面进行离子注入，形成阱区2，如图5-a所示。
本步骤中，元胞区的阱区2形成过程可与步骤S201中栅极电阻区的阱区形成过程同时进行。
S2020：从阱区2的上表面向衬底1内进行沟槽刻蚀，形成沟槽14；在所述阱区2、沟槽14的上表面形成栅极氧化层4；在所述沟槽内的栅极氧化层4上形成多晶硅栅极5；如图5-b所示。
在一示例中，沟槽刻蚀的深度为4-7um，然后牺牲氧化层生长，厚度为800-1200A，然后去除牺牲氧化层，进行栅极氧化层生长，厚度为1000-1200A；然后进行多晶硅填充生长（Dpoly，LPCVD工艺），厚度为8000-10000A，刻蚀多晶硅形成栅极。
本步骤中，形成栅极氧化层4的过程可与步骤S202中栅极电阻区的栅极氧化层形成过程同时进行。
S2030：从栅极氧化层4的上表面进行离子注入，形成源区6；如图5-c所示。
本步骤中，形成源区6的过程可与步骤S203中栅极电阻区的第一源区、第二源区的形成过程同时进行。
S2040：形成介质层8，在介质层8上刻蚀接触孔9；如图5-d所示。
本步骤中，形成介质层8、接触孔9的过程可与步骤S204中栅极电阻区的介质层、接触孔的形成过程同时进行。
S2050：形成正面金属层15，在所述正面金属层15上形成钝化层12；如图5-e所示。
本步骤中，形成正面金属层15、钝化层12的过程可与步骤S205中栅极电阻区的正面金属层、钝化层的形成过程同时进行。
S2060：在所述衬底1进行背面减薄处理，并形成背面金属层13，如图5-f所示。
本步骤中，形成背面金属层13的过程可与步骤S206中栅极电阻区的背面金属层的形成过程同时进行。
本实施例内置可变门极电阻的绝缘栅双极型晶体管，能够解决由IGBT结构导致的驱动电路设计复杂、提升成本的问题。并且，内置可变门极电阻的制造工艺可与现有沟槽型IGBT的制造工艺完全兼容，不增加工艺的复杂度，适合大规模批量生产。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种绝缘栅双极型晶体管，其特征在于，所述绝缘栅双极型晶体管内置有门极电阻结构，所述门极电阻结构包括：
衬底；
阱区，所述阱区设置在所述衬底内；
栅极氧化层，所述栅极氧化层设置在所述阱区的上表面；
多晶硅栅极，设置在所述栅极氧化层的上表面，所述多晶硅栅极与所述绝缘栅双极型晶体管的外驱动门极连接；
第一源区和第二源区，所述第一源区和第二源区设置在所述阱区内，且所述第一源区和第二源区之间具有间隔；所述第一源区用于连接所述绝缘栅双极型晶体管的外驱动门极，所述第二源区用于连接所述绝缘栅双极型晶体管的内驱动门极；
所述门极电阻结构用于在所述绝缘栅双极型晶体管开通或关断过程中，通过在所述外驱动门极施加不同幅值的驱动电压，使位于所述多晶硅栅极下方的所述阱区内形成阻值可变的沟道电阻。
2.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第一源区通过第一接触孔与所述绝缘栅双极型晶体管的外驱动门极连接，所述第二源区通过第二接触孔与所述绝缘栅双极型晶体管的内驱动门极连接。
3.如权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述多晶硅栅极通过所述第一接触孔与所述绝缘栅双极型晶体管的外驱动门极连接。
4.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述门极电阻结构的数量为N个，N≧2，构成门极电阻阵列。
5.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述绝缘栅双极型晶体管还设置有元胞区，所述门极电阻结构与所述元胞区相邻布置。
6.一种绝缘栅双极型晶体管的制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上形成栅极电阻区、元胞区和终端区，形成所述栅极电阻区的步骤包括：
在所述衬底内进行离子注入，形成阱区；
在所述阱区的上表面形成栅极氧化层；
在所述栅极氧化层的上表面形成多晶硅栅极；
在所述阱区内进行离子注入，形成第一源区和第二源区，且所述第一源区和第二源区之间具有间隔；所述第一源区用于连接所述绝缘栅双极型晶体管的外驱动门极，所述第二源区用于连接所述绝缘栅双极型晶体管的内驱动门极；
在所述多晶硅栅极两侧进行多晶硅氧化，形成多晶硅栅极侧墙；
在所述第一源区、第二源区和多晶硅栅极的表面淀积介质层，在介质层上刻蚀接触孔；
形成正面金属层，包括外驱动门极和内驱动门极，所述外驱动门极与所述多晶硅栅极连接；
所述栅极电阻区用于在所述绝缘栅双极型晶体管开通或关断过程中，通过在所述外驱动门极施加不同幅值的驱动电压，使位于所述多晶硅栅极下方的所述阱区内形成阻值可变的沟道电阻。
7.如权利要求6所述绝缘栅双极型晶体管的制备方法，其特征在于，所述接触孔包括第一接触孔和第二接触孔，所述外驱动门极通过所述第一接触孔与所述第一源区连接，所述内驱动门极通过所述第二接触孔与所述第二源区连接。
8.如权利要求6所述绝缘栅双极型晶体管的制备方法，其特征在于，在所述阱区的上表面形成栅极氧化层之前，还包括：在所述阱区内进行离子注入，用以调整所述沟道电阻的阻值。
9.如权利要求6所述绝缘栅双极型晶体管的制备方法，其特征在于，形成所述多晶硅栅极时，所述多晶硅栅极的宽度为设定宽度，用以确定所述沟道电阻的长度。
10.如权利要求6所述绝缘栅双极型晶体管的制备方法，其特征在于，形成正面金属层之后，还包括：
在所述正面金属层上形成钝化层；
在所述衬底进行背面减薄处理，并形成背面金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210567536.6A CN114725090B (zh) | 2022-05-24 | 2022-05-24 | 一种绝缘栅双极型晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210567536.6A CN114725090B (zh) | 2022-05-24 | 2022-05-24 | 一种绝缘栅双极型晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114725090A CN114725090A (zh) | 2022-07-08 |
| CN114725090B true CN114725090B (zh) | 2022-09-02 |
Family
ID=82231595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210567536.6A Active CN114725090B (zh) | 2022-05-24 | 2022-05-24 | 一种绝缘栅双极型晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114725090B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975602B (zh) * | 2022-07-29 | 2022-11-08 | 深圳芯能半导体技术有限公司 | 一种高可靠性的igbt芯片及其制作方法 |
| CN115065350B (zh) * | 2022-08-16 | 2022-11-18 | 深圳芯能半导体技术有限公司 | 一种集成门极米勒钳位功能的igbt芯片及其制备方法 |
| CN115117151B (zh) * | 2022-08-25 | 2023-01-10 | 深圳芯能半导体技术有限公司 | 一种具复合元胞结构的igbt芯片及其制作方法 |
| CN115241277B (zh) * | 2022-09-22 | 2023-01-10 | 深圳芯能半导体技术有限公司 | 一种隔离型沟槽mos器件及其制备方法 |
| CN116995066B (zh) * | 2023-06-30 | 2024-06-04 | 宁波鼎声微电子科技有限公司 | 一种igbt单晶硅门极电阻器及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191052A (ja) * | 2003-12-24 | 2005-07-14 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| CN101371359A (zh) * | 2005-10-28 | 2009-02-18 | Dsm解决方案股份有限公司 | 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路 |
| CN103378140A (zh) * | 2012-04-11 | 2013-10-30 | 中国电力科学研究院 | 一种绝缘栅双极晶体管 |
| CN104157570A (zh) * | 2013-05-15 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | 一种高压晶体管及其制备方法 |
| CN107017250A (zh) * | 2015-10-29 | 2017-08-04 | 英飞凌科技股份有限公司 | 具有软切换行为的绝缘栅半导体器件 |
| CN110036486A (zh) * | 2016-12-08 | 2019-07-19 | 克里公司 | 具有栅极沟槽和掩埋的终端结构的功率半导体器件及相关方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11081574B2 (en) * | 2017-11-01 | 2021-08-03 | Suzhou Oriental Semiconductor Co., Ltd. | IGBT power device |
-
2022
- 2022-05-24 CN CN202210567536.6A patent/CN114725090B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191052A (ja) * | 2003-12-24 | 2005-07-14 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| CN101371359A (zh) * | 2005-10-28 | 2009-02-18 | Dsm解决方案股份有限公司 | 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路 |
| CN103378140A (zh) * | 2012-04-11 | 2013-10-30 | 中国电力科学研究院 | 一种绝缘栅双极晶体管 |
| CN104157570A (zh) * | 2013-05-15 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | 一种高压晶体管及其制备方法 |
| CN107017250A (zh) * | 2015-10-29 | 2017-08-04 | 英飞凌科技股份有限公司 | 具有软切换行为的绝缘栅半导体器件 |
| CN110036486A (zh) * | 2016-12-08 | 2019-07-19 | 克里公司 | 具有栅极沟槽和掩埋的终端结构的功率半导体器件及相关方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114725090A (zh) | 2022-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114725090B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| US4225877A (en) | Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors | |
| US20100244125A1 (en) | Power semiconductor device structure for integrated circuit and method of fabrication thereof | |
| KR20010112238A (ko) | 파워 모스 소자 및 그 제조 방법 | |
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| JP2006526286A (ja) | 終端構造を有する半導体装置及びこの装置の製造方法 | |
| CN114783999B (zh) | 一种内置温度传感器的igbt器件及其制备方法 | |
| JPH07142621A (ja) | 垂直バイポーラトランジスタおよび垂直ｍｏｓｆｅｔトランジスタの集積モノリシック装置 | |
| KR20190008573A (ko) | 측면 절연 게이트 양극성 트랜지스터 및 이의 제조방법 | |
| CN109585445B (zh) | 功率mosfet | |
| CN107658343B (zh) | 一种优化器件特性的半导体结构及其制造方法 | |
| CN106935645A (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| KR101259895B1 (ko) | 횡형 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법 | |
| CN210628318U (zh) | 一种Split Gate-IGBT结构及器件 | |
| CN110534513B (zh) | 一种高低压集成器件及其制造方法 | |
| CN116646384B (zh) | 一种具沟槽场截止结构的igbt芯片及其制作方法 | |
| CN115065350B (zh) | 一种集成门极米勒钳位功能的igbt芯片及其制备方法 | |
| CN110600543A (zh) | 一种Split Gate-IGBT结构及其制作方法 | |
| CN116646383B (zh) | 一种具高短路承受力的沟槽栅igbt芯片及其制作方法 | |
| CN113241372B (zh) | 自对准功率场效应管的制备方法与结构 | |
| CN116190227B (zh) | 一种igbt芯片制备方法和igbt芯片 | |
| CN210443562U (zh) | 一种横向静电感应晶体管 | |
| CN110190029B (zh) | 一种功率半导体器件的制备方法 | |
| KR101328667B1 (ko) | 트렌치 게이트형 ｍｏｓｆｅｔ의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |