CN110600543A - 一种Split Gate-IGBT结构及其制作方法 - Google Patents
一种Split Gate-IGBT结构及其制作方法 Download PDFInfo
- Publication number
- CN110600543A CN110600543A CN201910988747.5A CN201910988747A CN110600543A CN 110600543 A CN110600543 A CN 110600543A CN 201910988747 A CN201910988747 A CN 201910988747A CN 110600543 A CN110600543 A CN 110600543A
- Authority
- CN
- China
- Prior art keywords
- trench
- groove
- split gate
- gate
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000002360 preparation method Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 238000001259 photo etching Methods 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000005275 alloying Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000000243 solution Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种Split Gate‑IGBT结构及其制作方法，其中，Split Gate‑IGBT结构，包括Split Gate结构、Trench Gate结构；所述Split Gate结构之间设有一个或多个Trench Gate结构。本发明提供的Split Gate‑IGBT结构，通过在Split Gate结构中间设置一个或者多个Trench Gate结构，将两者的优点相结合，在拥有较快开关速度的同时，还可进一步提高器件元胞密度，降低饱和压降；另外，还可以通过控制Trench Gate的数量来优化IGBT的开关性能。本发明另外提供的制备方法，制备工艺简单、实用。
Description
技术领域
本发明涉及半导体功率器件领域，特别涉及一种Split Gate-IGBT结构及其制作方法。
背景技术
IGBT(绝缘栅双极型晶体管)是由BJT(双极结型晶体三极管)和MOS(绝缘栅型场效应管)组成的复合全控型-电压驱动式-功率半导体器件，兼有高输入阻抗和低导通压降两方面的优点。其基本功能可简单看作一个非通即断的开关。在交流电机、逆变器、照明电路、牵引传动等直流电压为600V及以上的变流系统中得到广泛应用。而目前IGBT普遍应用为沟槽栅极(Trench Gate)结构，它因为垂直结构的导电通道构成了紧凑的元胞分布，但由于沟槽栅极和衬底以及下面的漂流区之间的电容，器件的开关速度比较低。
Split Gate(分裂栅)结构目前多被用于MOSFET(金氧半场效晶体管)，具有能使MOSFET具有较快的开关速度、较高的击穿电压和较低的导通电阻特点。将Split Gate(分裂栅)结构应用于IGBT(绝缘栅双极型晶体管)也可使其拥有更快的开关速度。但是，SplitGate(分裂栅)结构为了降低输出电容，保证下层氧化层的可靠性，下层多晶硅场板周围的绝缘介质一般比较厚，由于在刻蚀和填充时沟槽的深宽比较高会受到工艺条件的限制，下层多晶硅场板的宽度不能很小，这就使元胞尺寸因为工艺条件以及器件介质层的可靠性受到限制，从而限制了器件的元胞密度。
发明内容
为解决上述背景技术中提到的问题，本发明提供一种Split Gate-IGBT结构及其制作方法，其中，Split Gate-IGBT结构，包括Split Gate结构、Trench Gate结构；所述Split Gate结构之间设有一个或多个Trench Gate结构。
进一步地，所述Split Gate结构的第二沟槽深度d2大于所述Trench Gate结构的第一沟槽深度d1。
进一步地，所述Split Gate结构的第二沟槽底部由外至内设有第一氧化层和第一多晶硅；所述第一氧化层和第一多晶硅上的所述第二沟槽内和所述Trench Gate结构的第一沟槽内均设有栅氧化层；所述栅氧化层上设有第二多晶硅层。
进一步地，所述Split Gate结构和Trench Gate结构上依次连接有PW区、N+发射区、ILD区、Metal区和钝化区。
进一步地，所述Split Gate结构上设有减少栅极电荷结构。
进一步地，所述减少栅极电荷结构包括第三凹槽；所述第三沟槽设于所述SplitGate结构两端与发射极之间。
本发明还提供如上任意所述的Split Gate-IGBT结构的制备方法，所述制备方法具体如下：
S10、在晶圆正面光刻形成保护环图形，并注入离子后高温退火形成保护环；形成保护环后去除光刻胶并在表面生长氧化层，通过光刻蚀刻保留部分氧化层；
S20、在整个晶圆表面生长一层氧化层，通过光刻蚀刻分别去除氧化物、晶圆形成第一沟槽作为Trench Gate；
S30、通过光刻胶将部分第一沟槽覆盖后再进行蚀刻，形成第二沟槽和第三沟槽；所述第二沟槽作为Split Gate；蚀刻完第二沟槽和第三沟槽后将光刻胶和剩余的氧化层去除；
S40、在所述第一沟槽、第二沟槽和第三沟槽内沉积氧化层并淀积多晶硅后，再蚀刻所述第一沟槽、第二沟槽和第三沟槽内部分的多晶硅；通过光刻胶覆盖所述第三沟槽，继续蚀刻第一沟槽和第二沟槽中的多晶硅，使第一沟槽内的多晶硅全部去除；然后去除覆盖所述第三沟槽的光刻胶，蚀刻去除所述第三沟槽上的氧化层；
S50、在所述第一沟槽、第二沟槽内的多晶硅上进行栅氧化层的生长；并在所述栅氧化层上淀积多晶硅；多晶硅淀积完成后，光刻蚀刻部分该多晶硅作为栅极；
S60、在设有栅极的所述晶圆表面注入全面离子后高温退火形成PW区；在所述PW区光刻注入全面离子后高温退火形成N+发射区；在所述N+发射区表面生长ILD层；在所述ILD层上进行光刻蚀刻后注入离子，高温退火后形成接触区；然后镀Ti/TiN层，沉积钨，并将其蚀刻到ILD层表面；最后淀积金属通过光刻蚀刻形成金属发射极和栅极，并淀积钝化层完成正面工艺；
S70、将晶圆背面研磨到需要的厚度；然后全面离子注入形成N+截止区；再全面离子注入形成P+集电区；进行镭射退火，再对P+集电区进行抛光、清洗、蒸发、合金形成背面金属作集电极。
进一步地，所述S10中，N-浓度为7E13的晶圆正面光刻形成保护环图形，并注入B11/130Kev/8E12后以1175C/80min高温退火形成保护环；形成保护环后去除光刻胶并在表面生长厚度为0.5μm-1.5μm的氧化层，通过光刻蚀刻保留部分氧化层。
进一步地，所述步骤S60中，在设有栅极的所述晶圆表面注入B11/40Kev/1.4E13、B11/90Kev/1.1E13、B11/120Kev/1.4E13后以11750C/80min高温退火形成PW区；在所述PW区光刻注入As75/60Kev/8E15后以950C/30min高温退火形成N+发射区；在所述N+发射区表面生长厚度为0.2μm-0.6μm的ILD层；在所述ILD层上进行光刻蚀刻后注入B11/20Kev/2E15、B11/35Kev/5E13，以1000C/0.25min高温退火后形成接触区；然后镀Ti/TiN层，沉积钨，并将其蚀刻到ILD层表面；最后淀积金属通过光刻蚀刻形成金属发射极和栅极，并淀积钝化层完成正面工艺。
本发明提供的Split Gate-IGBT结构，通过在Split Gate结构中间设置一个或者多个Trench Gate结构，将两者的优点相结合，在拥有较快开关速度的同时，还可进一步提高器件元胞密度，降低饱和压降；另外，还可以通过控制Trench Gate的数量来优化IGBT的开关性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为第一沟槽、第一沟槽和第三沟槽结构示意图；
图2为底部设有多晶硅的第一沟槽、第一沟槽和第三沟槽结构示意图；
图3为本发明提供的Split Gate-IGBT结构一实施例图；
图4为本发明提供的Split Gate-IGBT结构另一实施例图。
附图标记：
10 第一沟槽 20 第二沟槽 30 第三沟槽
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”以及类似的词语仅用于描述目的，而不能理解为指示或暗示相对重要性。“连接”或者“相连”等类似词语并非限定与物理或者机械的连接，而是可以包括电性的连接、光连接等，不管是直接的还是间接的。
本发明实施例提供一种Split Gate-IGBT结构及其制作方法，其中，Split Gate-IGBT结构，包括Split Gate结构、Trench Gate结构；所述Split Gate结构之间设有一个或多个Trench Gate结构。
具体实施时，如图1、图2、图3和图4所示，Split Gate-IGBT结构，包括Split Gate结构、Trench Gate结构；所述Split Gate结构之间设有一个(如图3所示)或多个(如图4所示)Trench Gate结构；通过两个不同的结构实现降低降低元胞密度的目的。并且，在相同面积下，Trench Gate结构数量越少，Split Gate结构数量就越多，开关速度就越快，从而达到可根据实际需求进行调整达到优化IGBT的开关性能的目的。
所述Split Gate结构的第二沟槽20底部由外至内设有第一氧化层和第一多晶硅；所述第一氧化层和第一多晶硅上的所述第二沟槽20内和所述Trench Gate结构的第一沟槽10内均设有栅氧化层；所述栅氧化层上设有第二多晶硅层；所述Split Gate结构和TrenchGate结构上依次连接有PW区、N+发射区、ILD区、Metal区和钝化区。
本发明提供的Split Gate-IGBT结构，通过在Split Gate结构中间设置一个或者多个Trench Gate结构，将两者的优点相结合，在拥有较快开关速度的同时，还可进一步提高器件元胞密度，降低饱和压降；另外，还可以通过控制Trench Gate的数量来优化IGBT的开关性能。
优选地，所述Split Gate结构的第二沟槽20深度d2大于所述Trench Gate结构的第一沟槽10深度d1；本实施例中通过第一沟槽和第二沟槽的深度不一致的结构降低元胞密度。
较佳地，所述Split Gate结构上设有减少栅极电荷结构。具体实施时，所述减少栅极电荷包括第三凹槽30；所述第三凹槽30设有第二凹槽20的前、后端(图中为了方便描述以及读者理解才将其与第二沟槽20分开)，通过第三凹槽30使第二沟槽中底部的poly与源极相连从而减小Qgd(栅极电荷)。第三凹槽30由外至内设有第一氧化层和第一多晶硅。
本发明还提供如上任意所述的Split Gate-IGBT结构的制备方法，所述制备方法具体如下：
S10、在N-浓度为7E13的晶圆正面光刻形成保护环(Guard Ring)图形，并注入B11/130Kev/8E12后以1175C/80min高温退火形成保护环(Guard Ring)；形成保护环(GuardRing)后去除光刻胶并在表面生长厚度为0.5μm-1.5μm的氧化层Field Oxide，通过光刻蚀刻保留部分氧化层Field Oxide；较佳地，所述氧化层Field Oxide的厚度为1μm；
S20、在整个晶圆表面生长一层氧化层，该整个晶圆表面包括Field Oxide表面以及硅表面，通过光刻蚀刻分别去除氧化物、晶圆形成第一沟槽10作为Trench Gate(深度为d1)；
S30、通过光刻胶将部分第一沟槽10覆盖后再进行蚀刻，形成第二沟槽20和第三沟槽30；所述第二沟槽20作为Split Gate(深度为d2)；此时cell区结构如图1所示(为方便观察理解器件结构，在图中将Split Gate首尾两端与发射极连接的沟槽部分作为第三沟槽30，实际上第三沟槽30在横截面中的位置是与第二沟槽20重合的)；蚀刻完第二沟槽20和第三沟槽30后将光刻胶和剩余的全部氧化层去除；
S40、在所述第一沟槽10、第二沟槽20和第三沟槽30内沉积氧化层(厚度为4000A)并淀积多晶硅后，再蚀刻所述第一沟槽10、第二沟槽20和第三沟槽30内部分的多晶硅至如图2所示的P1位置；通过光刻胶覆盖所述第三沟槽30，继续蚀刻第一沟槽10和第二沟槽20中的多晶硅到如图2所示的P2位置，使第一沟槽10内的多晶硅全部去除；然后去除覆盖所述第三沟槽30的光刻胶，蚀刻去除所述第三沟槽30上的氧化层；
S50、在所述第一沟槽10、第二沟槽20内的多晶硅上进行栅氧化层(厚度为1000A)的生长；并在所述栅氧化层上淀积多晶硅；多晶硅淀积完成后，光刻蚀刻部分该多晶硅至如图2所示的P1位置，作为栅极；
S60、在设有栅极的所述晶圆表面注入B11/40Kev/1.4E13、B11/90Kev/1.1E13、B11/120Kev/1.4E13后以11750C/80min高温退火形成P阱PW区；在所述PW区光刻注入As75/60Kev/8E15后以950C/30min高温退火形成N+发射区；在所述N+发射区表面生长厚度为0.2μm-0.6μm的ILD层；在所述ILD层上进行光刻蚀刻后注入B11/20Kev/2E15、B11/35Kev/5E13，以1000C/0.25min高温退火后形成接触区(contact)；然后镀Ti/TiN层，沉积钨，并将其蚀刻到ILD层表面；最后淀积金属通过光刻蚀刻形成金属发射极和栅极，并淀积钝化层完成正面工艺；较佳地，所述ILD层的生长厚度为0.4μm；
S70、对于背面，将晶圆背面研磨到需要的厚度；然后全面离子注入形成N+截止区；再全面离子注入形成P+集电区；进行镭射退火，再对P+集电区进行抛光、清洗、蒸发、合金形成背面金属作集电极。
尽管本文中较多的使用了诸如第一沟槽、第二沟槽、第三沟槽等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质；把它们解释成任何一种附加的限制都是与本发明精神相违背的。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种Split Gate-IGBT结构，其特征在于：包括Split Gate结构、Trench Gate结构；所述Split Gate结构之间设有一个或多个Trench Gate结构。
2.根据权利要求1所述的Split Gate-IGBT结构，其特征在于：所述Split Gate结构的第二沟槽深度d2大于所述Trench Gate结构的第一沟槽深度d1。
3.根据权利要求2所述的Split Gate-IGBT结构，其特征在于：所述Split Gate结构的第二沟槽底部由外至内设有第一氧化层和第一多晶硅；所述第一氧化层和第一多晶硅上的所述第二沟槽内和所述Trench Gate结构的第一沟槽内均设有栅氧化层；所述栅氧化层上设有第二多晶硅层。
4.根据权利要求1-3任一项所述的Split Gate-IGBT结构，其特征在于：所述SplitGate结构和Trench Gate结构上依次连接有PW区、N+发射区、ILD区、Metal区和钝化区。
5.根据权利要求1所述的Split Gate-IGBT结构，其特征在于：所述Split Gate结构上设有减少栅极电荷结构。
6.根据权利要求5所述的Split Gate-IGBT结构，其特征在于：所述减少栅极电荷结构包括第三凹槽；所述第三沟槽设于所述Split Gate结构两端与发射极之间。
7.一种如权利要求1-6任一项所述的Split Gate-IGBT结构的制备方法，其特征在于：所述制备方法具体如下：
S10、在晶圆正面光刻形成保护环图形，并注入离子后高温退火形成保护环；形成保护环后去除光刻胶并在表面生长氧化层，通过光刻蚀刻保留部分氧化层；
S20、在整个晶圆表面生长一层氧化层，通过光刻蚀刻分别去除氧化物、晶圆形成第一沟槽作为Trench Gate；
S30、通过光刻胶将部分第一沟槽覆盖后再进行蚀刻，形成第二沟槽和第三沟槽；所述第二沟槽作为Split Gate；蚀刻完第二沟槽和第三沟槽后将光刻胶和剩余的氧化层去除；
S40、在所述第一沟槽、第二沟槽和第三沟槽内沉积氧化层并淀积多晶硅后，再蚀刻所述第一沟槽、第二沟槽和第三沟槽内部分的多晶硅；通过光刻胶覆盖所述第三沟槽，继续蚀刻第一沟槽和第二沟槽中的多晶硅，使第一沟槽内的多晶硅全部去除；然后去除覆盖所述第三沟槽的光刻胶，蚀刻去除所述第三沟槽上的氧化层；
S50、在所述第一沟槽、第二沟槽内的多晶硅上进行栅氧化层的生长；并在所述栅氧化层上淀积多晶硅；多晶硅淀积完成后，光刻蚀刻部分该多晶硅作为栅极；
S60、在设有栅极的所述晶圆表面注入全面离子后高温退火形成PW区；在所述PW区光刻注入全面离子后高温退火形成N+发射区；在所述N+发射区表面生长ILD层；在所述ILD层上进行光刻蚀刻后注入离子，高温退火后形成接触区；然后镀Ti/TiN层，沉积钨，并将其蚀刻到ILD层表面；最后淀积金属通过光刻蚀刻形成金属发射极和栅极，并淀积钝化层完成正面工艺；
S70、将晶圆背面研磨到需要的厚度；然后全面离子注入形成N+截止区；再全面离子注入形成P+集电区；进行镭射退火，再对P+集电区进行抛光、清洗、蒸发、合金形成背面金属作集电极。
8.根据权利要求7所述的Split Gate-IGBT结构的制备方法，其特征在于：所述S10中，N-浓度为7E13的晶圆正面光刻形成保护环图形，并注入B11/130Kev/8E12后以1175C/80min高温退火形成保护环；形成保护环后去除光刻胶并在表面生长厚度为0.5μm-1.5μm的氧化层，通过光刻蚀刻保留部分氧化层。
9.根据权利要求7所述的Split Gate-IGBT结构的制备方法，其特征在于：所述步骤S60中，在设有栅极的所述晶圆表面注入B11/40Kev/1.4E13、B11/90Kev/1.1E13、B11/120Kev/1.4E13后以11750C/80min高温退火形成PW区；在所述PW区光刻注入As75/60Kev/8E15后以950C/30min高温退火形成N+发射区；在所述N+发射区表面生长厚度为0.2μm-0.6μm的ILD层；在所述ILD层上进行光刻蚀刻后注入B11/20Kev/2E15、B11/35Kev/5E13，以1000C/0.25min高温退火后形成接触区；然后镀Ti/TiN层，沉积钨，并将其蚀刻到ILD层表面；最后淀积金属通过光刻蚀刻形成金属发射极和栅极，并淀积钝化层完成正面工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910988747.5A CN110600543A (zh) | 2019-10-17 | 2019-10-17 | 一种Split Gate-IGBT结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910988747.5A CN110600543A (zh) | 2019-10-17 | 2019-10-17 | 一种Split Gate-IGBT结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110600543A true CN110600543A (zh) | 2019-12-20 |
Family
ID=68850809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910988747.5A Pending CN110600543A (zh) | 2019-10-17 | 2019-10-17 | 一种Split Gate-IGBT结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110600543A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750902A (zh) * | 2021-02-05 | 2021-05-04 | 深圳吉华微特电子有限公司 | 一种高抗短路能力的沟槽栅igbt |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104541374A (zh) * | 2012-04-30 | 2015-04-22 | 维西埃-硅化物公司 | 半导体器件 |
| CN107994069A (zh) * | 2017-12-29 | 2018-05-04 | 安徽赛腾微电子有限公司 | 一种igbt器件及其制造方法 |
| CN108447911A (zh) * | 2018-03-09 | 2018-08-24 | 香港商莫斯飞特半导体股份有限公司 | 一种深浅沟槽半导体功率器件及其制备方法 |
| CN210628318U (zh) * | 2019-10-17 | 2020-05-26 | 厦门芯达茂微电子有限公司 | 一种Split Gate-IGBT结构及器件 |
-
2019
- 2019-10-17 CN CN201910988747.5A patent/CN110600543A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104541374A (zh) * | 2012-04-30 | 2015-04-22 | 维西埃-硅化物公司 | 半导体器件 |
| CN107994069A (zh) * | 2017-12-29 | 2018-05-04 | 安徽赛腾微电子有限公司 | 一种igbt器件及其制造方法 |
| CN108447911A (zh) * | 2018-03-09 | 2018-08-24 | 香港商莫斯飞特半导体股份有限公司 | 一种深浅沟槽半导体功率器件及其制备方法 |
| CN210628318U (zh) * | 2019-10-17 | 2020-05-26 | 厦门芯达茂微电子有限公司 | 一种Split Gate-IGBT结构及器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750902A (zh) * | 2021-02-05 | 2021-05-04 | 深圳吉华微特电子有限公司 | 一种高抗短路能力的沟槽栅igbt |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9245963B2 (en) | Insulated gate semiconductor device structure | |
| TWI591789B (zh) | 用於製造具有一屏蔽電極結構之一絕緣閘極半導體裝置之方法 | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| CN203325907U (zh) | 绝缘栅半导体装置结构 | |
| US6534367B2 (en) | Trench-gate semiconductor devices and their manufacture | |
| US11721738B2 (en) | Laterally diffused metal oxide semiconductor with gate poly contact within source window | |
| US7186618B2 (en) | Power transistor arrangement and method for fabricating it | |
| CN110718546B (zh) | 绝缘栅极半导体器件及其制造方法 | |
| US20030022474A1 (en) | Manufacture of semiconductor devices with schottky barriers | |
| TWI744851B (zh) | 雙向功率器件及其製造方法 | |
| JPS62222677A (ja) | 小サイズのｄｍｏｓセルの自動位置合わせによる製造方法及び該方法により得られるｍｏｓデバイス | |
| US6660591B2 (en) | Trench-gate semiconductor devices having a channel-accommodating region and their methods of manufacture | |
| US20090127615A1 (en) | Semiconductor device and method for manufacture | |
| US8471331B2 (en) | Method of making an insulated gate semiconductor device with source-substrate connection and structure | |
| CN103107194A (zh) | 沟槽型功率晶体管组件及其制作方法 | |
| US8921184B2 (en) | Method of making an electrode contact structure and structure therefor | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| CN113035931A (zh) | 沟槽式金属氧化物半导体场效应管器件及其制造方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN210628318U (zh) | 一种Split Gate-IGBT结构及器件 | |
| CN110600543A (zh) | 一种Split Gate-IGBT结构及其制作方法 | |
| CN114334815A (zh) | 整合frd的igbt器件及其制造方法 | |
| CN114005789A (zh) | 一种屏蔽栅沟槽mosfet的制作方法 | |
| CN114628496B (zh) | 一种沟槽型功率半导体器件结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |