CN115065350B - 一种集成门极米勒钳位功能的igbt芯片及其制备方法 - Google Patents
一种集成门极米勒钳位功能的igbt芯片及其制备方法 Download PDFInfo
- Publication number
- CN115065350B CN115065350B CN202210982461.8A CN202210982461A CN115065350B CN 115065350 B CN115065350 B CN 115065350B CN 202210982461 A CN202210982461 A CN 202210982461A CN 115065350 B CN115065350 B CN 115065350B
- Authority
- CN
- China
- Prior art keywords
- resistor
- area
- igbt
- gate
- igbt chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 230000001413 cellular effect Effects 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- -1 BF2 ions Chemical class 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 5
- 238000006073 displacement reaction Methods 0.000 abstract description 3
- 230000002708 enhancing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种集成门极米勒钳位功能的IGBT芯片及其制备方法，该IGBT芯片包括：IGBT器件的元胞区和终端区以及门极米勒钳位模块，门极米勒钳位模块位于IGBT芯片的培区内，包括晶体管T、二极管D、电阻RB和电阻RE，二极管D的阴极与晶体管T的源极以及IGBT器件的门极相连，晶体管T的漏极与IGBT器件的源极相连；电阻RB的一端与晶体管T的门极相连，另一端与二极管D的阳极相连；电阻RE的一端与外驱动电路的参考地相连，另一端与电阻RB相连。门极米勒钳位模块能够提供一个到外驱动电路参考地的低阻抗回路，能够抑制米勒电容位移电流对门极电位的干扰作用，从而增强了门极电位的抗干扰能力。
Description
技术领域
本发明涉及IGBT芯片制备技术领域，具体涉及一种集成门极米勒钳位功能的IGBT芯片及其制备方法。
背景技术
IGBT是一种大功率半导体分立器件，结合了MOS器件高开关频率，易于控制和BJT器件的大电流处理能力能等优点，在工业变频、消费电子、轨道交通、新能源、航天航空等领域有着广泛的应用。IGBT芯片本身是一种高速开关，在器件的开关过程中，集电极电压Vce的快速变化，会产生很高的dv/dt，从而通过门极与集电极之间的米勒寄生电容Cgc产生灌入门极的分布电流，称为米勒效应。
IGBT的门极驱动回路和集电极功率回路原本是隔离的，但是当米勒效应产生的分布电流过大时，会严重干扰到门极驱动回路的正常工作，例如可能使得门极电压抬高，原本处于关断状态的IGBT发生误开通，从而增加了同一桥臂中上下管直通的风险，同时也增大了器件损耗。
传统的方法是在栅极驱动回路中增加栅极电压钳位功能的米勒钳位模块，这样会增加栅极驱动设计的复杂性，不利于降低应用成本和器件的推广。
发明内容
有鉴于此，有必要提供一种集成门极米勒钳位功能的IGBT芯片及其制备方法，有效降低了IGBT芯片在工作过程中的门极误开通风险，可以在实现门极米勒钳位功能的同时，简化门极驱动电路。
为了实现上述目的，本发明提供了一种集成门极米勒钳位功能的IGBT芯片，包括：IGBT器件和门极米勒钳位模块，所述IGBT器件包括元胞区和终端区，所述门极米勒钳位模块位于IGBT芯片的培区内，且所述门极米勒钳位模块包括一个晶体管T、一个二极管D、电阻RB和电阻RE，其中：
所述二极管D的阴极与晶体管T的源极以及IGBT器件的门极相连，所述晶体管T的漏极与IGBT器件的源极相连；所述电阻RB的一端与晶体管T的门极相连，另一端与二极管D的阳极和外驱动电路的外电阻相连；电阻RE的一端与外驱动电路的参考地相连，另一端与电阻RB相连。
优选的，所述IGBT器件为半桥模块，包括上管和下管，其中，上管包括IGBT管T1和二极管D1，下管包括IGBT管T2和二极管D2。
为了实现上述目的，本发明还提供了上述集成门极米勒钳位功能的IGBT芯片的制备方法，包括如下步骤：
S1、场氧化层生长与终端区场限环区域选择性腐蚀场氧化层，元胞区JFET区N型离子注入；
S2、栅氧化层生长与多晶硅电极形成；
S3、P阱区掺杂以及杂质推进；
S4、N型源区掺杂；
S5、隔离介质层淀积与接触孔刻蚀；
S6、正面金属化与钝化层形成；
S7、晶圆背面减薄与金属化。
优选的，所述步骤S1，具体包括：
选择N型单晶硅衬底，采用湿氧工艺进行场氧化层生长；
终端区场限环区域选择性腐蚀场氧化层，B+离子注入，去胶后杂质推进；
元胞区、晶体管区和二极管区选择性腐蚀场氧化层，元胞区JFET区N型离子注入，去胶后杂质推进，形成N型掺杂区。
优选的，所述步骤S2，具体包括：
对氧化层进行湿法腐蚀，去除晶圆表面的氧化层，晶圆清洗，栅氧生长；
基于LPCVD淀积多晶硅，刻蚀多晶硅，形成元胞区栅电极，晶体管区栅电极和终端区Busbar走线。
优选的，所述步骤S3，具体包括：
晶圆翻转，去除背面多晶硅，晶圆翻转，清洗；
元胞区P阱区P型离子注入，去胶后杂质推进，形成P型掺杂区。
优选的，所述步骤S4，具体包括：
元胞区和二极管区分别进行N型离子注入，去胶后杂质推进。
优选的，所述步骤S5，具体包括：
进行隔离介质层淀积，形成USG+BPSG双层结构，并刻蚀接触孔；
接触孔区域注入：第一次注入BF2离子，第二次注入B+离子，去胶后炉管退火。
优选的，所述步骤S6，具体包括：
正面淀积金属层，干法刻蚀图形化，利用PI胶Coating形成钝化层，并进行光刻图形化。
优选的，所述步骤S7，具体包括：
晶圆背面研磨，去除氧化硅，厚度减薄，背面注入P+离子形成缓冲层；
背面阳极注入B+离子，炉管退火激活杂质，背面淀积金属层。
采用上述实施例的有益效果是：
本发明通过在原有的IGBT芯片中增加了门极米勒钳位模块，其包括有一个晶体管T、一个二极管D、电阻RB和电阻RE，通过这些器件与原先的IGBT器件的门极相连接，并与外驱动电路相连接，当IGBT器件需要关闭时，其内部的门极米勒钳位模块能够提供一个到外驱动电路参考地的低阻抗回路，能够抑制其集电极电位抬升产生的米勒电容位移电流对门极电位的干扰作用，从而增强了门极电位的抗干扰能力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的集成门极米勒钳位功能的IGBT芯片一实施例的电路原理示意图；
图2为本发明提供的集成门极米勒钳位功能的IGBT芯片一实施例的平面示意图；
图3为本发明提供的集成门极米勒钳位功能的IGBT芯片中晶体管区和二极管区一个实施例的结构示意图；
图4-图10为本发明提供的集成门极米勒钳位功能的IGBT芯片的制备方法中执行步骤S1-S7时IGBT芯片的结构变化示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了便于附图说明中标记的清晰，考虑到晶体管区、二极管区和元胞区中在IGBT芯片制备时存在诸多具有相同功能的结构，现对说明书附图中的部分标记进行统一说明，具体见下表1。
表1：部分附图标记对应表
本发明提供了一种集成门极米勒钳位功能的IGBT芯片及其制备方法，本发明通过在原有的IGBT芯片中增加了门极米勒钳位模块，有效降低了IGBT芯片在工作过程中的门极误开通风险，可以在实现门极米勒钳位功能的同时，简化门极驱动电路，现就具体实施例说明如下。
参阅图1，图1为本发明提供的集成门极米勒钳位功能的IGBT芯片一实施例的电路原理示意图。
在本发明的实施例中，该集成门极米勒钳位功能的IGBT芯片，包括：IGBT器件10和门极米勒钳位模块20，IGBT器件10包括元胞区和终端区，所述门极米勒钳位模块20位于位于IGBT芯片的培区内，所述门极米勒钳位模块20包括一个晶体管T、一个二极管D、电阻RB和电阻RE，其中：
所述二极管D的阴极与晶体管T的源极以及IGBT器件的门极相连，所述晶体管T的漏极与IGBT器件的源极相连，且连接方式为开尔文连接，不与功率端子共用回路；所述电阻RB的一端与晶体管T的门极相连，另一端与二极管D的阳极和外驱动电路的外电阻RGon/off相连；电阻RE的一端与外驱动电路的参考地相连，另一端与电阻RB相连。
具体的，当IGBT管（如T2）需要关闭时，米勒钳位模块提供了一个到驱动电路参考地的低阻抗回路，从而增强了门极电位的抗干扰能力。
在优选的实施例中，所述IGBT器件为半桥模块，包括上管和下管，其中，上管包括IGBT管T1和二极管D1，下管包括IGBT管T2和二极管D2。
本发明通过在原有的IGBT芯片中增加了门极米勒钳位模块，其包括有一个晶体管T、一个二极管D、电阻RB和电阻RE，通过这些器件与原先的IGBT器件的门极相连接，并与外驱动电路相连接，当IGBT器件的下管需要关闭时，其内部的门极米勒钳位模块能够提供一个到外驱动电路参考地的低阻抗回路，能够抑制其集电极电位抬升产生的米勒电容位移电流对门极电位的干扰作用，从而增强了门极电位的抗干扰能力。
为了进一步说明将IGBT芯片进行半导体制备的情况，请参阅图2，图2为本发明提供的集成门极米勒钳位功能的IGBT芯片一实施例的平面示意图。
在本实施例中，门极米勒钳位模块位于IGBT芯片的陪区，与IGBT芯片元胞区和终端区在电学上是隔离的，不会造成相互之间的串扰，其俯视图如图2所示。晶体管T为一个多晶硅栅的P沟道MOSFET，左侧的漏极与IGBT芯片的源极相连，右侧的源极与二极管D的阴极相连，多晶硅栅极与电阻RB相连，其沿AA’切线的横截面如米勒钳位区横截面图（虚线）所示。二极管D为一个PN结二极管，下方的阴极与晶体管T的源极相连，上方的阳极与电阻RB以及IGBT芯片的门极相连，其沿BB’切线的横截面如米勒钳位区横截面图（虚线）所示。电阻RB和RE均为多晶硅电阻，电阻RB分别与晶体管T的栅极和二极管D的阳极相连，电阻RE分别与电阻RB和晶体管T的漏极相连。图中深色部分为金属走线（图中已标识），左侧上方的金属条与外驱动电路相连。
在本发明的一些实施例中，当本发明的集成门极米勒钳位功能的IGBT芯片被制备完成之后，其具体附图如图3所述，图3为本发明提供的集成门极米勒钳位功能的IGBT芯片中晶体管区和二极管区一个实施例的结构示意图。
在本实施例中，晶体管区为沿AA’切线的横截面，二极管区为沿BB’切线的横截面。
为了进一步描述本发明提供的集成门极米勒钳位功能的IGBT芯片的制备方法，请具体参阅图4-图10，图4-图10为本发明提供的集成门极米勒钳位功能的IGBT芯片的制备方法中执行步骤S1-S7时IGBT芯片的结构变化示意图。
在本实施例中，该集成门极米勒钳位功能的IGBT芯片的制备方法，包括如下步骤：
S1、场氧化层生长与终端区场限环区域选择性腐蚀场氧化层，元胞区JFET区N型离子注入；
S2、栅氧化层生长与多晶硅电极形成；
S3、P阱区掺杂以及杂质推进；
S4、N型源区掺杂；
S5、隔离介质层淀积与接触孔刻蚀；
S6、正面金属化与钝化层形成；
S7、晶圆背面减薄与金属化。
作为优选的实施例，请请查阅图4，所述步骤S1，具体包括：
选择N型单晶硅衬底101/201/301，采用湿氧工艺进行场氧化层102/202/302生长；
终端区场限环区域选择性腐蚀场氧化层，B+离子注入（即P型掺杂离子），去胶后杂质推进；
元胞区、晶体管区和二极管区选择性腐蚀场氧化层，元胞区JFET区中N型离子注入，去胶后杂质推进，形成N型掺杂区303。
具体的，选择FZ单晶硅衬底，晶圆表面为（100）晶面，电阻率为30-90Ω·cm；湿氧工艺的温度为800-1050℃，氧化层厚度为1-3μm；B+离子注入的剂量为8E13-5E14，注入能量为80-140keV，且去胶后杂质推进的温度为1000-1200℃，时间为300-600min；注入P+离子（即N型离子）的注入剂量为5E11-2E13，注入能量为40-120keV，且去胶后杂质推进的温度为1000-1150℃，时间为150-300min。
作为优选的实施例，请请查阅图5，所述步骤S2，具体包括：
对氧化层进行湿法腐蚀，去除晶圆表面的氧化层，晶圆清洗，栅氧生长，厚度为1000-1200A；
基于LPCVD淀积多晶硅形成多晶硅栅区104/204，厚度为8000-12000A，刻蚀多晶硅，形成元胞区栅电极（即多晶硅栅区304），晶体管区栅电极和终端区Busbar走线。
作为优选的实施例，请请查阅图6，所述步骤S3，具体包括：
晶圆翻转，去除背面多晶硅，晶圆翻转，清洗；
元胞区P阱区P型离子注入，去胶后杂质推进，形成P型掺杂区105/205/305。
具体的，P型离子注入的注入剂量为1E13-1E14，注入能量为80-140keV，去胶后杂质推进的温度为1000-1150℃，时间为90-150min。
作为优选的实施例，请请查阅图7，所述步骤S4，具体包括：
元胞区和二极管区分别进行N型离子注入，去胶后杂质推进，得到N型掺杂区203/303。
具体的，N型离子为As+离子，且注入剂量为1E15-8E15，注入能量为80-150keV，去胶后杂质推进的温度为850-1000℃，时间为150-250min。
作为优选的实施例，请请查阅图8，所述步骤S5，具体包括：
进行隔离介质层淀积，形成USG+BPSG双层结构（即隔离介质层106/206/306），总厚度9000-12000A，并刻蚀接触孔107/207/307，下层Si过刻蚀深度为0.2-0.5μm；
接触孔107/207/307区域注入：第一次注入BF2离子，注入剂量为5E14-8E15，注入能量为20-80keV，第二次注入B+离子，注入剂量为1E14-5E15，注入能量为40-100keV，去胶后炉管退火，温度为700-1000℃，时间为30-60min。
作为优选的实施例，请请查阅图9，所述步骤S6，具体包括：
正面淀积金属层108/208/308，厚度4-8μm，干法刻蚀图形化，利用PI胶Coating形成钝化层109/209/309，并进行光刻图形化，厚度8-12μm。
作为优选的实施例，请请查阅图10，所述步骤S7，具体包括：
晶圆背面研磨，去除氧化硅，厚度减薄至60-150μm，背面注入P+离子形成缓冲层，注入剂量为2E11-1E13，注入能量为200-900keV；
背面阳极注入B+离子，注入剂量为1E12-8E13，注入能量为20-50keV，炉管退火激活杂质，温度为300-500℃，时间为20-80min，背面淀积金属层110/210/310，厚度1-2μm。
经过上述步骤S1-S7的制备工艺就能够制备出本发明的集成门极米勒钳位功能的IGBT芯片。
综上所述，本发明提供的集成门极米勒钳位功能的IGBT芯片及其制备方法通过在原有的IGBT芯片中增加了门极米勒钳位模块，其包括有一个晶体管T、一个二极管D、电阻RB和电阻RE，通过这些器件与原先的IGBT器件的门极相连接，并与外驱动电路相连接，当IGBT芯片内IGBT器件需要关闭时，门极米勒钳位模块能够提供一个到外驱动电路参考地的低阻抗回路，从而增强了门极电位的抗干扰能力。
以上对本发明所提供的集成门极米勒钳位功能的IGBT芯片及其制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (8)
1.一种集成门极米勒钳位功能的IGBT芯片的制备方法，其特征在于，所述集成门极米勒钳位功能的IGBT芯片包括：IGBT器件和门极米勒钳位模块，所述IGBT器件包括元胞区和终端区，所述门极米勒钳位模块位于IGBT芯片的培区内，且所述门极米勒钳位模块包括一个晶体管T、一个二极管D、电阻RB和电阻RE，其中：
所述二极管D的阴极与晶体管T的源极以及IGBT器件的门极相连，所述晶体管T的漏极与IGBT器件的源极相连；所述电阻RB的一端与晶体管T的门极相连，另一端与二极管D的阳极和外驱动电路的外电阻相连；电阻RE的一端与外驱动电路的参考地相连，另一端与电阻RB相连；
所述集成门极米勒钳位功能的IGBT芯片的制备方法包括如下步骤：
S1、场氧化层生长与终端区场限环区域选择性腐蚀场氧化层，元胞区JFET区N型离子注入；
S2、栅氧化层生长与多晶硅电极形成；
S3、P阱区掺杂以及杂质推进；
S4、N型源区掺杂；
S5、隔离介质层淀积与接触孔刻蚀；
S6、正面金属化与钝化层形成；
S7、晶圆背面减薄与金属化；
所述步骤S1，具体包括：
选择N型单晶硅衬底，采用湿氧工艺进行场氧化层生长；
终端区场限环区域选择性腐蚀场氧化层，B+离子注入，去胶后杂质推进；
元胞区、晶体管区和二极管区选择性腐蚀场氧化层，元胞区JFET区N型离子注入，去胶后杂质推进，形成N型掺杂区；
选择FZ单晶硅衬底，晶圆表面（100）为晶面，电阻率为30-90Ω·cm；湿氧工艺的温度为800-1050℃，氧化层厚度为1-3μm；B+离子注入的剂量为8E13-5E14，注入能量为80-140keV，且去胶后杂质推进的温度为1000-1200℃，时间为300-600min；注入N型离子的注入剂量为5E11-2E13，注入能量为40-120keV，且去胶后杂质推进的温度为1000-1150℃，时间为150-300min。
2.根据权利要求1所述集成门极米勒钳位功能的IGBT芯片的制备方法，其特征在于，所述IGBT器件为半桥模块，包括上管和下管，其中，上管包括IGBT管T1和二极管D1，下管包括IGBT管T2和二极管D2。
3.根据权利要求1所述集成门极米勒钳位功能的IGBT芯片的制备方法，其特征在于，所述步骤S2，具体包括：
对氧化层进行湿法腐蚀，去除晶圆表面的氧化层，晶圆清洗，栅氧生长；
基于LPCVD淀积多晶硅，刻蚀多晶硅，形成元胞区栅电极，晶体管区栅电极和终端区Busbar走线。
4.根据权利要求1所述集成门极米勒钳位功能的IGBT芯片的制备方法，其特征在于，所述步骤S3，具体包括：
晶圆翻转，去除背面多晶硅，晶圆翻转，清洗；
元胞区P阱区P型离子注入，去胶后杂质推进，形成P型掺杂区。
5.根据权利要求1所述集成门极米勒钳位功能的IGBT芯片的制备方法，其特征在于，所述步骤S4，具体包括：
元胞区和二极管区分别进行N型离子注入，去胶后杂质推进。
6.根据权利要求1所述集成门极米勒钳位功能的IGBT芯片的制备方法，其特征在于，所述步骤S5，具体包括：
进行隔离介质层淀积，形成USG+BPSG双层结构，并刻蚀接触孔；
接触孔区域注入：第一次注入BF2离子，第二次注入B+离子，去胶后炉管退火。
7.根据权利要求1所述集成门极米勒钳位功能的IGBT芯片的制备方法，其特征在于，所述步骤S6，具体包括：
正面淀积金属层，干法刻蚀图形化，利用PI胶涂覆形成钝化层，并进行光刻图形化。
8.根据权利要求1所述集成门极米勒钳位功能的IGBT芯片的制备方法，其特征在于，所述步骤S7，具体包括：
晶圆背面研磨，去除氧化硅，厚度减薄，背面注入P+离子形成缓冲层；
背面阳极注入B+离子，炉管退火激活杂质，背面淀积金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210982461.8A CN115065350B (zh) | 2022-08-16 | 2022-08-16 | 一种集成门极米勒钳位功能的igbt芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210982461.8A CN115065350B (zh) | 2022-08-16 | 2022-08-16 | 一种集成门极米勒钳位功能的igbt芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115065350A CN115065350A (zh) | 2022-09-16 |
| CN115065350B true CN115065350B (zh) | 2022-11-18 |
Family
ID=83208153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210982461.8A Active CN115065350B (zh) | 2022-08-16 | 2022-08-16 | 一种集成门极米勒钳位功能的igbt芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115065350B (zh) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203481816U (zh) * | 2013-10-15 | 2014-03-12 | 刘文士 | 一种igbt去米勒效应装置 |
| CN109687693B (zh) * | 2018-12-29 | 2020-02-07 | 航天柏克(广东)科技有限公司 | 一种隔离驱动器及高频开关电源 |
| US11088680B2 (en) * | 2019-07-19 | 2021-08-10 | University Of Florida Research Foundation, Incorporated | Method and apparatus for eliminating crosstalk effects in high switching-speed power modules |
| CN111509035B (zh) * | 2020-04-28 | 2022-02-08 | 南京芯长征科技有限公司 | 低成本高性能沟槽型功率半导体器件及其制备方法 |
| CN113808945A (zh) * | 2020-06-12 | 2021-12-17 | 芯恩（青岛）集成电路有限公司 | 超结功率器件及其制备方法 |
| CN112003595A (zh) * | 2020-09-04 | 2020-11-27 | 山特电子（深圳）有限公司 | 用于并联的开关晶体管的米勒钳位装置及包括其的驱动器 |
| CN113904531A (zh) * | 2021-09-22 | 2022-01-07 | 珠海格力电器股份有限公司 | 功率模块驱动电路及空调 |
| CN113644125A (zh) * | 2021-10-18 | 2021-11-12 | 芯长征微电子制造(山东)有限公司 | 能降低米勒电容的功率半导体器件及制备方法 |
| CN114188396B (zh) * | 2021-10-30 | 2024-01-30 | 华为数字能源技术有限公司 | 一种绝缘栅双极晶体管及其制造方法、电子设备 |
| CN114050184A (zh) * | 2021-11-10 | 2022-02-15 | 安徽瑞迪微电子有限公司 | 低米勒电容功率器件及其制造方法 |
| CN114725090B (zh) * | 2022-05-24 | 2022-09-02 | 深圳芯能半导体技术有限公司 | 一种绝缘栅双极型晶体管及其制备方法 |
-
2022
- 2022-08-16 CN CN202210982461.8A patent/CN115065350B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115065350A (zh) | 2022-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN111081759B (zh) | 一种增强型碳化硅mosfet器件及其制造方法 | |
| CN106653836A (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| WO2021196605A1 (zh) | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 | |
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN110600537A (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN104425579A (zh) | 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN117747648A (zh) | 半导体装置 | |
| CN115065350B (zh) | 一种集成门极米勒钳位功能的igbt芯片及其制备方法 | |
| CN115117151B (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
| CN115083895B (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN115425079A (zh) | 一种沟槽型双层栅功率器件及其制造方法 | |
| CN215815877U (zh) | 高维持高失效双向可控硅静电防护器件 | |
| CN113421922B (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
| CN210628318U (zh) | 一种Split Gate-IGBT结构及器件 | |
| CN211789033U (zh) | 一种快恢复二极管器件结构 | |
| CN113555425A (zh) | 一种沟槽式分离栅igbt结构及其制造方法 | |
| CN113451401A (zh) | 一种异型槽分离栅igbt结构及其制造方法 | |
| CN111293113A (zh) | 采用单层金属工艺的sgto器件及其版图结构、制造方法 | |
| CN116646384B (zh) | 一种具沟槽场截止结构的igbt芯片及其制作方法 | |
| CN116646383B (zh) | 一种具高短路承受力的沟槽栅igbt芯片及其制作方法 | |
| CN115863443B (zh) | 一种瞬态电压抑制二极管及其制备方法 | |
| CN116314308B (zh) | 一种横向绝缘栅双极型晶体管及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |