CN104157570A - 一种高压晶体管及其制备方法 - Google Patents
一种高压晶体管及其制备方法 Download PDFInfo
- Publication number
- CN104157570A CN104157570A CN201310178587.0A CN201310178587A CN104157570A CN 104157570 A CN104157570 A CN 104157570A CN 201310178587 A CN201310178587 A CN 201310178587A CN 104157570 A CN104157570 A CN 104157570A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon layer
- polysilicon
- voltage transistor
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 240
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 239
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 32
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 238000010276 construction Methods 0.000 claims description 19
- 238000002513 implantation Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000428 dust Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 239000007792 gaseous phase Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 150000004767 nitrides Chemical group 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明提供一种高压晶体管及其制备方法，该制备方法至少包括以下步骤：在半导体衬底中的高压阱区上自下而上依次沉积形成栅氧化物层、第一多晶硅层及多晶硅间介质层；去除部分或全部多晶硅间介质层；制作第二多晶硅层；制作源区和漏区；沉积刻蚀阻挡层和绝缘膜层，所述刻蚀阻挡层和绝缘膜层覆盖所述第二多晶硅层、源区及漏区；分别制作暴露第二多晶硅层、源区及漏区的接触孔。本发明通过去除第一多晶硅层上的部分或全部多晶硅间介质层，之后制作接触孔于第二多晶硅层上，高压晶体管中起作用的多晶硅厚度为第一多晶硅层厚度与第二多晶硅层厚度的总和，这样就有效地增大了多晶硅层的厚度，更好地满足高压晶体管耐压能力和驱动能力等性能的要求。
Description
技术领域
本发明涉及半导体工艺领域，特别是涉及一种高压晶体管及其制备方法。
背景技术
随着集成电路制造工艺的不断进步，半导体器件的尺寸变得越来越小，对于逻辑器件而言，为了确保其运行速度，要求不断减小多晶硅栅的厚度。一般，多晶硅栅的厚度小于1000埃。但是对于非逻辑器件，比如，高压晶体管，由于其耐压能力、驱动能力等的要求，需要将多晶硅做得较厚，一般高压晶体管的多晶硅厚度需要大于1000埃。而在非易失性存储器（Non-volatile memory，NVM）中，高压晶体管是不可缺少的器件，因此，当将逻辑晶体管与高压晶体管进行集成时，在多晶硅厚度方面就产生了矛盾。
传统制备的高压晶体管的局部结构如图1a和1b所示，其中，图1a是传统高压晶体管的俯视图；图1b是图1a沿AA’方向的剖面图，所述高压晶体管制备方法至少包括：在半导体衬底1A上依次形成栅氧化层3A、第一多晶硅层4A、多晶硅间介质层5A及第二多晶硅层6A；在第二多晶硅层6A上形成具有开口的掩膜，利用掩膜开口刻蚀所述多晶硅间介质层5A和第二多晶硅层6A直至暴露出第一多晶硅层4A的表面；在所述第一多晶硅层4A两侧的半导体衬底1A内离子注入形成源区9A和漏区10A；在第一多晶硅层4A上形成第一接触孔131A。
在高压晶体管器件中，多晶硅间介质层5A属于寄生介质层，这种寄生介质层的存在会导致高压晶体管无法工作，因此，在现有技术中，形成第二多晶硅层6A之后需要对第二多晶硅层6A和多晶硅间介质层5A进行刻蚀，把第一接触孔131A做在第一多晶硅层4A上，这样，高压晶体管才可以正常工作，但是对器件起作用多晶硅栅的只有第一多晶硅层4A，其厚度很薄，小于1000埃，不能满足高压晶体管的对多晶硅栅厚度的要求。
因此，提供一种具有更厚多晶硅栅厚度的高压晶体管是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压晶体管及其制备方法，用于解决现有技术中高压晶体管的多晶硅厚度太薄的问题。
为实现上述目的及其他相关目的，本发明提供一种高压晶体管及其制备方法，所述制备方法至少包括步骤：
1）在半导体衬底中的高压阱区上自下而上依次沉积形成栅氧化物层、第一多晶硅层及多晶硅间介质层；
2）采用刻蚀工艺去除所述第一多晶硅层上的部分或全部多晶硅间介质层；
3）在所述步骤2）获得的结构表面沉积第二多晶硅层，并在第一多晶硅层和第二多晶硅层两侧形成侧墙；
4）在所述第一多晶硅层和第二多晶硅层两侧的高压阱区内离子注入形成源区和漏区；
5）在所述半导体衬底上依次沉积刻蚀阻挡层和绝缘膜层，所述刻蚀阻挡层和绝缘膜层覆盖所述第二多晶硅层、源区及漏区；
6）刻蚀所述刻蚀阻挡层和绝缘膜层，分别形成暴露所述第二多晶硅层、源区及漏区的第一接触孔、第二接触孔及第三接触孔，在所述接触孔中填塞导电材料后获得高压晶体管。
优选地，采用化学气相沉积方法制备形成所述第一多晶硅层和第二多晶硅层。
优选地，沉积形成的第一多晶硅层的厚度为1～1000埃，第二多晶硅层的厚度为100～2000埃。
优选地，所述多晶硅间介质层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅；所述多晶硅间介质层中每一层的厚度为10～100埃。
优选地，形成所述源区和漏区的步骤包括：先在第一多晶硅层和第二多晶硅层两侧的高压阱区内离子注入形成轻掺杂区，然后在所述轻掺杂区内离子注入形成重掺杂源区和漏区。
优选地，采用干法刻蚀刻蚀阻挡层和绝缘膜层，所述刻蚀阻挡层为氮化物层，所述绝缘膜层为硅酸盐玻璃。
本发明还提供一种高压晶体管，其特征在于，所述高压晶体管至少包括：
半导体衬底；
高压阱区，形成于所述半导体衬底中；
栅氧化物层，沉积于所述高压阱区上；
第一多晶硅层，沉积于所述栅氧化物层上；
多晶硅间介质层，形成于所述第一多晶硅层上；
第二多晶硅层，沉积于所述第一多晶硅层和多晶硅间介质层上；
侧墙，形成于所述第一多晶硅层和第二多晶硅层两侧；
源区和漏区，离子注入于所述第一多晶硅层和第二多晶硅层两侧的高压阱区内；
刻蚀阻挡层，覆盖于所述第二多晶硅层、源区及漏区上；
绝缘膜层，覆盖于整个半导体衬底上；
第一接触孔、第二接触孔及第三接触孔，分别形成于所述第二多晶硅层、源区及漏区上。
优选地，第一多晶硅层的厚度为1～1000埃，第二多晶硅层的厚度为100～2000埃。
优选地，所述多晶硅间介质层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅，所述多晶硅间介质层中每一层的厚度为10～100埃。
本发明还提供另一种高压晶体管，其特征在于，所述高压晶体管至少包括：
半导体衬底；
高压阱区，形成于所述半导体衬底中；
栅氧化物层，沉积于所述高压阱区上；
第一多晶硅层，沉积于所述栅氧化物层上；
第二多晶硅层，沉积于所述第一多晶硅层上；
侧墙，形成于所述第一多晶硅层和第二多晶硅层两侧；
源区和漏区，离子注入于所述第一多晶硅层和第二多晶硅层两侧的高压阱区内；
刻蚀阻挡层，覆盖于所述第二多晶硅层、源区及漏区上；
绝缘膜层，覆盖于整个半导体衬底上；
第一接触孔、第二接触孔及第三接触孔，分别形成于所述第二多晶硅层、源区及漏区上。
如上所述，本发明的高压晶体管及其制备方法，具有以下有益效果：通过将第一多晶硅层上的多晶硅间介质层部分或完全去除，之后制作第一接触孔于第二多晶硅层上，这样，高压晶体管中起作用的多晶硅厚度为第一多晶硅层厚度与第二多晶硅层厚度的总和。本发明提供的高压晶体管制备方法有效地增大了多晶硅的厚度，更好地满足了高压晶体管耐压能力和驱动能力等性能的要求。
附图说明
图1a为现有技术的高压晶体管结构俯视图。
图1b为现有技术的高压晶体管沿AA’方向的剖面示意图。
图2a为本发明高压晶体管结构俯视图。
图2b～2c为本发明的高压晶体管沿AA’方向的剖面示意图。
图2d～2k为本发明高压晶体管制备流程结构正视图。
元件标号说明
1,1A 半导体衬底
2 高压阱区
3,3A 栅氧化物层
4,4A 第一多晶硅层
5,5A 多晶硅间介质层
6,6A 第二多晶硅层
7 侧墙
8 轻掺杂区
9,9A 源区
10,10A 漏区
11 刻蚀阻挡层
12 绝缘膜层
13 接触孔
131,131A 第一接触孔
132 第二接触孔
133 第三接触孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅附图2a～2k，本发明提供一种高压晶体管的制备方法，所述制备方法至少包括以下步骤：
首先进行步骤1），如图2d所示，在半导体衬底1中的高压阱区2上自下而上依次沉积形成栅氧化物层3、第一多晶硅层4及多晶硅间介质层5。
其中，所述半导体衬底1为硅衬底或SOI衬底等一切可以支持形成高压晶体管的半导体衬底。本实施中，所述半导体衬底1为硅衬底。
所述栅氧化物层3形成于半导体衬底1中的高压阱区2上，优选地，所述栅氧化物层3采用热氧化的方法，在干燥氧气气氛中升温直接在半导体衬底1表面上氧化形成。所述栅氧化物层3可以采用单层的二氧化硅。
优选地，采用化学气相沉积方法制备形成所述第一多晶硅层4和多晶硅间介质层5，沉积形成的第一多晶硅层4的厚度为1～1000埃。本实施例中，所述第一多晶硅层4的厚度为800埃。可选地，所述多晶硅间介质层5为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅，所述多晶硅间介质层5中每一层的厚度为10～100埃。本实施例中，所述多晶硅间介质层5中每一层的厚度为30埃。
然后进行步骤2），采用刻蚀工艺去除所述第一多晶硅层4上的部分或全部多晶硅间介质层5，得到的结构如图2e和2f所示，其中，图2e是去除全部多晶硅间介质层5后的结构示意图；图2f是去除部分多晶硅间介质层5后的结构示意图。
在高压晶体管制备工艺中，形成于高压晶体管中的所述多晶硅间介质层5是寄生介质层，该介质层的存在会导致高压晶体管无法正常工作，因此，在形成第二多晶硅层6之前，需要将所述第一多晶硅层4上的部分或全部多晶硅间介质层5去除掉。本实施例中，采用干法刻蚀工艺去除所述第一多晶硅层4上的部分或全部多晶硅间介质层5。
接着进行步骤3），在所述步骤2）获得的结构表面沉积第二多晶硅层6，并在第一多晶硅层4和第二多晶硅层6两侧形成侧墙7，如图2g所示。
采用化学气相沉积方法制备形成所述第二多晶硅层6，制备形成的第二多晶硅层6的厚度为100～2000埃，本实施例中，第二多晶硅层6的厚度为1000埃。形成第二多晶硅层6后，所述第一多晶硅层4和第二多晶硅层6形成高压晶体管的栅极结构。
由此可以看出，本发明制备的高压晶体管的多晶硅厚度为第一多晶硅层4和第二多晶硅层6的厚度之和，而传统的制备方法制备的高压晶体管中起作用的多晶硅厚度仅仅为第一多晶硅层4的厚度，因此，本发明的高压晶体管中多晶硅厚度远远大于传统的高压晶体管中多晶硅厚度，也就具有更好的工作性能。
本实施例中，具体形成侧墙7的方法如下：先利用化学气相沉积法在半导体衬底1和栅极结构上形成一氮化硅层，当然也可以形成是氮化硅-二氧化硅-氮化硅的叠层结构，之后采用回蚀法刻蚀这一氮化硅层，形成侧墙7。
接着进行步骤4），在所述第一多晶硅层4和第二多晶硅层6两侧的高压阱区2内离子注入形成源区9和漏区10，如图2h所示。
形成所述源区9和漏区10的步骤包括：先在第一多晶硅层4和第二多晶硅6层两侧的高压阱区2内离子注入形成轻掺杂区8，然后在所述轻掺杂区8内离子注入形成重掺杂源区9和漏区10。具体地，是在形成所述侧墙7之前，先以所述第一多晶硅层4和第二多晶硅层6形成的栅极结构为掩膜，向该栅极结构两侧的高压阱区2内注入掺杂离子，形成轻掺杂区8；之后形成侧墙7，这时，再以栅极结构和侧墙7为掩膜，向轻掺杂区8中继续进行离子注入，形成重掺杂源区9和重掺杂漏区10，从重掺杂源区9和重掺杂漏区10即可分别引出源极和漏极。其中，所述轻掺杂区8具有延伸到栅极结构下方高压阱区2的延伸区，如图2h所示。
再进行步骤5），在所述半导体衬底1上依次沉积刻蚀阻挡层11和绝缘膜层12，所述刻蚀阻挡层11和绝缘膜层12覆盖所述第二多晶硅层6、源区9及漏区10。
如图2i所示，所述刻蚀阻挡层11为氮化物层，所述绝缘膜层12为硅酸盐玻璃。本实施例中，所述刻蚀阻挡层11为氮化硅。
最后进行步骤6），刻蚀所述刻蚀阻挡层11和绝缘膜层12，分别形成暴露所述第二多晶硅6层、源区9及漏区10的第一接触孔131、第二接触孔132及第三接触孔133，在所述接触孔13中填塞导电材料后获得高压晶体管，形成的高压晶体管结构如图2j和图2k所示，其中，图2j是去除全部多晶硅间介质层后形成的高压晶体管整体结构图；图2k是去除部分多晶硅间介质层后形成的高压晶体管整体结构图。
具体形成第一接触孔131、第二接触孔132及第三接触孔133的步骤为：在所述绝缘膜层12上旋涂光刻胶（未予以图示），并将所述光刻胶图形化，以图形化光刻胶为掩膜，对所述刻蚀阻挡层11和绝缘膜层12进行刻蚀，形成第二多晶硅层接触孔、源区接触孔及漏区接触孔，这些接触孔分别定义为第一接触孔131、第二接触孔132及第三接触孔133。形成的第一接触孔131，如图2a、2b和2c所示，其中，2b和2c是图2a沿AA’方向的剖面示意图，具体地，图2b是全部去除多晶硅间介质层5后第一接触孔131制作在第二多晶硅层6上的高压晶体管局部结构示意图；图2c是部分去除多晶硅间介质层5后第一接触孔131制作在第二多晶硅层6上的高压晶体管局部结构示意图。与传统高压晶体管中第一接触孔131A不同，本发明的第一接触孔131制作在第二多晶硅层6上，而传统的第一接触孔131A制作在第一多晶硅层4A上，这就意味着两种高压晶体管中参与工作的多晶硅层厚度是明显不同的，本发明高压晶体管的多晶硅层厚度可以更好地满足性能的要求。
实施例二
本发明还提供一种高压晶体管，该高压晶体管可以由实施例一所述的制备方法制备获得，如图2k所示，该高压晶体管至少包括：
半导体衬底1；
高压阱区2，形成于所述半导体衬底中1；
栅氧化物层3，沉积于所述高压阱区2上；
第一多晶硅层4，沉积于所述栅氧化物层3上；
多晶硅间介质层5，形成于所述第一多晶硅层上4；
第二多晶硅层6，沉积于所述第一多晶硅层4和多晶硅间介质层5上；
侧墙7，形成于所述第一多晶硅层4和第二多晶硅层6两侧；
源区9和漏区10，离子注入于所述第一多晶硅层4和第二多晶硅层6两侧的高压阱区2内；
刻蚀阻挡层11，覆盖于所述第二多晶硅层6、源区9及漏区10上；
绝缘膜层12，覆盖于整个半导体衬底1上；
第一接触孔131、第二接触孔132及第三接触孔133，分别形成于所述第二多晶硅层6、源区9及漏区10上。
优选地，沉积形成的第一多晶硅层4的厚度为1～1000埃。本实施例中，所述第一多晶硅层4的厚度为800埃。可选地，所述多晶硅间介质层5为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅，所述多晶硅间介质层5中每一层的厚度为10～100埃。本实施例中，所述多晶硅间介质层5中每一层的厚度为30埃。
制备形成的第二多晶硅层6的厚度为100～2000埃，本实施例中，第二多晶硅层6的厚度为1000埃。形成第二多晶硅层6后，所述第一多晶硅层4和第二多晶硅层6形成高压晶体管的栅极结构。
实施例三
本发明还提供另一种高压晶体管，该高压晶体管可以由实施例一所述的制备方法制备获得，如图2j所示，其至少包括：
半导体衬底1；
高压阱区2，形成于所述半导体衬底1中；
栅氧化物层3，沉积于所述高压阱区2上；
第一多晶硅层4，沉积于所述栅氧化物层3上；
第二多晶硅层6，沉积于所述第一多晶硅层4上；
侧墙7，形成于所述第一多晶硅层4和第二多晶硅层6两侧；
源区9和漏区10，离子注入于所述第一多晶硅层4和第二多晶硅层6两侧的高压阱区2内；
刻蚀阻挡层11，覆盖于所述第二多晶硅层6、源区9及漏区10上；
绝缘膜层12，覆盖于整个半导体衬底1上；
第一接触孔131、第二接触孔132及第三接触孔133，分别形成于所述第二多晶硅层6、源区9及漏区10上。
本实施例与实施例二的区别在于，本实施例是将多晶硅间介质层5完全去除，高压晶体管中无多晶硅间介质层5，当高压晶体管工作时，参与工作的多晶硅层的厚度仍是第一多晶硅层4和第二多晶硅层6的厚度之和。除了无多晶硅间介质层5，本实施例的高压晶体管中其他结构与实施例二相同。
优选地，沉积形成的第一多晶硅层4的厚度为1～1000埃。本实施例中，所述第一多晶硅层4的厚度为800埃。
制备形成的第二多晶硅层6的厚度为100～2000埃，本实施例中，第二多晶硅层6的厚度为1000埃。形成第二多晶硅层6后，所述第一多晶硅层4和第二多晶硅层6形成高压晶体管的栅极结构。
综上所述，本发明提供一种高压晶体管及其制备方法，该制备方法通过将第一多晶硅层上的多晶硅间介质层部分或完全去除，之后制作第一接触孔于第二多晶硅层上，这样，高压晶体管中起作用的多晶硅厚度为第一多晶硅层厚度与第二多晶硅层厚度的总和。本发明提供的高压晶体管制备方法有效地增大了多晶硅的厚度，更好地满足了高压晶体管耐压能力和驱动能力等性能的要求。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种高压晶体管的制备方法，其特征在于，所述制备方法至少包括步骤：
1）在半导体衬底中的高压阱区上自下而上依次沉积形成栅氧化物层、第一多晶硅层及多晶硅间介质层；
2）采用刻蚀工艺去除所述第一多晶硅层上的部分或全部多晶硅间介质层；
3）在所述步骤2）获得的结构表面沉积第二多晶硅层，并在第一多晶硅层和第二多晶硅层两侧形成侧墙；
4）在所述第一多晶硅层和第二多晶硅层两侧的高压阱区内离子注入形成源区和漏区；
5）在所述半导体衬底上依次沉积刻蚀阻挡层和绝缘膜层，所述刻蚀阻挡层和绝缘膜层覆盖所述第二多晶硅层、源区及漏区；
6）刻蚀所述刻蚀阻挡层和绝缘膜层，分别形成暴露所述第二多晶硅层、源区及漏区的第一接触孔、第二接触孔及第三接触孔，在所述接触孔中填塞导电材料后获得高压晶体管。
2.根据权利要求1所述的高压晶体管的制备方法，其特征在于：采用化学气相沉积方法制备形成所述第一多晶硅层和第二多晶硅层。
3.根据权利要求2所述的高压晶体管的制备方法，其特征在于：沉积形成的第一多晶硅层的厚度为1～1000埃，第二多晶硅层的厚度为100～2000埃。
4.根据权利要求1所述的高压晶体管的制备方法，其特征在于：所述多晶硅间介质层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅；所述多晶硅间介质层中每一层的厚度为10～100埃。
5.根据权利要求1所述的高压晶体管的制备方法，其特征在于：形成所述源区和漏区的步骤包括：先在第一多晶硅层和第二多晶硅层两侧的高压阱区内离子注入形成轻掺杂区，然后在所述轻掺杂区内离子注入形成重掺杂源区和漏区。
6.根据权利要求1所述的高压晶体管的制备方法，其特征在于：采用干法刻蚀刻蚀阻挡层和绝缘膜层，所述刻蚀阻挡层为氮化物层，所述绝缘膜层为硅酸盐玻璃。
7.一种高压晶体管，其特征在于，所述高压晶体管至少包括：
半导体衬底；
高压阱区，形成于所述半导体衬底中；
栅氧化物层，沉积于所述高压阱区上；
第一多晶硅层，沉积于所述栅氧化物层上；
多晶硅间介质层，形成于所述第一多晶硅层上；
第二多晶硅层，沉积于所述第一多晶硅层和多晶硅间介质层上；
侧墙，形成于所述第一多晶硅层和第二多晶硅层两侧；
源区和漏区，离子注入于所述第一多晶硅层和第二多晶硅层两侧的高压阱区内；
刻蚀阻挡层，覆盖于所述第二多晶硅层、源区及漏区上；
绝缘膜层，覆盖于整个半导体衬底上；
第一接触孔、第二接触孔及第三接触孔，分别形成于所述第二多晶硅层、源区及漏区上。
8.根据权利要求7所述的高压晶体管，其特征在于：第一多晶硅层的厚度为1～1000埃，第二多晶硅层的厚度为100～2000埃。
9.根据权利要求7所述的高压晶体管，其特征在于：所述多晶硅间介质层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅，所述多晶硅间介质层中每一层的厚度为10～100埃。
10.一种高压晶体管，其特征在于，所述高压晶体管至少包括：
半导体衬底；
高压阱区，形成于所述半导体衬底中；
栅氧化物层，沉积于所述高压阱区上；
第一多晶硅层，沉积于所述栅氧化物层上；
第二多晶硅层，沉积于所述第一多晶硅层上；
侧墙，形成于所述第一多晶硅层和第二多晶硅层两侧；
源区和漏区，离子注入于所述第一多晶硅层和第二多晶硅层两侧的高压阱区内；
刻蚀阻挡层，覆盖于所述第二多晶硅层、源区及漏区上；
绝缘膜层，覆盖于整个半导体衬底上；
第一接触孔、第二接触孔及第三接触孔，分别形成于所述第二多晶硅层、源区及漏区上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310178587.0A CN104157570B (zh) | 2013-05-15 | 2013-05-15 | 一种高压晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310178587.0A CN104157570B (zh) | 2013-05-15 | 2013-05-15 | 一种高压晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104157570A true CN104157570A (zh) | 2014-11-19 |
| CN104157570B CN104157570B (zh) | 2017-07-21 |
Family
ID=51883044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310178587.0A Active CN104157570B (zh) | 2013-05-15 | 2013-05-15 | 一种高压晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104157570B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110556378A (zh) * | 2018-06-04 | 2019-12-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114725090A (zh) * | 2022-05-24 | 2022-07-08 | 深圳芯能半导体技术有限公司 | 一种绝缘栅双极型晶体管及其制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1444280A (zh) * | 2002-03-08 | 2003-09-24 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| CN1541411A (zh) * | 2002-08-22 | 2004-10-27 | 英特尔公司 | 到栅极的自对准接触 |
| CN101154681A (zh) * | 2006-09-27 | 2008-04-02 | 上海华虹Nec电子有限公司 | 采用非均匀栅氧化层的高压晶体管及其制造方法 |
| CN101197263A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 高压晶体管和存储器的形成方法 |
| CN101661899A (zh) * | 2008-08-29 | 2010-03-03 | 上海华虹Nec电子有限公司 | 采用大马士革工艺制备金属栅极中接触孔的方法 |
| CN102136428A (zh) * | 2011-01-25 | 2011-07-27 | 北京大学 | 一种锗基肖特基n型场效应晶体管的制备方法 |
| CN102723262A (zh) * | 2012-06-26 | 2012-10-10 | 上海宏力半导体制造有限公司 | 半导体电容器的形成方法 |
| CN102832215A (zh) * | 2011-06-16 | 2012-12-19 | 台湾积体电路制造股份有限公司 | 大尺寸器件及其在后栅极工艺中的制造方法 |
| CN102956554A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 |
| CN102956563A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 |
| CN103000506A (zh) * | 2011-09-08 | 2013-03-27 | 台湾积体电路制造股份有限公司 | 改进的硅化物形成方式及相关器件 |
| CN103021951A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 闪存存储器及其制作方法、不同厚度栅极的形成方法 |
-
2013
- 2013-05-15 CN CN201310178587.0A patent/CN104157570B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1444280A (zh) * | 2002-03-08 | 2003-09-24 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| CN1541411A (zh) * | 2002-08-22 | 2004-10-27 | 英特尔公司 | 到栅极的自对准接触 |
| CN101154681A (zh) * | 2006-09-27 | 2008-04-02 | 上海华虹Nec电子有限公司 | 采用非均匀栅氧化层的高压晶体管及其制造方法 |
| CN101197263A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 高压晶体管和存储器的形成方法 |
| CN101661899A (zh) * | 2008-08-29 | 2010-03-03 | 上海华虹Nec电子有限公司 | 采用大马士革工艺制备金属栅极中接触孔的方法 |
| CN102136428A (zh) * | 2011-01-25 | 2011-07-27 | 北京大学 | 一种锗基肖特基n型场效应晶体管的制备方法 |
| CN102832215A (zh) * | 2011-06-16 | 2012-12-19 | 台湾积体电路制造股份有限公司 | 大尺寸器件及其在后栅极工艺中的制造方法 |
| CN102956563A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 |
| CN102956554A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 |
| CN103000506A (zh) * | 2011-09-08 | 2013-03-27 | 台湾积体电路制造股份有限公司 | 改进的硅化物形成方式及相关器件 |
| CN103021951A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 闪存存储器及其制作方法、不同厚度栅极的形成方法 |
| CN102723262A (zh) * | 2012-06-26 | 2012-10-10 | 上海宏力半导体制造有限公司 | 半导体电容器的形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110556378A (zh) * | 2018-06-04 | 2019-12-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110556378B (zh) * | 2018-06-04 | 2021-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114725090A (zh) * | 2022-05-24 | 2022-07-08 | 深圳芯能半导体技术有限公司 | 一种绝缘栅双极型晶体管及其制备方法 |
| CN114725090B (zh) * | 2022-05-24 | 2022-09-02 | 深圳芯能半导体技术有限公司 | 一种绝缘栅双极型晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104157570B (zh) | 2017-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102012102783B4 (de) | Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben | |
| TWI610435B (zh) | 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法 | |
| CN105529297A (zh) | 用于改进的fin器件性能的气隙间隔件集成 | |
| CN105470295B (zh) | 鳍状结构及其制造方法 | |
| CN104952718B (zh) | 一种分栅功率器件的制造方法 | |
| CN103151309A (zh) | 深沟槽功率mos器件及其制备方法 | |
| KR101812440B1 (ko) | 스플릿 게이트 출력소자의 제조방법 | |
| CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
| CN104952934A (zh) | 薄膜晶体管及制造方法、阵列基板、显示面板 | |
| CN104157570A (zh) | 一种高压晶体管及其制备方法 | |
| CN103515210B (zh) | 一种后栅极工艺晶体管及其形成方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| CN106684126A (zh) | 一种沟槽型晶体管器件结构及制作方法 | |
| CN103855021A (zh) | 一种FinFET器件的制造方法 | |
| CN105103275B (zh) | 具有拉长触点的mos晶体管结构 | |
| CN100416780C (zh) | 高压金属氧化物半导体晶体管元件及其制造方法 | |
| TWI689098B (zh) | 複合型溝槽式金氧半場效應電晶體及其製造方法 | |
| JP2009081427A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104124156A (zh) | 一种半导体器件的制造方法 | |
| CN103839981B (zh) | 一种半导体器件及其制造方法 | |
| CN104124145B (zh) | 一种半导体器件的制造方法 | |
| CN104217951A (zh) | 一种半导体器件及其制造方法 | |
| CN104779273A (zh) | Cmos器件的栅极结构及其制造方法 | |
| TWI395323B (zh) | 半導體記憶體裝置及其製造方法 | |
| CN103311241A (zh) | 一种双多晶电容和mos管的集成结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |