CN101197263A - 高压晶体管和存储器的形成方法 - Google Patents

Abstract

一种栅极形成方法，包括：提供半导体衬底，所述半导体衬底形成有第一氧化硅层、第一多晶硅层和层间介质层；在所述半导体衬底上形成第二多晶硅层；去除第二多晶硅层；形成栅极。相应地，本发明还提供一种高压晶体管的形成方法和一种存储器的形成方法，本发明通过先去除形成在半导体衬底上第一多晶硅层和层间介质层上的第二多晶硅层，然后定义刻蚀第一多晶硅层和层间介质层形成栅极，避免了去除第二多晶硅层不干净的造成残留问题，防止了由于第二多晶硅残留问题使得高压晶体管产生泄漏电流。

Description

高压晶体管和存储器的形成方法

技术领域

本发明涉及半导体领域，特别涉及一种高压晶体管和存储器的形成方法。

背景技术

非易失性存储器件，例如闪存器件，能够在半导体器件断电的时候存储数据，闪存器件的存储单元包括形成在半导体衬底上的进行电隔离的浮栅、形成在半导体源极和漏极区域、以及控制该浮栅的控制栅极，所述浮栅和半导体衬底之间通过第一氧化硅层进行电隔离。典型地，闪存单元的阈值电压取决于存储在该浮栅中的电荷量。通过感测因阈值电压差值引起的存储单元的电流变化量可以检测出存储单元中存储的数据。

当向存储单元写和/或从其中擦除数据时，通常地使用相对于电源电压Vcc的高电压，在写和/或擦除操作中，通过隧穿第一氧化硅层可以将电荷注入该浮栅或从该浮栅中抽出。

通常，存储单元的控制栅电连接至字线且存储单元的漏极区域电连接至位线。该字线电连接至行译码器且该位线电连接至读/写电路。配置行译码器以选择多条字线中的一条且可以向被选择的字线施加字线电压。字线电压为施加到字线用于执行写、读和/或擦除操作的电压。配置读/写电路选择多条位线中的一条并向被选择的位线施加位线电压。位线电压为施加到位线用于执行写、擦除和/或读操作的电压。此外，该读/写电路同样电连接至被选择的字线和被选择的位线，可以通过被选择的位线输出存储单元的数据。该行译码器典型地包括至少一个高压晶体管，其被配置为控制字线电压，而读/写电路典型地包括至少一个高压晶体管，其被配置为控制位线电压。因此，高压晶体管应该具有能够承受该字线电压的击穿特性和位线电压的击穿特性。

申请号为200510051610的中国专利申请公开了一种制备存储单元的高压晶体管的方法，使得当字线电压和位线电压相同时，读/写电路的高压晶体管的饱和输出电流大于和行译码器相连的高压晶体管的输出电流，而上述专利并没有公开当高压晶体管和存储单元共同制备时的具体工艺。在现有技术中，当制备高压晶体管时，采用如下技术，下面参照附图加以说明，参照图1A，在半导体衬底11上包含第I区域、第II区域和第III区域，所述第I区域为存储单元区域、第II区域为高压电路区域、第III区域为逻辑电路区域，在半导体衬底上的第I区域形成有浮栅结构12和选择栅结构13，在第II区域和第III区域形成有第一氧化硅层15、第一多晶硅层和层间介质层14；参照图1B，然后在第II区域形成高压晶体管的栅极16，去除第III区域的层间介质层14和第一多晶硅层，暴露出第一氧化硅层15；参照图1C，然后向第III区域进行离子注入形成N阱或者P阱，去除第III区域的第一氧化硅层15；参照图1D，然后在第III区域形成第二氧化硅层17；参照图1E，然后在半导体衬底11上形成第二多晶硅层18；参照图1F，去除第II区域的第二多晶硅层18，暴露出高压晶体管的栅极16，去除第I区域选择栅上面的第二多晶硅层18，浮栅结构12上的第二多晶硅层18作为控制栅，在第III区域去除第二多晶硅层18部分形成逻辑晶体管的栅极19。在现有技术中，先刻蚀形成在第II区域的层间介质层14和第一多晶硅层的部分形成高压晶体管的栅极16，然后去除形成在第II区域的第二多晶硅层18暴露出高压晶体管的栅极16，在去除形成在第II区域的第二多晶硅层18时候，高压晶体管的栅极16和半导体衬底11连接处会留下第二多晶硅层18的残留20。

参照图2给出电子扫描显微镜(SEM)测试的采用现有技术制备的高压晶体管栅极的形貌，可以看出在高压晶体管栅极两侧有第二多晶硅层的残留201，第二多晶硅层的残留201会造成以下问题：一是形成漏电流，从而减小驱动电流、影响速度甚至无法驱动；二是会在栅极两侧形成多余电容从而影响栅极电压。

发明内容

本发明解决的问题是在浮栅存储器外围电路中，由于形成浮栅存储单元的控制栅的第二多晶硅层会覆盖在高压晶体管的已经形成的栅极上，在后续去除第二多晶硅层时候，无法完全去除高压晶体管的栅极两侧拐角处的第二多晶硅层，形成第二多晶硅层的残留，形成漏电流，从而减小驱动电流、影响速度甚至无法驱动；同时在栅极两边形成多余电容从而影响栅极电压。

为解决上述问题，本发明提供一种栅极形成方法，包括：(a)提供半导体衬底，所述半导体衬底形成有第一氧化硅层、第一多晶硅层和层间介质层；(b)在所述半导体衬底上形成第二多晶硅层；(c)去除第二多晶硅层；(d)形成栅极。

所述步骤(d)包括：在整个半导体衬底上涂覆光刻胶；采用掩模版定义出栅极，进行曝光；显影；蚀刻层间绝缘层和第一多晶硅层，形成栅极。

所述层间绝缘层为由氧化硅、氮化硅、氧化硅三层构成的ONO层。

本发明还提供一种高压晶体管的形成方法，包括：(e)提供半导体衬底，所述半导体衬底形成有第一氧化硅层、第一多晶硅层和层间介质层；(f)在所述半导体衬底上形成第二多晶硅层；(g)去除第二多晶硅层；(h)形成栅极；(i)在半导体衬底中注入离子形成高压晶体管的源极、漏极。

所述步骤(h)包括：蚀刻层间绝缘层和第一多晶硅层，形成高压晶体管栅极；在整个半导体衬底上涂覆光刻胶；采用掩模版定义出高压晶体管栅极，进行曝光；显影。

所述层间绝缘层为由氧化硅、氮化硅、氧化硅三层构成的ONO层。

还包括在高压晶体管栅极两侧形成侧墙。

本发明还提供一种存储器的形成方法，包括：(j)提供半导体衬底，所述半导体衬底包含存储单元区域和高压电路区域，所述存储单元区域形成有分别由第一氧化硅层、第一多晶硅层和层间介质层构成的浮栅结构和选择栅结构，所述高压电路区域包含第一氧化硅层、第一多晶硅层和层间介质层，所述高压晶体管位于高压电路区域；(k)在所述半导体衬底上形成第二多晶硅层；(l)去除高压电路区域的第二多晶硅层；(m)形成高压晶体管的栅极；(n)在半导体衬底中注入离子形成高压晶体管的源极、漏极。

所述半导体衬底还包含逻辑电路区域，所述逻辑电路区域的第一多晶硅层和层间介质层被去除。

步骤(l)包括：在整个半导体衬底上涂覆光刻胶；采用掩模版定义出高压电路区域，进行曝光；显影；去除高压电路区域第二多晶硅层。

还包括去除存储单元区域选择栅结构上的第二多晶硅层步骤，形成选择晶体管，浮栅结构上第二多晶硅层作为控制栅，形成浮栅晶体管。

步骤(m)包括：在整个半导体衬底上涂覆光刻胶；采用掩模版定义出高压晶体管栅极，进行曝光；显影；蚀刻层间绝缘层和第一多晶硅层，形成高压晶体管栅极。

还包括形成逻辑电路区域的第二氧化硅层以及栅极步骤。

还包括在逻辑电路区域注入离子形成逻辑晶体管的源极和漏极。

所述层间介质层为由氧化硅、氮化硅、氧化硅三层构成的ONO层。

还包括在浮栅晶体管、选择晶体管、高压晶体管和逻辑晶体管栅极两侧形成侧墙。

与现有技术相比，本发明具有以下优点：本发明通过先去除形成在半导体衬底上第一多晶硅层和层间介质层上的第二多晶硅层，然后定义刻蚀第一多晶硅层和层间介质层形成栅极，避免了去除第二多晶硅层不干净的造成残留问题。

本发明通过先去除形成在半导体衬底上第一多晶硅层和层间介质层上的第二多晶硅层，然后定义刻蚀第一多晶硅层和层间介质层形成高压晶体管的栅极，最终形成高压晶体管，避免了由于第二多晶硅层残留产生泄漏电流问题。

本发明通过先去除形成在半导体衬底上高压电路区域的第一多晶硅层和层间介质层上的第二多晶硅层，然后定义刻蚀第一多晶硅层和层间介质层形成高压晶体管的栅极，最终形成存储器，避免了由于第二多晶硅层残留产生高压晶体管的泄漏电流问题。

附图说明

图1A至1F是现有技术形成高压晶体管的结构示意图。

图2是现有技术形成的高压晶体管栅极结构的电子扫描显微镜示意图。

图3A至3D是本发明形成栅极的结构示意图。

图3E至3F是本发明形成高压晶体管的结构示意图。

图4A至4K是本发明形成存储器的结构示意图。

图5本发明的存储器的形成流程示意图。

图6A是本发明形成高压晶体管的栅极SEM结果。

图6B是本发明形成的逻辑晶体管的栅极SEM结果。

具体实施方式

本发明首先给出一种形成栅极方法的实施例，具体步骤包括：提供半导体衬底，所述半导体衬底形成有第一氧化硅层、第一多晶硅层和层间介质层；在所述半导体衬底上形成有第二多晶硅层；去除第二多晶硅层；形成栅极。

参照图3A至3D是本发明形成栅极的结构示意图。下面参照附图分别加以说明，本发明给出的实施例均以P型半导体衬底为例。

参照图3A，提供半导体衬底31，所述半导体衬底31形成有第一氧化硅层33、第一多晶硅层34和层间介质层35，所述半导体衬底31中还形成有阱32。

所述层间介质层35可以为氧化硅、氮化硅、氮氧化硅及其它们的组合构成，作为本发明一个优化实施方式，所述层间介质层35为由氧化硅、氮化硅、氧化硅组成的三层ONO结构。

参照图3B，在所述半导体衬底31上层间介质层35形成第二多晶硅层36，所述第二多晶硅层36为半导体衬底31上形成其他结构所必需，比如在制备浮栅存储器时，形成浮栅和控制栅需要沉积两层多晶硅层，形成第二多晶硅层36方法为本技术领域人员公知技术。

参照图3C，去除层间介质层35上第二多晶硅层36，所述去除第二多晶硅层36的方法为本技术领域人员公知技术。

参照图3D，在整个半导体衬底31上涂敷光刻胶；采用掩模版定义出栅极，进行曝光，显影，最后蚀刻层间介质层35和第一多晶硅层34，形成栅极37。

基于以上工艺实施后，形成本发明的栅极37。

本发明还提供一种高压晶体管的形成方法，其前述部分工艺和上述形成栅极工艺相同，参照图3B至3D，在这里不作赘述。

参照图3E，形成高压晶体管的栅极37之后，以栅极37为掩模，向半导体衬底中注入离子39形成高压晶体管的源极40、漏极41，所述注入离子39形成高压晶体管的源极40和漏极41的方法为本领域技术人员公知技术。

参照图3F，在高压晶体管的栅极37两侧形成侧墙42，形成侧墙42的方法为本领域技术人员公知技术。

基于以上工艺实施后，形成了本发明的高压晶体管。

本发明还提供一种存储器的形成方法，具体步骤包括：提供半导体衬底，所述半导体衬底包含存储单元区域和高压电路区域，所述存储单元区域形成有分别由第一氧化硅层、第一多晶硅层和层间介质层构成的浮栅结构和选择栅结构，所述高压电路区域包含第一氧化硅层、第一多晶硅层和层间介质层，所述高压晶体管位于高压电路区域；在所述半导体衬底上形成第二多晶硅层；去除高压电路区域的第二多晶硅层；形成高压晶体管的栅极；在半导体衬底中注入离子形成高压晶体管的源极、漏极。

图4A至图4K给出本发明形成存储器的形成方法，图5给出本发明形成存储器的流程示意图，下面结合附图加以说明。

参照图4A，执行图5的步骤S701，提供半导体衬底51，所述半导体衬底51包含第I区域、第II区域和第III区域，所述第I区域为存储单元区域，所述第II区域为高压电路区域，所述第III区域为逻辑电路区域，所述相邻区域之间采用隔离槽进行绝缘。

所述第I区域形成有浮栅结构52和选择栅结构53，所述浮栅结构52和选择栅结构53为由形成在半导体衬底51上的第一氧化硅层71、第一多晶硅层72和层间介质层54构成，所述半导体衬底51中第I区域还形成有N阱和P阱以及和浮栅、选择栅分别对应的源极、漏极，形成存储单元的结构为本领域技术人员公知技术。

所述第II区域形成有第一氧化硅层71、第一多晶硅层72和层间介质层54，半导体衬底中的第II区域还形成有N阱或P阱。

所述第III区域形成有第一氧化硅层55、第一多晶硅层72和层间介质层54。

参照图4B，执行图5的步骤S702，去除半导体衬底51的第III区域的层间绝缘层54和第一多晶硅层，暴露出下层的第一氧化硅层55。所述去除层间绝缘层54和第一多晶硅层72的方法为本领域技术人员公知技术。

参照图4C，执行图5的步骤S703，在半导体衬底51上第I和II区域涂敷光刻胶56，然后在第III区域进行离子注入，在半导体衬底51中形成N阱或P阱57，形成N阱或P阱57为本领域技术人员公知技术。然后去除光刻胶56。

参照图4D，执行图5的步骤S704，去除半导体衬底51上第III区域的第一氧化硅层55，所述去除第一氧化硅层55的方法为本领域技术人员公知技术。

参照图4E，执行图5的步骤S705，在半导体衬底上第III区域形成第二氧化硅层58，所述形成第二氧化硅层技术为本领域技术人员公知技术。

参照图4F，执行图5的步骤S706，在半导体衬底51上形成第二多晶硅层59，形成第二多晶硅层59方法为本领域技术人员公知技术。

参照图4G，执行图5的步骤S707，在整个半导体衬底上涂敷光刻胶，采用掩模版定义出第二区域和第I区域的选择晶体管区域，进行曝光，然后显影，最后去除第II区域和第I区域的选择栅结构上的第二多晶硅层，在第I区域的浮栅结构上形成控制栅60，从而完成浮栅晶体管和选择晶体管的制作，在第II区域暴露出层间介质层54。

参照图4H，执行图5的步骤S708，在整个半导体衬底51上涂覆光刻胶，采用掩模版定义出高压晶体管的栅极，进行曝光，然后显影，最后去除高压电路区域高压晶体管栅极以外层间绝缘层和第一多晶硅层，形成高压晶体管栅极61。

参照图4I，执行图5的步骤S709，在整个半导体衬底51上涂覆光刻胶，采用掩模版定义出逻辑晶体管的栅极，进行曝光，然后显影，最后蚀刻层间介质层和第一多晶硅层，形成逻辑晶体管栅极62。

参照图4J，执行图5的步骤S710，在半导体衬底51上涂敷光刻胶63，采用掩模版定义出第I区域，保护住第I区域，向半导体衬底的第II区域和第III区域进行离子注入，形成高压电路区域的高压晶体管和逻辑电路区域的逻辑晶体管的源极64和漏极65，然后去除光刻胶63。

参照图4K，执行图5的步骤S711，在半导体衬底51上形成的浮栅晶体管、选择晶体管、高压晶体管和逻辑晶体管的栅极两侧形成侧墙66，所述形成侧墙66的方法为本领域技术人员公知技术。

基于以上工艺实施以后，得到本发明的存储器结构，采用日立公司的S4800型电子扫描显微镜(SEM)测试高压晶体管和逻辑晶体管的栅极形貌，结果如图6A和6B所示，由图6A可以看出，高压晶体管的栅极结构干净清晰，在高压晶体管栅极和半导体衬底连接处处没有出现现有技术的如图2所示的第二多晶硅层的残留，避免了由于第二多晶硅层的残留而产生泄漏电流和在栅极两侧形成多余电容。由图6B可以看出，逻辑晶体管的栅极结构也干净清晰，表明采用本发明技术方案对逻辑电路区域没有造成任何影响。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种栅极形成方法，包括：

(a)提供半导体衬底，所述半导体衬底形成有第一氧化硅层、第一多晶硅层和层间介质层；

(b)在所述半导体衬底上形成第二多晶硅层；

(c)去除第二多晶硅层；

(d)形成栅极。

2.根据权利要求1所述的栅极形成方法，其特征在于：步骤(d)包括：

在整个半导体衬底上涂覆光刻胶；

采用掩模版定义出栅极，进行曝光；

显影；

蚀刻层间绝缘层和第一多晶硅层，形成栅极。

3.根据权利要求1所述的栅极形成方法，其特征在于：所述层间绝缘层为由氧化硅、氮化硅、氧化硅三层构成的ONO层。

4.一种高压晶体管的形成方法，包括：

(e)提供半导体衬底，所述半导体衬底形成有第一氧化硅层、第一多晶硅层和层间介质层；

(f)在所述半导体衬底上形成第二多晶硅层；

(g)去除第二多晶硅层；

(h)形成栅极；

(i)在半导体衬底中注入离子形成高压晶体管的源极、漏极。

5.根据权利要求4所述的高压晶体管的形成方法，其特征在于：步骤(h)包括：

蚀刻层间绝缘层和第一多晶硅层，形成高压晶体管栅极；

在整个半导体衬底上涂覆光刻胶；

采用掩模版定义出高压晶体管栅极，进行曝光；

显影。

6.根据权利要求4所述的高压晶体管的形成方法，其特征在于：所述层间绝缘层为由氧化硅、氮化硅、氧化硅三层构成的ONO层。

7.根据权利要求4所述的栅极形成方法，其特征在于：还包括在高压晶体管栅极两侧形成侧墙。

8.一种存储器的形成方法，包括：

(j)提供半导体衬底，所述半导体衬底包含存储单元区域和高压电路区域，所述存储单元区域形成有分别由第一氧化硅层、第一多晶硅层和层间介质层构成的浮栅结构和选择栅结构，所述高压电路区域包含第一氧化硅层、第一多晶硅层和层间介质层，所述高压晶体管位于高压电路区域；

(k)在所述半导体衬底上形成第二多晶硅层；

(l)去除高压电路区域的第二多晶硅层；

(m)形成高压晶体管的栅极；

(n)在半导体衬底中注入离子形成高压晶体管的源极、漏极。

9.根据权利要求8所述存储器的形成方法，其特征在于：所述半导体衬底还包含逻辑电路区域，所述逻辑电路区域的第一多晶硅层和层间介质层被去除。

10.根据权利要求8所述存储器的形成方法，其特征在于：步骤(l)包括：

在整个半导体衬底上涂覆光刻胶；

采用掩模版定义出高压电路区域，进行曝光；

显影；

去除高压电路区域第二多晶硅层。

11.根据权利要求8所述存储器的形成方法，其特征在于：还包括去除存储单元区域选择栅结构上的第二多晶硅层步骤，形成选择晶体管，浮栅结构上第二多晶硅层作为控制栅，形成浮栅晶体管。

12.根据权利要求8所述存储器的形成方法，其特征在于：步骤(m)包括：

在整个半导体衬底上涂覆光刻胶；

采用掩模版定义出高压晶体管栅极，进行曝光；

显影；

蚀刻层间绝缘层和第一多晶硅层，形成高压晶体管栅极。

13.根据权利要求8所述存储器的形成方法，其特征在于：还包括形成逻辑电路区域的第二氧化硅层以及栅极步骤。

14.根据权利要求8所述存储器的形成方法，其特征在于：还包括在逻辑电路区域注入离子形成逻辑晶体管的源极和漏极。

15.根据权利要求8所述存储器的形成方法，其特征在于：所述层间介质层为由氧化硅、氮化硅、氧化硅三层构成的ONO层。

16.根据权利要求8所述的栅极形成方法，其特征在于：还包括在浮栅晶体管、选择晶体管、高压晶体管和逻辑晶体管栅极两侧形成侧墙。

Images