JP3899601B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP3899601B2 JP3899601B2 JP19893997A JP19893997A JP3899601B2 JP 3899601 B2 JP3899601 B2 JP 3899601B2 JP 19893997 A JP19893997 A JP 19893997A JP 19893997 A JP19893997 A JP 19893997A JP 3899601 B2 JP3899601 B2 JP 3899601B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- boost
- memory
- voltage
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000007667 floating Methods 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000003870 refractory metal Substances 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 description 35
- 238000010168 coupling process Methods 0.000 description 35
- 238000005859 coupling reaction Methods 0.000 description 35
- 239000010410 layer Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 2
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 2
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 101150064834 ssl1 gene Proteins 0.000 description 2
- LZIAMMQBHJIZAG-UHFFFAOYSA-N 2-[di(propan-2-yl)amino]ethyl carbamimidothioate Chemical compound CC(C)N(C(C)C)CCSC(N)=N LZIAMMQBHJIZAG-UHFFFAOYSA-N 0.000 description 1
- 101150112120 BRL1 gene Proteins 0.000 description 1
- 101150056956 BRL2 gene Proteins 0.000 description 1
- 101150117569 BRL3 gene Proteins 0.000 description 1
- 101100004664 Schizosaccharomyces pombe (strain 972 / ATCC 24843) brr6 gene Proteins 0.000 description 1
- 241001400675 Sympodium Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、電気的にデータのプログラムが可能な不揮発性半導体記憶装置に関する。特定的には、本発明は、メモリトランジスタの書き込み,消去或いは書き込み禁止設定の電圧印加時に、より高速で低電圧動作が可能なトランジスタ内電位上昇の促進化技術に関する。
【0002】
【従来の技術】
現在、フローティングゲートを有する一括消去型の不揮発性半導体メモリ(フラッシュメモリ)では、多くの種類のメモリセル方式が提案されているが、その中でもっともセルサイズが小さく大容量化が可能なセル方式として、NAND型がある。
NAND型フラッシュメモリは、複数のメモリトランジスタを直列接続してNAND列と称されるメモリブロックを構成し、2個のNAND列で1個のビットコンタクトおよびソース線を共有することにより、1ビットあたりの実効的なセル面積の縮小を可能としたものである。
【0003】
一般的なNAND型フラッシュメモリにおいて、その消去動作時に、選択NAND列の全ワード線に0V、非選択NAND列の全ワード線および基板に高電圧(例えば、20V)を印加する。
その結果、選択NAND列のメモリトランジスタのみ、フローティングゲートから基板に電子が引き抜かれて、メモリトランジスタのしきい値電圧は負方向にシフトして、例えば−3V程度になる。
【0004】
一方、データのプログラム動作は、選択するワード線に接続されたメモリトランジスタ一括に、いわゆるページ単位で行われ、選択するワード線に高電圧(例えば、18V)を、プログラム(“1”データを記憶)すべきメモリトランジスタが接続されたビット線に0V、プログラムを禁止(“0”データを保持)すべきメモリトランジスタが接続されたビット線に中間電位(例えば、9V)を印加する。
その結果、プログラムすべき選択メモリトランジスタのみ、フローティングゲート中に電子が注入されて、選択メモリトランジスタのしきい値電圧は正方向にシフトして、例えば2V程度になる。
【0005】
かかるNAND型フラッシュメモリにおいては、データのプログラムおよび消去とともFN(Fowler Nordheim) トンネル電流により行うため、動作電流をチップ内昇圧回路から供給することが比較的に容易であり、単一電源で動作させ易いといった利点がある。
また、ページ単位で、つまり選択するワード線に接続されたメモリトランジスタ一括にデータプログラムが行われるため、当然の結果として、プログラム速度の点で優位である。
【0006】
しかしながら、NAND型フラッシュメモリでは、セルの微細化が進むにつてて、コントロールゲートとフローティングゲートとのあいだのオーバーラップ面積を十分に確保することが難しく、コントロールゲートと、フローティングゲートまたは基板との結合容量の比率(カップリング比)をあげることが困難になっている。
書き込み/消去の動作速度はカップリング比に依存しており、特に、しきい値電圧の検証(Verify)をともないながら何度も繰り返し行われる書き込み動作において、上記カップリング比が小さいことが動作速度に与える影響は深刻なものとなる。また、動作速度は印加電圧に依存することから、更に高速化要求が強まり、電源電圧が現在の3.3Vから将来は2.5Vまたは1.5Vといったように低電圧化されてることが予想されるなかで、書き込み/消去時の電圧を下げること(スケーリング)が年々、難しくなっている。この書き込み/消去時の電圧スケーリングが素子の微細化や高速化のトレンドに追いつかないことは、結果的に、内部の昇圧回路に対し昇圧能力を高いレベルで要求することになり、その回路的な負担を益々増大させている。
【0007】
この内部昇圧回路の回路的な負担を低減する意味では、プログラム時における非選択メモリトランジスタの書き込み防止の際、非選択ビット線に印加が必要であった中間電圧をできるだけ低電圧化することが重要である。また、プログラム/検証動作の度に非選択ビット線を中間電圧の充電することは、その電圧切り替え時間によってプログラム速度が律束され、高速プログラムを阻害する。
これらの要請から、書き込み時に非選択メモリセルへの書き込み防止を非選択ビット線に中間電圧を印加することなく行い得る技術が、「IEEE JOURNAL OF SOLID-STATE CIRCUITS VOL.30, NO.11, NOVEMBER, 1995, p1152 〜p1153 における記述、及びFig.5, Fig.6」に開示されている。
上記文献に開示されたデータプログラム動作では、プログラムを禁止すべきメモリトランジスタが接続されたNAND列を選択トランジスタのカットオフによりフローティング状態にして、当該NAND列のチャネル部電圧を、主として非選択ワード線に印加されるパス電圧(例えば、10V)との容量カップリングにより自動的に昇圧する。この昇圧動作はセルフブーストと呼ばれ、これにより非選択メモリトランジスタのフィローティングゲートと基板間の電界が緩和され、プログラム禁止状態が設定される。
【0008】
セルフブースト技術によるチャネル部昇圧は、非選択ワード線に印加されるパス電圧により行うことから、メモリトランジスタのカップリング比が十分でないとブースト効率がよくない。また、場合によっては、限られた時間内にプログラム禁止状態に移行できず、プログラム防止自体が出来ないといった事態を招くこともある。
【0009】
以上述べてきたように、素子微細化によるカップリング比の低下が不揮発性メモリの高速化,低電圧化および正常動作に及ぼす影響は極めて甚大であるが、最近、このカップリング比低下を防止する技術として、「IEEE IEDM'96(CD-ROM)においてブースタプレート(Booster Plate) 技術が提案されている。また、同じ技術が「Sympodium on VLSI Technology Digest of Technical Papers, P238, 1996 (文献2)」において記載されている。
【0010】
図7および図8は、上記文献1に開示された図である。図7は、ブースタプレートが適用されたNAND列の平面図、図8は、図7のII−II線に沿った断面図である。
図7および図8中、符号100は半導体基板のメモリアレイ領域に形成されたp型ウェル、102はメモリトランジスタのドレイン及びソースとなるn型不純物拡散領域、104はVss接続部またはビットコンタクト部のn型不純物拡散領域、106ディプレッション形トランジスタ(パストランジスタ)の既形成チャネルをなすn形不純物導入領域、108はトンネル酸化膜、110はフローティングゲート、112はONO(Oxide-Nitride-Oxide) 膜、114はコントロールゲート、116,118は層間絶縁膜である。
【0011】
このNAND型フラッシュメモリでは、ビット線BLと共通ソース線CSLとの間に、平行に配置され互いに対をなす2本のNAND列が共通なビットコンタクトを介して並列に接続されている。これは、ビット線BLをレイアウトする際のカラム方向のピッチを通常の倍に緩和して、ビット線をなすアルミニウム配線と不純物拡散層とを接続するビットコンタクトBC、及び図示せぬデータラッチ回路の配置スペースを確保するためである。
各NAND列では、ドレイン選択トランジスタSTd 、パストランジスタTRpass、メモリトランジスタMT1 〜MT32およびソース選択トランジスタSTs が直列接続、即ち電流方向を揃えて一列に接続されている。
メモリトランジスタMT1 〜MT32は、コントロールゲート114を兼用するワード線ML1,ML2,…, ML32の論理レベルに応じて制御される。
【0012】
ドレイン選択トランジスタSTd およびパストランジスタTRpassが異なるNAND列間で対をなし、そのトランジスタ対のゲートが電源供給選択線SSL1 とSSL2 にそれぞれ接続されている。パストランジスタTRpassは、ディプレッション形で常時オン状態に維持される。このため、NAND列の電流チャネルは、当該NAND列の選択トランジスタSTd が接続された方の電源供給選択線の論理レベルに応じて、選択的に遮断/導通が制御される。電源供給選択線SSL1 とSSL2 に相補信号が付与されるとすると、何れか一方のNAND列に電源電圧が供給されているときは、必ず他方のNAND列に電源電圧は供給されず、これにより差動的なNAND列の選択が行われる。
また、ソース選択トランジスタSTs は、GND接続選択線GSLの論理レベルに応じて制御される。なお、これらソース選択トランジスタSTs ,ドレイン選択トランジスタSTd およびパストランジスタTRpassは、2層のゲート層が上下に短絡されて単層ゲート構造となっている。
【0013】
このNAND型フラッシュメモリでは、平面図では2本のNAND列の配置領域全面に、断面で見るとトランジスタ列上の層間絶縁膜層116および118に挟まれた状態で、ポリサイド(Polycide)からなるブースタプレート(Booster Plate) BPが設けられている。
【0014】
ブースタプレートBPは、データプログラム動作時に選択ワード線とともに同じ高電圧(上記文献1では、12V)の電圧が印加される。このとき、微細化されて選択メモリトランジスタのコントロールゲート114とフローティングゲート110カップリング比が小さな場合でも、ブースタプレートBPとフローティングゲート110との容量カップリングによって、フローティングゲート110の電位上昇が速やかに行われる。先の述べたように1データ書き込みあたりプログラムが何回も繰り返されることから、このブースタプレートBPによる電位上昇促進によって、プログラム速度を大幅に短縮することができる。
また、ブースタプレートBPは基板とも容量カップリングしているので、書き込み禁止状態を速やかに設定できる。この際、従来のように非選択ワード線にパス電圧を印加する必要がなく、外部電源電圧VCC程度で済むことから、ワード線の制御が簡素化され、また昇圧回路の負担が低減できるといった、数々の利点を有している。
【0015】
【発明が解決しようとする課題】
しかしながら、この従来のブースタプレート技術には、以下に示す2つの点で課題がある。
【0016】
第1に、ブースタプレートBPは書き込み動作時にワード線WLと同様に高速で書き込み時の電位(例えば、12V)まで昇圧しなければならないが、ブースタプレートBPはワード線より遥に面積が大きくて浮遊容量が大きいので、電位上昇(充電)に時間がかかり、この面でデータ書き込み時間の短縮化を阻害している。すなわち、従来の技術では、ブースタプレートBPの浮遊容量が大きなことによって、カップリング比を上げただけの効果(高速性)が十分に引き出せていない。
【0017】
第2の課題として、ブースタプレートBPは、その構造上、セルの直列つながりの単位であるNAND列全体を同一プレートで覆うことになるので、対フローティングゲートとのカップリング、対基板とのカップリングは同じ電位で貢献することになる。本来、これら2種類のカップリングに対しては当然ながらそれぞれ印加電圧に最適値があり、個別にブースタプレートBPの電位を設定したほうがよいと考えるのが自然である。しかし、従来のブースタプレート構造では、そのような個別設定が出来ないため印加電圧の設定範囲が狭く、電位制御の最適化が容易でなかった。
【0018】
本発明は、このような実情に鑑みてなされ、メモリトランジスタの急速な電位上昇を促進し高速動作を達成するための制御電極構造を新たに提案し、これを用いた不揮発性半導体記憶装置及びその製造方法を提供することを目的とする。
【0019】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上記目的を達成するために、本発明の不揮発性半導体記憶装置は、半導体基板の領域上に浮遊ゲート電極を含む積層膜を介して制御ゲート電極が形成されている複数のメモリトランジスタが、ビット線に接続されている選択トランジスタとソース線に接続されている他の選択トランジスタとの間に直列接続され、前記2つの選択トランジスタと前記複数のメモリトランジスタをそれぞれ含むメモリブロックがマトリックス状に配置され、かつ、行方向の複数のメモリブロックごとに、行方向に並ぶ各行のメモリトランジスタの制御ゲート電極が共通接続されて平行ストライプ状の複数のワード線が形成されているメモリアレイと、プログラム対象の選択メモリトランジスタを含む選択メモリブロック内で、前記選択メモリトランジスタが接続されている選択ワード線に、当該選択メモリトランジスタの前記浮遊ゲート電極に電荷を注入し又は引き抜く電圧を印加する行デコーダ回路と、前記複数のワード線間の離間スペース、および、ワード線と前記選択トランジスタのゲート電極との離間スペースに各々形成され、それぞれが、隣接するメモリトランジスタの前記浮遊ゲート電極および前記半導体基板の領域と容量結合する複数のブースト行線と、前記選択メモリブロック内で、前記選択ワード線に幅方向両側で隣接する2本のブースト行線に、当該選択ワード線による前記浮遊ゲート電極の電位制御を補助する第1電圧を印加し、残りのブースト行線に、前記選択メモリブロックとワード線を共有する非選択メモリブロックで前記半導体基板の領域の電位をブーストするための、前記第1電圧と異なる第2電圧を印加するブースト制御回路と、を有する。
【0021】
本発明では好適に、前記メモリトランジスタは、前記半導体基板のチャネル形成領域上に、トンネル絶縁膜,前記浮遊ゲート電極,中間絶縁膜,前記制御ゲート電極が順に積層されてなるスタックゲート構造を有し、前記ブースト制御回路は、前記ブースト行線に所定電圧を印加することにより、当該ブースト行線に隣り合う前記メモリトランジスタの不純物拡散領域または前記浮遊ゲート電極の電位を制御する。
本発明では好適に、前記第2電圧は、前記第1電圧より高い電圧値を有する。
【0022】
また、好適には、前記ブースト行線は、前記浮遊ゲート電極を含む前記積層膜と前記制御ゲート電極による溝状の凹部を、絶縁膜を介して埋め込むかたちで形成されている。
好適に、前記ブースト行線は、高融点金属膜,不純物がドープされたポリシリコン膜,不純物がドープされたポリシリコン膜と高融点金属シリサイド膜との積層膜の何れかにより構成されている。
【0023】
このような構成の不揮発性半導体記憶装置では、浮遊ゲート電極の側面側にブースト行線が絶縁膜を介して隣接し、このブースト行線は補助的な制御電極として機能する。このため、浮遊ゲート電極と制御ゲート電極との見かけ上のオーバーラップ面積が増大し、データ書き込み/消去時の高速化に貢献する両者の容量結合が強化され、実質上、カップリング比が向上する。
この作用は従来のブースタプレートの場合でも同じであるが、ブースタプレートの場合、浮遊ゲート電極の側壁の容量結合強化に加え、ワード線(主たる制御ゲート電極)の上方にも補助的な制御電極(ブースタプレート)が延在している点で異なる。制御ゲート電極がワード線を成す場合は制御ゲート電極自身、または、制御ゲート電極からの距離が近いワード線による容量結合が支配的であることから、このワード線の上方部分での容量結合強化は殆ど期待できない。かえって、この部分の存在により浮遊容量が増大し高速化の妨げとなるし、印加電界が容量結合強化の寄与が大きなコントロールゲートの側壁に集中しないので、全面にブースタプレートを配置させる従来構成は高速性の面からは十分ではない。
これに対し、本発明の不揮発性半導体記憶装置では、制御ゲート電極のみでは容量結合が弱いスタックゲートの側壁部分にブースト行線が集中配置されてカップリング比の向上が、従来に比べ効率的に達成されている。加えて、本発明では、ワード線やビット線に対する浮遊容量も小さい。
【0024】
一方、書き込み禁止状態の設定において重要となる対基板との容量結合についても、本発明におけるブースト行線が基板に最も近い位置に配線されていることから、この部分に印加電界を集中でき、浮遊容量を極力抑えながら対基板との容量カップリングが増強されている。
【0025】
本発明の不揮発性半導体記憶装置の製造方法は、半導体基板の領域上に浮遊ゲート電極を含む積層膜を介して制御ゲート電極が形成されている複数のメモリトランジスタが、ビット線に接続されている選択トランジスタとソース線に接続されている他の選択トランジスタとの間に直列接続され、前記2つの選択トランジスタと前記複数のメモリトランジスタをそれぞれ含むメモリブロックがマトリックス状に配置され、かつ、行方向の複数のメモリブロックごとに、行方向に並ぶ各行のメモリトランジスタの制御ゲート電極が共通接続されて平行ストライプ状の複数のワード線が形成されているメモリアレイと、プログラム対象の選択メモリトランジスタを含む選択メモリブロック内で、前記選択メモリトランジスタが接続されている選択ワード線に、当該選択メモリトランジスタの前記浮遊ゲート電極に電荷を注入し又は引き抜く電圧を印加する行デコーダ回路と、前記複数のワード線間の離間スペース、および、ワード線と前記選択トランジスタのゲート電極との離間スペースに各々形成され、それぞれが、隣接するメモリトランジスタの前記浮遊ゲート電極および前記半導体基板の領域と容量結合する複数のブースト行線と、前記選択メモリブロック内で、前記選択ワード線に幅方向両側で隣接する2本のブースト行線に、当該選択ワード線による前記浮遊ゲート電極の電位制御を補助する第1電圧を印加し、残りのブースト行線に、前記選択メモリブロックとワード線を共有する非選択メモリブロックで前記半導体基板の領域の電位をブーストするための、前記第1電圧と異なる第2電圧を印加するブースト制御回路と、を有する不揮発性半導体記憶装置の製造方法であって、前記選択トランジスタのゲート電極および前記メモリトランジスタの制御ゲート電極を形成し、当該制御ゲート電極同士の間あるいは制御ゲート電極と前記ゲート電極との間の離間スペースを通して不純物を前記半導体基板の領域に注入しソースまたはドレインとなる不純物拡散領域を形成し、前記離間スペースを埋め込む絶縁膜と導電膜を、この順で全面に成膜し、成膜した導電膜表面を平坦化し当該導電膜を前記離間スペースごとに孤立するように分断することにより、隣り合うメモリトランジスタの前記不純物拡散領域または前記浮遊ゲート電極と容量結合し、前記ブースト制御回路によって電圧印加が制御されて当該不純物拡散領域または前記浮遊ゲート電極の電位をブーストする複数のブースト行線を形成する。
【0026】
この製法では、成膜した導電膜を例えばエッチバックするだけで、ブースト行線の分離形成ができる。従来のブースタプレートをメモリブロックごとにパターンニングする必要がある場合に比べると、むしろ工程は簡略化でき、ブースト行線を設けたことによる工程およびフォトマスクの追加はない。
【0027】
【発明の実施の形態】
本発明は、記憶素子が、その制御電極の容量結合を利用して電荷蓄積手段(例えば、フローティングゲート,電荷トラップ)に対し電荷を電気的に注入し又は引き抜くことを基本動作し、かつ、記憶素子の制御電極を兼用するワード線が平行ストライプ状に配置されている不揮発性半導体記憶装置に広く適用される。このような不揮発性半導体記憶装置であれば、記憶素子の種類に限定はなく、通常のFG(Floating Gate) 型のほか、MNOS(Metal-Nitride-Oxide Semiconductor) 、MONOS(Metal-Oxide-Nitride-Oxide Semiconductor) 、更にはMFSFET(Metal-Ferroelectric-Semiconductor FET) の適用も可能である。また、メモリセル方式に限定はなく、例えばNOR型、DINOR型或いはAND型等であってもよい。
本発明は、記憶素子の単純なマトリックス配置に適し、データ書き込み,消去書き込み禁止等が制御電極の容量結合を利用して行われるNAND型に特に好適であることから、以下、フローティングゲートを有するNAND型フラッシュメモリを例として、本発明に係る不揮発性半導体記憶装置及びその製造方法を、図面にもとづいて詳細に説明する。
【0028】
図1は、本発明の実施形態に係るNAND型フラッシュメモリのメモリアレイの平面図、図2は、図1のIII −III 線に沿った断面図である。
図1および図2中、符号MTはメモリトランジスタ、FGはメモリトランジスタのフローティングゲート、CGはワード線を兼用するメモリトランジスタのコントロールゲート、STd はドレイン選択トランジスタ、STs はソース選択トランジスタ、SLd はドレイン選択トランジスタのゲート電極を兼ねる選択信号線、SLs はソース選択トランジスタのゲート電極を兼ねる選択信号線、BCはビットコンタクト、BLはビット線を示す。また、符号1は半導体基板、2は素子分離領域、4aはドレイン選択トランジスタのドレイン領域、4bはメモリトランジスタのソース・ドレイン領域、4cソース選択トランジスタのソース領域、18は層間絶縁層である。
【0029】
図1の平面図に示すように、このNAND型フラッシュメモリのメモリアレイは、ストリングと称されるトランジスタ列を繰り返し配置させることによってアレイ全体が構成されている。ストリングは、列方向に直列接続されているスタックゲート構造の複数のメモリトランジスタMT(例えば、16個)と、このトランジスタ列の一方端に接続されているドレイン選択トランジスタSTd と、他方端に接続されているソース選択トランジスタSTs とから構成されている。行方向に隣接するストリング間は、例えばトレンチ又はLOCOS(Local Oxide of Silicon)等の素子分離領域2により電気的に絶縁分離されている。ドレイン選択トランジスタSTd のドレイン領域4aには、列方向に隣接するストリング間で共通なビットコンタクトBCが設けられている。
【0030】
メモリトランジスタMTは、図2の断面図に示すように、そのチャネル形成領域(ソース・ドレイン領域4b同士に挟まれた基板表面領域)上に、トンネル絶縁膜6、フローティングゲートFG、中間絶縁膜8、コントロールゲートCGおよびオフセット絶縁膜10が積層されて構成されている。
これらの各層の材料および膜厚に限定はないが、一例を挙げるならば、以下の如くである。すなわち、トンネル絶縁膜6は、熱酸化シリコン膜または熱酸化シリコンと酸化窒化シリコンとの積層膜からなり、その膜厚は10nm弱である。フローティングゲートFGは、不純物が導入されて導電化されたポリシリコン(doped poly-Si) からなり、膜厚は数10nm〜100nm程度である。中間絶縁膜8は、ONO膜が一般的で、膜厚は数10nm程度である。コントロールゲートCGは配線層(ワード線WL)を兼ねるので低抵抗化のため、数10nm〜100nm程度のdoped poly-Si と、例えばWSix 等の高融点金属シリサイド(100nm〜150nm程度)との積層膜とするのが一般的である。
【0031】
選択トランジスタSTd,STs は、メモリトランジスタMTと基本的には同じ積層構造であるが、この両選択トランジスタでは、メモリトランジスタではフォローティングゲートFGとなる層とコントロールゲートCGとなる層が中間絶縁膜8に設けられた接続孔を介して短絡され、これにより同電位な選択信号線SLd およびSLs が構成されている。
ビットコンタクトBCは、層間絶縁層18に開孔されたコンタクト孔内を、例えばTi/TiN等の密着層を介在させてW等の金属プラグで埋め込むことにより形成されている。
ビット線BLは、例えば、Al等の主配線層22の上下を、反射防止層(又は保護層)24とバリアメタル20で挟んだ3層構造を有している。
【0032】
以上の構成は従来のNAND型フラッシュメモリと変わらないが、本発明では、制御電極(コントロールゲートCG)による容量結合を補助するブースト行線BRLが新たに設けられている。
具体的にブースト行線BRLは、図1に示すように、隣り合うコントロールゲートCGと選択信号線SLd またはSLs との間、或いは隣り合うコントロールゲートCG間に、平行ストライプ状に配置されている。
このブースト行線BRLは、図2の断面図で見ると、各トランジスタのスタックゲートによる溝状の凹部内に、絶縁分離膜12を介在させた状態で埋め込み形成されている。絶縁分離膜12の膜厚は、当該ブースト行線BRLのフローティングゲートFGまたは基板との結合容量値を左右するので、これを考慮する一方で確実な絶縁分離を行う必要があり余り薄くできないが、ここでは30nm程度に設定されている。ブースト行線BRLは、低抵抗化のため、doped poly-Si とWSix 等の高融点金属シリサイドとの積層構造を有する。
なお、前記フローティングゲートFG上のオフセット絶縁膜10は、ブースト行線BRLの形成(エッチバック)時にコントロールゲートCGが表出して削れるのを防止する保護層として、或いはブースト行線BRLの高さを規定するために設けられており、その目的に合わせて膜厚が決定される。
【0033】
つぎに、以上述べてきたNAND型フラッシュメモリを例として、本発明の不揮発性半導体記憶装置の製造方法について、図面を参照しながら説明する。
図3および図4は、この製法の各製造過程を示す断面図である。
【0034】
スタックゲート形成までの工程は、通常の方法にしたがって行う。
すなわち、シリコンウェーハ等の半導体基板を1を用意し、メモリアレイの形成領域に所定のp型ウェル形成と、素子分離領域2の形成を行う。素子分離領域2により画成された能動領域表面に、例えば熱酸化法によりトンネル絶縁膜6を成膜する。また、フローティングゲートFGとなるdoped poly-Si 膜をCVD法により成膜し、このdoped poly-Si 膜上にレジストパターンを形成し、このレジストパターンをマスクにdoped poly-Si 膜を平行ライン状にパターンニングする。これにより、フローティングゲートFGとなるパターンニングラインが、ストリングの幅方向に分離したかたちで形成される。つぎに、中間絶縁膜8としてのONO膜,コントロールゲートCGとなるポリサイド膜およびオフセット絶縁膜10をこの順で全面に成膜する。オフセット絶縁膜10上に、フローティングゲートFGとなるパターンニングラインに対し直交する平行ストライプ状のレジストパターンを形成し、これをマスクに下地のオフセット絶縁膜10およびポリサイド膜をエッチングしてコントロールゲートCGを形成する。このエッチングの際、更に下地のONO膜8およびフローティングゲートFGとなるパターンニングラインを同時にカットすると、図3(a)に示すスタックゲートが形成される。また、スタックゲートおよび素子分離領域2を自己整合マスクとして、ウェル内の表面側に各種不純物領域4a〜4cを形成する。
【0035】
図3(b)では、絶縁分離膜12としてSiO2 膜を30nmほど全面にCVDし、スタックゲートとウェル表面を完全に被膜する。
【0036】
図4(c)では、CVD法によりdoped poly-Si 膜14およびWSix 膜16を順に堆積し、スタックゲートによる溝状凹部を完全に埋め込む。
【0037】
図4(d)では、WSix 膜16とdoped poly-Si 膜14のエッチング条件を切り換えながら全面エッチバックを施す。このエッチバックは、スタックゲート上で絶縁分離膜12が表出するまで行う。これにより、WSix 膜16とdoped poly-Si 膜14との積層膜がスタックゲートによる溝状凹部ごとに分断され、ブースト行線BRLが形成されるとともに、メモリアレイ部の表面が平坦化される。このとき、図4(d)に示すように、スタックゲートによるラインとスペースの繰り返しが途切れる選択トランジスタSTd およびSTs の外側面に、ポリシリコンとWSix とのエッチング残りがサイドウォール状に発生するが、これは通常の動作では問題とならないので、そのままにしておくことも可能であるが、浮遊容量等の点で問題が生ずるようであれば、続いて除去する。
【0038】
その後は、通常のNAND型フラッシュメモリと同様に、層間絶縁層18の成膜、ビットコンタクトBC等の開孔、Wプラグ埋め込み、ビット線BLの形成を経て、また必要に応じて第2の配線層を層間絶縁層を介して積層し、最後にオーバーコートの成膜とパッド窓開け工程を経て、当該NAND型フラッシュメモリを完成させる。
【0039】
このような本実施形態の製法では、ブースト行線BRLの形成がエッチバックで行うことができ、工程が簡素である。このときブースト行線BRLがワード線間に埋め込み形成されることから、ワード線間部が平坦化されその後のビット線等の上層配線形成がしやすくなる、また周辺部との段差が軽減され、上層配線の周辺部とメモリ部の同時形成がしやすくなる等の製造上の利点がある。
【0040】
最後に、このようにメモリアレイが構成,製造された本実施形態のNAND型フラッシュメモリについて、周辺回路の要部構成例を簡単に述べた後、データの書き込み/消去動作について具体的な印加電圧の数値例を挙げながら説明する。
【0041】
図5は、このように構成されたメモリアレイを中心とし周辺回路の一部を含む回路図である。
本実施形態のNAND型フラッシュメモリでは、ワード線WLを選択し印加電圧を制御する行デコーダ30が設けられているほか、各ブースト行線BRLの印加電圧を制御するブースト制御回路40が新たに設けられている。
このブースト制御回路40は、データの書き込み(書き込み禁止設定を含む)又は消去時に最適な高電圧を所定のブースト行線BRLに選択的に印加するための回路である。すなわち、本例におけるブースト制御回路40は、各ブースト行線BRLの印加電圧値およびその印加タイミングを個別に制御できる構成であり、この意味では一種の行デコーダである。このため、ブースト行線BLはブースト制御回路40に個別に入力され、またブースト制御回路40には、行デコーダ30と同じ行デコード信号ADRが入力される構成となっている。
【0042】
まず、データ消去についてであるが、この消去動作は同じワード線が接続された複数のストリング(NAND列)を一括して行う。すなわち、選択NAND列の全ワード線WL1 〜WLn に0V、図示せぬ非選択NAND列の全ワード線およびメモリアレイの基板に高電圧(例えば、20V)を印加する。その結果、選択NAND列のメモリトランジスタのみ、フローティングゲートFGから基板に電子が引き抜かれて、メモリトランジスタのしきい値電圧は負方向にシフトして、例えば−3V程度になる。
【0043】
一方、データの書き込み動作は、ワード線に接続されたメモリトランジスタ一括に、いわゆるページ単位で行われ、しかもプログラムと検証を繰り返しながら実行される。すなわち、プログラム後の検証において所望のしきい値電圧が得られると、そのメモリトランジスタについては、先に記述したセルフブースト動作により書き込み禁止状態を設定しながら次のプログラムを行い、再度しきい値電圧を検証する。これをワード線に接続されたメモリトランジスタ全てのしきい値電圧について、所望の値が得られるまで繰り返し行う。
【0044】
いま、図5において、プログラムすべきメモリトランジスタがMT22であり、そのときメモリトランジスタMT12は既に所望のしきい値が得られ、これはプログラム禁止すべきと仮定する。
具体的な印加電圧は、選択するワード線WL2 に高電圧(例えば、12V)、非選択ワード線WL1,WL3 には、従来例の文献1と同様に電源電圧VCCを印加する。これらワード線印加電圧は、メモリトランジスタの書き込み効率を考慮して決定される。
また、選択ワード線WL2 の両側のブースト行線(選択ブースト行線)BRL2,BRL3 には、例えば同じ程度の高電圧12Vを印加する。選択ブースト行線への印加電圧は、何も選択ワード線印加電圧と同程度とは限らず、選択メモリトランジスタMT22の書き込み促進の意味ではできるだけ高いことが望ましい。しかし、選択ブースト行線への印加電圧は、余り高いと非選択メモリトランジスタMT12への誤書き込みを防止できないことから、この誤書き込みを防止できる範囲に設定する必要がある。
さらに、その他の非選択ブースト行線BRL1 およびBRL4 〜BRLn については、ブースト効率を考慮すれば高電圧が望ましく、選択ワード線印加電圧より更に高い電圧(例えば、15V程度)に設定し得る。これは、書き込み禁止メモリトランジスタMT12と直列接続された非選択メモリトランジスタ(MT11, MT13等)のゲート電圧がVCCで抑えられていることから、その誤書き込みに対する余裕があるためである。
なお、ビット線印加電圧については、従来と同様、選択ビット線BL2 に0V、非選択ビット線BL1 にセルフブースト動作のため電源電圧VCCを印加する。
【0045】
その結果、プログラムすべき選択メモリトランジスタMT22のみ、フローティングゲートFG中に電子が注入されて、選択メモリトランジスタMT22のしきい値電圧は正方向にシフトして、例えば2V程度になる。
このプログラム動作と同時に、ビット線BL1 に接続されたNAND列のチャネル部電位が上昇し、これが(VCC−Vth)程度に達するとドレイン選択トランジスタSTd がカットオフし、当該チャネル部がフローティング状態になる。このため、以後、当該チャネル部が所定の書き込み禁止電圧になるまで電源電圧VCCに上昇し、書き込み禁止状態が設定される。
【0046】
このように、図5の書き込み制御においては、選択ワード線の両側に位置し書き込み効率を上げるための高電圧が印加される選択ブースト行線と、それ以外のブースト行線であってセルフブースト効率を上げるための高電圧が印加される非選択ブースト行線とに対し、それぞれ独立に電圧印加が制御できる。このため、従来例で問題となっていた書き込み効率の向上と、誤書き込み禁止電圧の発生との最適化が可能となる。
【0047】
ブースト行線の電圧制御に関する変形例
上記図5に示す制御方法では、各ブースト行線を独立に制御するものであったが、本発明では、これに限らず一斉に電圧を印加する制御も可能である。
図6は、この変形例に係り、メモリアレイを中心とし周辺回路の一部を含む回路図である。
【0048】
この図6の構成では、ブースト行線BRLを、ワード線WLが共通な複数のストリングを一まとまりとして1本の配線で短絡し、この共通化された配線がブースト制御回路50に接続している。
このような構成におけるブースト行線BRLは、全体が同一な電位となる点では従来のブースタプレートと同じであり、ブースタプレートに代わるものである。つまり、ブースト行線BRLは、従来例のブースタプレートをそのままライン状に分割したものと考えることができる。したがって、ブースト行線BRLの具体的なオペレーションについては、従来のブースタプレートと同様であり、ここでの説明は省略する。
【0049】
このライン状のブースト行線BRLは、プレート状に形成した従来の場合に比べ、対ワード線間容量または対ビット線間容量等の浮遊容量が構造上低減されている。このため、先に解決課題として指摘したブースタプレートの書き込み時の充放電による時間のロスを避けることができる。
また、対フローティングゲートFGとの容量結合、あるいは対基板との容量結合が、コントロールゲートCGのみでは弱かったスタックゲート側壁部分で強化されている。このスタックゲート側壁部分での容量結合が強化されるという点では、従来のブースタプレートも同じである。しかし、ブースト行線BRLは、ブースタプレートと異なりスタックゲート側壁部分に集中配置されていることから、この部分での電界がより強く、このためブースタプレートの場合に比べカップリング比の向上が達成されている。したがって、本発明におけるブースト行線BRLは、従来のブースタプレートよりも、書き込み効率の向上と書き込み禁止電圧の発生効率(ブースト率)の向上への寄与度が大きい。
【0050】
【発明の効果】
以上説明してきたように、本発明に係る不揮発性半導体記憶装置によれば、補助的な制御電極として機能するブースト行線によって、制御電極の対電荷蓄積手段との容量結合、あるいは対基板との容量結合がワード線の側壁部分で強化され、実質上、制御電極のカップリング比が向上する。加えて、従来のブースタプレートによる場合よりも浮遊容量が低減されることかから、データ書き込み/消去動作が高速である。
また、ブースト制御回路により複数のブースト行線を個別に制御することにより、データ書き込み動作におけるプログラム促進のための電圧と、プログラム禁止状態を設定するための電圧とを最適化できる。この結果、書き込み効率と、書き込み禁止電圧の発生効率(ブースト率)をともに向上させることが可能となる。
【0051】
本発明に係る不揮発性半導体記憶装置の製造方法によれば、ブースト行線となる膜にエッチバック等を施すだけで上記効果を有するブースト行線の形成が可能であり、工程が簡単である。このとき、ワード線による段差を平坦化できることから、以後の配線工程が容易であり、また周辺回路部との段差が軽減され上層配線の周辺回路部とメモリアレイ部の同時形成がしやすくなる。
一方、各ブースト行線を短絡する構成では、その短絡のための配線が必要であるが、これは元から必要である上層配線(例えば、ビット線)と同時形成することができるため、フォトマスクおよび工程の追加を何ら要しない。
【図面の簡単な説明】
【図1】本発明の実施形態に係るNAND型フラッシュメモリのメモリアレイの平面図である。
【図2】図1のIII −III 線に沿った断面図である。
【図3】本発明の実施形態に係るNAND型フラッシュメモリの各製造過程を示す断面図であり、絶縁分離膜の成膜までを示す。
【図4】図3に続く同断面図であり、エッチバック(ブースト行線の形成)までを示す。
【図5】図1のNAND型フラッシュメモリのメモリアレイを中心とし周辺回路の一部を含む回路図である。
【図6】ブースト行線の結線および電圧印加制御に関する変形例に係り、メモリアレイを中心とし周辺回路の一部を含む回路図である。
【図7】文献1に開示された従来例を示し、ブースタプレートが適用されたNAND列の平面図である。
【図8】文献1に開示された従来例を示し、図7のII−II線に沿った断面図である。
【符号の説明】
1…半導体基板、2…素子分離領域、4a〜4c…不純物領域、6…トンネル絶縁膜、8…中間絶縁膜、10…オフセット絶縁膜、12…絶縁分離膜、14…doped poly-Si 膜、16…ポリサイド膜、18…層間絶縁層、20…バリアメタル、22…主配線層、24…反射防止膜または保護膜、30…行デコーダ回路、40,50…ブースト制御回路、MT…メモリトランジスタ、STd …ドレイン選択トランジスタ、STs …ソース選択トランジスタ、FG…フローティングゲート、CG…コントロールゲート、SLd,SLs …選択信号線、BRL…ブースト行線、BL…ビット線、BC…ビットコンタクト。
Claims (8)
- 半導体基板の領域上に浮遊ゲート電極を含む積層膜を介して制御ゲート電極が形成されている複数のメモリトランジスタが、ビット線に接続されている選択トランジスタとソース線に接続されている他の選択トランジスタとの間に直列接続され、前記2つの選択トランジスタと前記複数のメモリトランジスタをそれぞれ含むメモリブロックがマトリックス状に配置され、かつ、行方向の複数のメモリブロックごとに、行方向に並ぶ各行のメモリトランジスタの制御ゲート電極が共通接続されて平行ストライプ状の複数のワード線が形成されているメモリアレイと、
プログラム対象の選択メモリトランジスタを含む選択メモリブロック内で、前記選択メモリトランジスタが接続されている選択ワード線に、当該選択メモリトランジスタの前記浮遊ゲート電極に電荷を注入し又は引き抜く電圧を印加する行デコーダ回路と、
前記複数のワード線間の離間スペース、および、ワード線と前記選択トランジスタのゲート電極との離間スペースに各々形成され、それぞれが、隣接するメモリトランジスタの前記浮遊ゲート電極および前記半導体基板の領域と容量結合する複数のブースト行線と、
前記選択メモリブロック内で、前記選択ワード線に幅方向両側で隣接する2本のブースト行線に、当該選択ワード線による前記浮遊ゲート電極の電位制御を補助する第1電圧を印加し、残りのブースト行線に、前記選択メモリブロックとワード線を共有する非選択メモリブロックで前記半導体基板の領域の電位をブーストするための、前記第1電圧と異なる第2電圧を印加するブースト制御回路と、
を有する不揮発性半導体記憶装置。 - 前記ブースト行線は、前記浮遊ゲート電極を含む前記積層膜と前記制御ゲート電極による溝状の凹部を、絶縁膜を介して埋め込むかたちで形成されている
請求項1に記載の不揮発性半導体記憶装置。 - 前記ブースト行線は、高融点金属膜,不純物がドープされたポリシリコン膜,不純物がドープされたポリシリコン膜と高融点金属シリサイド膜との積層膜の何れかにより構成されている
請求項1に記載の不揮発性半導体記憶装置。 - 前記メモリトランジスタは、前記半導体基板のチャネル形成領域上に、トンネル絶縁膜,前記浮遊ゲート電極,中間絶縁膜,前記制御ゲート電極が順に積層されてなるスタックゲート構造を有し、
前記ブースト制御回路は、前記ブースト行線に所定電圧を印加することにより、当該ブースト行線に隣り合う前記メモリトランジスタの不純物拡散領域または前記浮遊ゲート電極の電位を制御する
請求項1に記載の不揮発性半導体記憶装置。 - 前記第2電圧は、前記第1電圧より高い電圧値を有する
請求項1に記載の不揮発性半導体記憶装置。 - 半導体基板の領域上に浮遊ゲート電極を含む積層膜を介して制御ゲート電極が形成されている複数のメモリトランジスタが、ビット線に接続されている選択トランジスタとソース線に接続されている他の選択トランジスタとの間に直列接続され、前記2つの選択トランジスタと前記複数のメモリトランジスタをそれぞれ含むメモリブロックがマトリックス状に配置され、かつ、行方向の複数のメモリブロックごとに、行方向に並ぶ各行のメモリトランジスタの制御ゲート電極が共通接続されて平行ストライプ状の複数のワード線が形成されているメモリアレイと、
プログラム対象の選択メモリトランジスタを含む選択メモリブロック内で、前記選択メ モリトランジスタが接続されている選択ワード線に、当該選択メモリトランジスタの前記浮遊ゲート電極に電荷を注入し又は引き抜く電圧を印加する行デコーダ回路と、
前記複数のワード線間の離間スペース、および、ワード線と前記選択トランジスタのゲート電極との離間スペースに各々形成され、それぞれが、隣接するメモリトランジスタの前記浮遊ゲート電極および前記半導体基板の領域と容量結合する複数のブースト行線と、
前記選択メモリブロック内で、前記選択ワード線に幅方向両側で隣接する2本のブースト行線に、当該選択ワード線による前記浮遊ゲート電極の電位制御を補助する第1電圧を印加し、残りのブースト行線に、前記選択メモリブロックとワード線を共有する非選択メモリブロックで前記半導体基板の領域の電位をブーストするための、前記第1電圧と異なる第2電圧を印加するブースト制御回路と、を有する不揮発性半導体記憶装置の製造方法であって、
前記選択トランジスタのゲート電極および前記メモリトランジスタの制御ゲート電極を形成し、
当該制御ゲート電極同士の間あるいは制御ゲート電極と前記ゲート電極との間の離間スペースを通して不純物を前記半導体基板の領域に注入しソースまたはドレインとなる不純物拡散領域を形成し、
前記離間スペースを埋め込む絶縁膜と導電膜を、この順で全面に成膜し、
成膜した導電膜表面を平坦化し当該導電膜を前記離間スペースごとに孤立するように分断することにより、隣り合うメモリトランジスタの前記不純物拡散領域または前記浮遊ゲート電極と容量結合し、前記ブースト制御回路によって電圧印加が制御されて当該不純物拡散領域または前記浮遊ゲート電極の電位をブーストする複数のブースト行線を形成する
不揮発性半導体記憶装置の製造方法。 - 前記導電膜表面の平坦化は、エッチバックにより行う
請求項6に記載の不揮発性半導体記憶装置の製造方法。 - 前記導電膜は、高融点金属膜,不純物がドープされたポリシリコン膜,不純物がドープされたポリシリコン膜と高融点金属シリサイド膜との積層膜の何れかにより形成する
請求項6に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19893997A JP3899601B2 (ja) | 1997-07-24 | 1997-07-24 | 不揮発性半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19893997A JP3899601B2 (ja) | 1997-07-24 | 1997-07-24 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1145985A JPH1145985A (ja) | 1999-02-16 |
JP3899601B2 true JP3899601B2 (ja) | 2007-03-28 |
Family
ID=16399491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19893997A Expired - Fee Related JP3899601B2 (ja) | 1997-07-24 | 1997-07-24 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3899601B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4158100B2 (ja) * | 2002-07-04 | 2008-10-01 | ゲイツ・ユニッタ・アジア株式会社 | 紡糸用スリーブ |
EP1974383B1 (en) * | 2005-12-27 | 2016-10-19 | SanDisk Technologies LLC | Method of reading a flash memory device comprising a booster plate |
JP2007184605A (ja) * | 2006-01-04 | 2007-07-19 | Hynix Semiconductor Inc | 非揮発性メモリ素子、その製造方法及びそのプログラム方法 |
-
1997
- 1997-07-24 JP JP19893997A patent/JP3899601B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1145985A (ja) | 1999-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3540579B2 (ja) | 半導体記憶装置及びその製造方法 | |
US6853029B2 (en) | Non-volatile semiconductor memory device with multi-layer gate structure | |
US5877054A (en) | Method of making nonvolatile semiconductor memory | |
JP4330670B2 (ja) | 不揮発性半導体記憶装置 | |
US7247907B2 (en) | Bidirectional split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing | |
US6212103B1 (en) | Method for operating flash memory | |
US20060202285A1 (en) | Semiconductor device, semiconductor element and method for producing same | |
KR20050091702A (ko) | 메모리 셀 전하 저장 요소 당 2중 제어 게이트들을구비하는 플래시 메모리 셀 어레이 | |
JP2006093695A (ja) | 不揮発性メモリ素子及びその形成方法 | |
US20030127684A1 (en) | Split-gate type nonvolatile memory devices and methods for fabricating the same | |
JPH0997849A (ja) | 半導体装置 | |
KR100364040B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
JPH09252059A (ja) | 半導体装置 | |
US6914826B2 (en) | Flash memory structure and operating method thereof | |
JPH11224940A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
US9231113B2 (en) | Flash memory with P-type floating gate | |
KR100762262B1 (ko) | 비휘발성 메모리 소자 및 그 형성방법 | |
JPH11177070A (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
JPH11195718A (ja) | 不揮発性半導体記憶装置と、その製造方法及びその駆動方法 | |
JP3899601B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
USRE37199E1 (en) | Method of making nonvolatile semiconductor memory | |
US6839278B1 (en) | Highly-integrated flash memory and mask ROM array architecture | |
JPH07161845A (ja) | 半導体不揮発性記憶装置 | |
JP2901473B2 (ja) | 不揮発性半導体集積回路装置 | |
US6392927B2 (en) | Cell array, operating method of the same and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061218 |
|
LAPS | Cancellation because of no payment of annual fees |