CN102254818B - 一种半导体结型二极管器件及其制造方法 - Google Patents

一种半导体结型二极管器件及其制造方法 Download PDF

Info

Publication number
CN102254818B
CN102254818B CN2010101834464A CN201010183446A CN102254818B CN 102254818 B CN102254818 B CN 102254818B CN 2010101834464 A CN2010101834464 A CN 2010101834464A CN 201010183446 A CN201010183446 A CN 201010183446A CN 102254818 B CN102254818 B CN 102254818B
Authority
CN
China
Prior art keywords
grid
doped region
semiconductor substrate
semiconductor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101834464A
Other languages
English (en)
Other versions
CN102254818A (zh
Inventor
梁擎擎
钟汇才
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010101834464A priority Critical patent/CN102254818B/zh
Priority to US13/377,958 priority patent/US20120091514A1/en
Priority to PCT/CN2011/071352 priority patent/WO2011143963A1/zh
Publication of CN102254818A publication Critical patent/CN102254818A/zh
Application granted granted Critical
Publication of CN102254818B publication Critical patent/CN102254818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes

Abstract

一种半导体结型二极管器件结构及其制造方法，所述二极管器件结构的栅极直接形成于衬底上，在半导体衬底内形成PN结，并在栅极上形成第一接触，在栅极两侧的掺杂区上形成第二接触，所述第一和第二接触充当二极管器件的两极，这种结构的二极管器件所用的面积小，而且其形成工艺可以集成于MOSFET器件的后栅集成工艺中，不需要额外的掩膜和费用，具有很高的集成度。

Description

一种半导体结型二极管器件及其制造方法
技术领域
本发明通常涉及半导体器件及其制造方法，具体来说，涉及一种可集成于栅极替代工艺中的半导体结型二极管器件及其制造方法。
背景技术
在VLSI(Very Large Scale Integrated Circuits，超大规模集成电路设计)以及模拟电路设计中，二极管器件的应用是非常必要的，比如静电放电(ESD，Electro Static Discharge)和肖特基二极管(Schottkey diode)等应用。目前，传统的二极管器件主要是利用MOSFET的源极/漏极(101)来充当二极管的阴极/阳极，如图1所示，由于这种结构的二极管的电学特性受到MOSFET器件离子注入条件的限制，若需要改变二极管的电学特性需要增加额外的掩膜来实现不同于MOSFET器件的源极/漏极注入条件，这样会增加额外的工艺和预算，此外，这种结构也需要较大的面积来实现。
因此，需要提出一种更利于工艺集成且面积小的二极管器件结构。
发明内容
本发明提供了一种制造半导体结型二极管器件结构的方法，所述方法包括：提供半导体衬底；在所述半导体衬底内形成具有第一类型掺杂的第一掺杂区；直接覆盖所述第一掺杂区所在的衬底以形成栅极，并在所述半导体衬底内形成PN结；在所述栅极上形成第一接触，以及在所述栅极两侧的半导体衬底上形成第二接触，所述第一和第二接触分别定义为二极管器件的两极。所述栅极由半导体或半导体化合物材料形成。
本发明还提供了一种由上述方法形成的半导体结型二极管器件结构，所述器件结构包括：半导体衬底；形成于半导体衬底内的具有第一类型掺杂的第一掺杂区；直接覆盖所述第一掺杂区所在的衬底形成的栅极，以及在所述衬底内形成的PN结；形成于所述栅极上的第一接触，以及形成于所述栅极两侧的半导体衬底上的第二接触，所述第一和第二接触分别定义为二极管器件的两极。所述栅极由半导体或半导体化合物材料形成。
通过采用本发明所述的二极管器件结构，有效的减小了器件的面积，增加了工艺的自由度，此外，所述二极管器件的制造方法可以有效的集成于栅极替代工艺中，更便于工艺集成。
附图说明
图1示出了现有的二极管器件结构的俯视图；
图2示出了本发明第一实施例的二极管器件结构一个制造阶段的俯视图；
图2A示出了图2中的AA’向视图；
图2B示出了图2中的BB’向视图
图3示出了本发明第一实施例的二极管器件结构另一个制造阶段的俯视图；
图3A示出了图3中的AA’向视图；
图3C示出了图3中的CC’向视图；
图4示出了本发明第二实施例的二极管器件结构一个制造阶段的俯视图；
图4A示出了图4中的AA’向视图；
图4B示出了图4中的BB’向视图；
图5示出了本发明第二实施例的二极管器件结构另一个制造阶段的俯视图；
图5A示出了图5中的AA’向视图；
图5C示出了图5中的CC’向视图。
具体实施方式
本发明通常涉及半导体器件及其制造方法，具体来说，可集成于后栅工艺的半导体结型二极管器件结构及其制造方法。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
以下将根据本发明实施例的各个步骤以及由此得到的半导体器件予以详细说明。
第一实施例
在步骤S01，提供半导体衬底200，参考图2A。在本实施例中，衬底200包括位于晶体结构中的硅衬底(例如晶片)，还可以包括其他基本半导体或化合物半导体，例如Ge、GeSi、GaAs、InP、SiC或金刚石等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底200可以包括各种掺杂配置。此外，衬底200可以可选地包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。
在步骤S02，在所述半导体衬底200内形成具有第一类型掺杂的第一掺杂区202，所述第一掺杂区202可以通过传统工艺中的阱掺杂来实现，使第一掺杂区202具有n型或p型的掺杂，所述第一掺杂区202的掺杂为第一类型掺杂，参考图2A。
在步骤S03，直接覆盖所述第一掺杂区所在的半导体衬底200以形成栅极204，并半导体衬底内形成PN结，如图2(俯视图)、图2A(AA’向视图)、图2B(BB’向视图)所示。
首先，在所述第一掺杂区202所在的半导体衬底200上形成具有第一类型掺杂的栅极204，参考图2(俯视图)、图2B(BB’向视图)。可以通过在所述半导体衬底200上沉积栅极204，并选择与第一掺杂区相同的掺杂对栅极204进行离子注入来形成，还可以通过选择与第一掺杂区202相同的掺杂进行含杂外延生长(in-situ doped epitaxy)来形成。所述栅极204可以选用半导体或半导体化合物材料形成，例如Si、Ge、GeSi、GaAs、InP、SiC或金刚石等。优选地，还可以在栅极204上进一步形成帽层，并将栅极204与帽层图形化，所述帽层可以保护栅极204和充当刻蚀停止层，在本发明实施例中，帽层包括第一氧化物帽层206和第二氮化物帽层208，所述氧化物帽层206可以为氧化物材料，如SiO2等，所述第二氮化物帽层208可以为氮化物材料，如SiN等。
而后，形成PN结，可以通过后栅工艺中形成半导体器件的传统工艺如注入来形成PN结，先在所述栅极204侧壁形成第一侧墙210-1，并进行浅结的掺杂离子注入，通常浅结区的注入包括源/漏延伸和/或halo区的离子注入，而后形成第二侧墙210-2，并进行源/漏掺杂离子注入，所述浅结及源/漏离子注入均为第二类型掺杂的注入，从而形成了具有第二类型掺杂的第二掺杂区214，在另外的实施例中，所述第二掺杂区214可以只通过浅结区的掺杂或源/漏掺杂来形成，所述掺杂类型为第二类型掺杂，进行扩散后，在第一掺杂区202与具有第二类型掺杂的第二掺杂区214的交界处形成了如图2A所示的PN结，所述第二类型掺杂是与第一类型掺杂相反类型的掺杂。
而后，覆盖所述器件形成绝缘介电层216，所述绝缘介电层216可以通过先在所述器件上沉积(如PECVD)绝缘介电层216，而后对所述绝缘介电层216平坦化处理来形成，所述绝缘介电层216可以是但不限于例如未掺杂的氧化硅(SiO2)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)等。
在步骤S04，在所述栅极204上形成第一接触220，以及在所述栅极204两侧的半导体衬底200上形成第二接触218，所述第一220和第二接触218分别定义为二极管器件的两极，如图3(俯视图)、图3A(AA’向视图)和图3C(CC’向视图)所示。所述工艺步骤与CMOS后栅工艺的伪栅去除(dummy-gate removal)兼容，其中在CMOS器件中，所述栅极204作为伪栅将被去除。
优选地，在形成源漏接触218和体接触220之前，可在源漏接触218与源漏接触218下方的衬底200之间以及体接触220与栅极204之间形成金属硅化物层217，如图7(AA’向视图)和图8(CC’向视图)所示。首先，在绝缘介电层216上形成第二绝缘介质层219，所述第二绝缘介质层219可以是但不限于例如未掺杂的氧化硅(SiO2)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)等。而后，进行选择性蚀刻，分别在源极区和漏极区214栅极204两侧的第二掺杂区的半导体衬底上以及栅极204上形成接触孔，优选地，可以并同时进行金属硅化，去除未反应的金属，以形成金属硅化物层217，以减小接触电阻，提高导电性，所述金属硅化的材料可以是，例如Co、Ni、Mo、Pt和W等。而后，用金属材料，如W，填满接触孔，以形成源漏第二接触218和体第一接触220，如图63(俯视图)、图73A(AA’向视图)和图83C(CC’向视图)所示，其中体接触第一220充当二极管器件的阳极或阴极，源漏第二接触218充当二极管器件的阴极或阳极。
第二实施例
在第二实施例中，二极管器件结构的PN结与第一实施例的形成方式有所不同，下面将仅就第二实施例区别于第一实施例的方面进行阐述。未描述的部分应当认为与第一实施例采用了相同的步骤、方法或者工艺来进行，因此在此不再赘述。
在步骤S03，直接覆盖所述第一掺杂区所在的半导体衬底200以形成栅极204，并在半导体衬底内形成PN结，如图4(俯视图)、图4A(AA’向视图)、图4B(BB’向视图)所示。
首先，在所述第一掺杂区所在的半导体衬底上形成具有第二类型掺杂的栅极，可以通过在所述半导体衬底200上沉积栅极204，参考图4A(AA’向视图)，并选择与第一掺杂区相反的掺杂对栅极204进行离子注入来形成，还可以通过选择与第一掺杂区相反的掺杂进行含杂外延生长(in-situdoped epitaxy)来形成，而后进行扩散，在具有第二类型掺杂的栅极与位于栅极下方的具有第一类型掺杂的第一掺杂区之间形成了如图所4A示的PN结。所述栅极204可以选用半导体或半导体化合物材料形成，例如Si、Ge、GeSi、GaAs、InP、SiC或金刚石等。
优选地，还可以在栅极204上进一步形成帽层，并将栅极204与帽层图形化，所述帽层可以保护栅极204和充当刻蚀停止层，在本发明实施例中，帽层包括第一氧化物帽层206和第二氮化物帽层208，所述氧化物帽层206可以为氧化物材料，如SiO2等，所述第二氮化物帽层208可以为氮化物材料，如SiN等。
而后，可以根据需要进一步形成侧墙，而后，优选地，还可以在进行第一类型掺杂的源/漏离子注入时，对所述器件进行注入，从而在栅极204的两侧的半导体内形成浓度不同于第一掺杂区202的第二掺杂区214，由于掺杂类型与第一掺杂区相同，所以在图中未示出，这样在之后步骤中在其上形成接触时，可以减小接触电阻，提高导电性能。而后，覆盖所述器件形成绝缘介电层216。
在步骤S04，在所述栅极204上形成第一接触220，以及在所述栅极204两侧的半导体衬底200上形成第二接触218，所述第一220和第二接触218分别定义为二极管器件的两极，如图5(俯视图)、图5A(AA’向视图)和图5C(CC’向视图)所示。其实现步骤同第一实施例，不再赘述。
本发明还提供了根据上述制造方法形成的二极管器件结构，参考图3(俯视图)、图3A(AA’向视图)、图3C(CC’向视图)以及图5(俯视图)、图5A(AA’向视图)和图5C(CC’向视图)，所述结构包括：半导体衬底200；形成于半导体衬底内的具有第一类型掺杂的第一掺杂区202；直接覆盖所述第一掺杂区所在的衬底200形成的栅极204，以及在所述半导体衬底202内形成的PN结；形成于所述栅极204上的第一接触220，以及形成于所述栅极204两侧的半导体衬底上的第二接触218，所述第一220和第二接触218分别定义为二极管器件的两极。所述栅极204可以由半导体或半导体化合物材料形成，所述半导体或半导体化合物材料包括：Ge、GeSi、GaAs、InP、SiC、Si、金刚石及其组合。
在一个实施例中，所述栅极204具有第一类型掺杂，所述PN结由所述第一掺杂区202与位于栅极204两侧的半导体衬底内的、具有第二类型掺杂的第二掺杂区214形成。
在另一个实施例中，所述栅极204具有第二类型掺杂，所述PN结由所述栅极与和栅极交界的衬底处的第一掺杂区200/202形成，优选地，还可以包括形成于所述第二接触下方的半导体衬底内、具有第一掺杂类型的第二掺杂区，以减小接触电阻。
优选地，还包括形成于所述栅极204上的帽层206、208。
优选地，还包括形成于所述第二掺杂区与第二接触下方的衬底之间以及第一接触与栅极之间的金属硅化物层217。
以上对半导体结型二极管器件结构及其制造方法进行了描述，通过本发明，在衬底上直接形成栅极，且在栅极之上形成第二接触，在栅极两侧的掺杂区上形成第一接触，第一、第二接触充当二极管器件的两极，这种结构减小了器件面积，而且在MOSFET器件的栅极替代工艺中，在MOSFET器件的区域，栅极作为MOSFET器件的伪栅，将被去除并形成替代栅，因此，本发明所述的二极管器件的形成能有效集成于MOSFET器件的栅极替代工艺中，减少了制造工艺的成本，提高了工艺的集成度。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (13)

1.一种半导体结型二极管器件结构的形成方法，所述方法包括：
A、提供半导体衬底；
B、在所述半导体衬底内形成具有第一类型掺杂的第一掺杂区；
C、直接覆盖所述第一掺杂区所在的衬底以形成栅极，并在所述半导体衬底内形成PN结；
D、在所述栅极上形成第一接触，以及在所述栅极两侧的半导体衬底上形成第二接触，所述第一和第二接触分别定义为二极管器件的两极；
其中，所述步骤C包括：在所述第一掺杂区的半导体衬底上形成具有第一类型掺杂的栅极，以及在所述栅极两侧的半导体衬底内形成具有第二类型掺杂的第二掺杂区，以在所述衬底内的第一掺杂区与第二掺杂区间形成PN结。
2.根据权利要求1所述的方法，其中所述栅极由半导体或半导体化合物材料形成。
3.根据权利要求2所述的方法，其中所述半导体或半导体化合物材料包括：Ge、GeSi、GaAs、InP、SiC、Si、金刚石及其组合。
4.根据权利要求3所述的方法，其中所述第二掺杂区由形成源/漏区和/或浅结区的掺杂形成。
5.根据权利要求1所述的方法，在步骤C和步骤D之间还包括：在所述第二接触与其下方的衬底之间以及第一接触与栅极之间形成金属硅化物层。
6.根据权利要求1-5中任一项所述的方法，还包括在所述栅极上形成栅帽。
7.一种半导体结型二极管器件结构的形成方法，所述方法包括：
A、提供半导体衬底；
B、在所述半导体衬底内形成具有第一类型掺杂的第一掺杂区；
C、直接覆盖所述第一掺杂区所在的衬底以形成栅极，并在所述半导体衬底内形成PN结；
D、在所述栅极上形成第一接触，以及在所述栅极两侧的半导体衬底上形成第二接触，所述第一和第二接触分别定义为二极管器件的两极；
其中所述步骤C包括：在所述第一掺杂区的半导体衬底上形成具有第二类型掺杂的栅极，以在所述栅极与位于所述栅极下的第一掺杂区间形成PN结。
8.根据权利要求7所述的方法，其中所述步骤C还包括：在所述栅极两侧的半导体衬底内形成具有第一类型掺杂的第二掺杂区。
9.根据权利要求8所述的方法，其中所述第二掺杂区由形成源/漏和/或浅结区的掺杂形成。
10.根据权利要求7-9中任一项所述的方法，还包括在所述栅极上形成栅帽。
11.一种半导体结型二极管器件结构，所述器件结构包括：
半导体衬底；
形成于半导体衬底内的具有第一类型掺杂的第一掺杂区；
直接覆盖所述第一掺杂区所在的衬底形成的栅极，以及在所述衬底内形成的PN结；
形成于所述栅极上的第一接触，以及形成于所述栅极两侧的半导体衬底上的第二接触，所述第一和第二接触分别定义为二极管器件的两极；
其中，所述栅极具有第一类型掺杂；还包括位于栅极两侧的半导体衬底内的、具有第二类型掺杂的第二掺杂区，所述PN结由第二掺杂区与第一掺杂区形成。
12.根据权利要求11所述的器件结构，其中所述栅极由半导体或半导体化合物材料形成。
13.根据权利要求12所述的器件结构，其中所述半导体或半导体化合物材料包括：Ge、GeSi、GaAs、InP、SiC、Si、金刚石及其组合。
CN2010101834464A 2010-05-19 2010-05-19 一种半导体结型二极管器件及其制造方法 Active CN102254818B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010101834464A CN102254818B (zh) 2010-05-19 2010-05-19 一种半导体结型二极管器件及其制造方法
US13/377,958 US20120091514A1 (en) 2010-05-19 2011-02-27 Semiconductor Junction Diode Device And Method For Manufacturing The Same
PCT/CN2011/071352 WO2011143963A1 (zh) 2010-05-19 2011-02-27 一种半导体结型二极管器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101834464A CN102254818B (zh) 2010-05-19 2010-05-19 一种半导体结型二极管器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102254818A CN102254818A (zh) 2011-11-23
CN102254818B true CN102254818B (zh) 2013-05-01

Family

ID=44981992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101834464A Active CN102254818B (zh) 2010-05-19 2010-05-19 一种半导体结型二极管器件及其制造方法

Country Status (3)

Country Link
US (1) US20120091514A1 (zh)
CN (1) CN102254818B (zh)
WO (1) WO2011143963A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629506B2 (en) * 2009-03-19 2014-01-14 International Business Machines Corporation Replacement gate CMOS
CN103515233B (zh) * 2012-06-20 2016-04-06 中国科学院微电子研究所 半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355543B1 (en) * 1998-09-29 2002-03-12 Advanced Micro Devices, Inc. Laser annealing for forming shallow source/drain extension for MOS transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281476A (ja) * 1986-05-30 1987-12-07 Fujitsu Ltd 半導体装置の製造方法
JPH10294450A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd ゲートターンオフサイリスタ及びその製造方法
US6977420B2 (en) * 1998-09-30 2005-12-20 National Semiconductor Corporation ESD protection circuit utilizing floating lateral clamp diodes
EP1081812A1 (en) * 1999-09-02 2001-03-07 STMicroelectronics S.r.l. Semiconductor device for electro-optic applications, method for manufacturing said device and corresponding semiconductor laser device
US6936518B2 (en) * 2004-01-21 2005-08-30 Intel Corporation Creating shallow junction transistors
US7091075B2 (en) * 2004-07-09 2006-08-15 Atmel Corporation Fabrication of an EEPROM cell with SiGe source/drain regions
US7569873B2 (en) * 2005-10-28 2009-08-04 Dsm Solutions, Inc. Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys
US7557393B2 (en) * 2006-08-10 2009-07-07 Dsm Solutions, Inc. JFET with built in back gate in either SOI or bulk silicon
US7973344B2 (en) * 2007-05-01 2011-07-05 Suvolta, Inc. Double gate JFET with reduced area consumption and fabrication method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355543B1 (en) * 1998-09-29 2002-03-12 Advanced Micro Devices, Inc. Laser annealing for forming shallow source/drain extension for MOS transistor

Also Published As

Publication number Publication date
US20120091514A1 (en) 2012-04-19
CN102254818A (zh) 2011-11-23
WO2011143963A1 (zh) 2011-11-24

Similar Documents

Publication Publication Date Title
US7622357B2 (en) Semiconductor device structures with backside contacts for improved heat dissipation and reduced parasitic resistance
KR101646843B1 (ko) Finfet 구조물 및 이의 형성 방법
CN103199012B (zh) Io esd器件及其形成方法
US8198703B2 (en) Zener diode with reduced substrate current
KR101418615B1 (ko) 반절연 에피텍시 상의 실리콘 탄화물 및 관련 와이드 밴드갭 트랜지스터들
US9373637B2 (en) Epitaxial semiconductor resistor with semiconductor structures on same substrate
CN100411180C (zh) 半导体结构及制造半导体结构的方法
US20220199459A1 (en) Semiconductor structure with junction leakage reduction
TW201904070A (zh) 具有深溝槽空乏和隔離結構的開關
CN110379807A (zh) 微电子器件及微电子器件制作方法
CN104362095B (zh) 一种隧穿场效应晶体管的制备方法
US9184257B2 (en) Semiconductor device and related fabrication methods
US20100171155A1 (en) Body-biased Silicon-On-Insulator Junction Field-Effect Transistor Having A Fully Depleted Body and Fabrication Method Therefor
CN102254818B (zh) 一种半导体结型二极管器件及其制造方法
US10600809B2 (en) Semiconductor structure and method for manufacturing the same
CN106233439B (zh) 高击穿n型埋层
KR20180104236A (ko) 전력 반도체 소자의 제조 방법
CN106653823A (zh) 半导体器件
KR100928204B1 (ko) 실리콘 에피층을 이용한 ｃｍｏｓ 기반의 평판형 애벌란시포토다이오드 및 그 제조 방법
US7432174B1 (en) Methods for fabricating semiconductor substrates with silicon regions having differential crystallographic orientations
CN102339753A (zh) 一种隧穿晶体管结构及其制造方法
CN104617140A (zh) 凹入式沟道存取晶体管器件及其制作方法
CN104332409B (zh) 基于深n阱工艺隔离隧穿场效应晶体管的制备方法
CN105390531B (zh) 一种隧穿场效应晶体管的制备方法
Kim et al. 122 Mb high speed SRAM cell with 25 nm gate length multi-bridge-channel MOSFET (MBCFET) on bulk Si substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant