CN100409454C - 通过注氧进行量子限制的硅基单电子晶体管 - Google Patents

Abstract

一种通过注氧进行量子限制的硅基单电子晶体管，包括：一硅衬底；一氧化物绝缘层制作在硅衬底上；一硅纳米电导细线制作在氧化物绝缘层上；一源极和漏极分别制作在氧化物绝缘层上，分别位于硅纳米电导细线的两端，并与硅纳米电导细线连接；一平面栅电极制作在氧化物绝缘层上；一氧化物薄层包裹在源极、漏极、硅纳米电导细线和平面栅电极的表面；二个氧化物隧穿结是通过注氧和热氧化形成的，埋于硅纳米电导细线的内部，并由氧化物隧穿结所限制；二个掩膜窗口包裹在硅纳米电导细线表面的氧化物薄层上，位于氧化物隧穿结上面。

Description

通过注氧进行量子限制的硅基单电子晶体管

技术领域

本发明涉及一种通过注氧进行量子限制的新结构硅基单电子晶体管，属于纳米电子技术领域。

背景技术

随着CMOS大规模集成电路的飞速发展，晶体管数量的增长和尺寸的减小已经迫使芯片的功率耗散能力趋向极限。如果不能及时散热，器件的温度将不断升高，工作于不平衡状态，以至器件被破坏，因此必须减少工作的电子数量。减小导电沟道的电子流通截面，增大电阻，可以有效地控制电子的数量。当电导的电子输运空间尺寸减小到纳米量级时，将导致器件量子力学效应的显著增强。根据测不准原理，电子在局域空间的动量变化将显著地被电流表现出来，器件会出现信号的不确定性。当电导细线上局域空间的电阻大于量子电阻e²/h(＝25.8kΩ)时，电子的运动将受到限制，必须隧穿通过，量子噪声也被有效地抑制。单电子晶体管(SET)就是在纳米电导细线上制作出这种双隧穿势垒或隧穿结，形成量子点(或库仑岛)结构。由于电子在输运过程中存在库仑阻塞和共振隧穿效应，电导随着栅压的变化而周期性振荡。只要充入量子点内一个电子，器件就可以导通或截止一次。单电子晶体管的功耗依赖于单电子电流，如果能够高密度集成，其耗电量将仅为现在微电子晶体管电路的十万分之一。

1990年美国科学家在GaAs/AlGaAs异质结中的二维电子气上通过双分裂栅门结构负偏压限制得到了量子点结构[Phys.Rev.Lett.65，771(1990)]。双分裂金属栅上的负偏压形成的势能分布平坦，耗尽宽度大，量子点的尺寸难以控制得比较小，否则晶体管不导通，因此工作温度很低。即使利用窄波导结构来限制二维电子气，再利用双围栅耗尽限制出量子点，提高工作温度仍然是很有限的。这是因为负电压势垒是一种“软”限制，耗尽区域难以小到纳米量级，而且容易引入电荷起伏而产生噪声。刻蚀的GaAs基材料的侧壁表面态密度大，存在大量缺陷，这对单电子的输运也具有很大的影响。而且电子通道实际由横向耗尽层势形成，这种由“软”势限制的量子通道对于温度很敏感。温度高时，表面态和表面缺陷的势分布会发生很大变化，改变量子通道。同时电子在输运过程中的热激发和环境噪声也会淹没量子效应。据我们所知，GaAs基的单电子器件目前仍只能在低温下工作。

硅基的单电子器件依赖硅材料可氧化等特性和成熟的工艺优势，在不到10年的时间里，就制作出了直径小于10nm的晶体硅量子点而实现了室温工作。1989年美国MIT的Scott-Thomas等发现由硅反型层构成的窄一维沟道结构的电导随栅极电压变化呈现出周期性振荡行为[Phys.Rev.Lett.62，583(1989)]，成为在硅中观察到库仑阻塞效应的先驱。到上世纪90年代后期，日本电信电话公司(NTT)[Electronics Lett.31(2)，136(1995)，Microelectron.Eng.35，261(1997)]、美国明尼苏达(Minnesota)大学(1998年)[Appl.Phys.Lett.72(10)，1205(1998)]等相继研制出了室温工作的基于薄硅膜SOI衬底的单电子晶体管。他们利用电子束曝光和纳米刻蚀技术，在硅电导细线上制作出点接触结构的双隧穿结来限制量子点。这种方法获得的量子点依赖于掩膜图形边缘和刻蚀情况，工艺重复性不好。近年来，韩国大学[Appl.Phys.Lett.73(21)，3129(1998)]、英国的剑桥大学等[J.Appl.Phys.94(1)，633(2003)]利用氧化硅上生长的硅基的自组织量子点(即硅纳米晶)，在这种纳米晶薄膜上制作金属电极，利用侧栅控制量子点的能级分布。制备出的单电子晶体管的工作温度也达到了室温。虽然这种方法得到的量子点尺寸很小，但是还不能有效地控制量子点的数量和密度分布，其均匀度和重复性也比较差。而且这种结构的单电子晶体管由于多个量子点的耦合，电流特性将比较复杂，难以获得单个量子点的单电子特性。日本NTT实验室Y.Ono等人利用图形依赖氧化法(PADOX)制备了室温工作的单电子晶体管，其量子点数量可控[IEEE Trans.ElectronDevices，47(1)，147(2000)]。具体方法是在SOI的薄硅膜上利用电子束光刻和刻蚀技术制作一条带凹槽的电导线，然后进行热氧化，在氧化过程中，由于硅与氧化硅之间的应力在凹槽的两边累积，氧化速率减小，自动生成被氧化物隔离的双硅量子点，形成两个单电子晶体管。这种方法的凹槽厚度比较薄，才能保证氧化隧道结的形成。这种方法制作的隧穿结位置和量子点的尺寸依赖于刻蚀图形形成的应力分布。日本东京大学通过电子束曝光和各向异性化学腐蚀的简单工艺，在SOI的15nm厚的P型薄硅膜上获得了室温工作的单电子晶体管[Jp.J.Appl.Phys，43(2A)，L210(2004)]。导电沟道宽度达到了5nm，热氧化后硅量子点和隧穿结链自然形成。虽然这种方法难于控制量子点数量。但由于量子限制很好，这种单电子晶体管表现出比较显著的负微分电导特性。

我国近几年也开展了硅基单电子器件的研究工作。中国科学院物理所研制了90K温度下的硅基单电子晶体管[Appl.Phys.Lett.78，2160(2001)]。西安理工大学与香港科技大学合作采用电子束光刻技术和反应离子刻蚀等工艺，制作了p型SIMOX上的硅单电子晶体管，可在77K下低温工作[Chin.J.Semiconductors 23(3)，246(2002)]。然而，以上单电子器件的制作方法都还不能有效控制量子点的纳米尺寸和数量。

目前能够室温工作的半导体单电子晶体管主要都在SOI基片上制作成功的。这是因为，硅材料容易实现氧化隔离，SOI的氧化绝缘埋层把器件与衬底隔离开，减轻了衬底载流子对器件的影响，减小了硅器件的寄生电容效应，易于实现全介质隔离，避免了器件与衬底之间的相互作用。用于制作单电子器件的SOI衬底的硅膜都足够薄，利于制成微小的隧道结和量子点。利用热氧化方法制作微小的氧化双隧道结来限制量子点的结构，是未来非常有前途的硅基单电子晶体管的制作方案。

发明内容

本发明是一种通过注氧进行量子限制的硅基单电子晶体管，其特征在于，包括：

一硅衬底；

一氧化物绝缘层，该氧化物绝缘层制作在硅衬底上；

一硅纳米电导细线，该硅纳米电导细线制作在氧化物绝缘层上；

一源极和漏极，该源极和漏极分别制作在氧化物绝缘层上，分别位于硅纳米电导细线的两端，并与硅纳米电导细线连接，该硅纳米电导细线、源极和漏极形成一工字形结构；

一平面栅电极，该平面栅电极制作在氧化物绝缘层上，该平面栅电极位于硅纳米电导细线的一侧；

一氧化物薄层，该氧化物薄层包裹在源极、漏极、硅纳米电导细线和平面栅电极的表面，并对硅纳米电导细线形成量子线限制；

二个氧化物隧穿结，该二个氧化物隧穿结是通过注氧和热氧化形成的，该二个氧化物隧穿结埋于硅纳米电导细线的内部，该二个氧化物隧穿结之间形成量子点，并由氧化物隧穿结所限制；

二个掩膜窗口，该二个掩膜窗口包裹在硅纳米电导细线表面的氧化物薄层上，位于氧化物隧穿结上面。

其中埋于硅纳米电导细线中的氧化物隧穿结，在垂直方向上形成电导细线与量子点间的量子点接触结构。

其中源极和漏极是N型重掺杂的，该源极和漏极的电极为欧姆接触，该欧姆接触是通过多晶硅或金属淀积和退火实现。

附图说明

为进一步说明本发明的内容及特点，以下结合附图及实施例对本发明作详细的描述：

图1是本发明硅基单电子晶体管的立体结构示意图；

图2是本发明硅基单电子晶体管的平面结构示意图；

图3是氧化物隧穿结截面立体示意图；

图4是氧化物隧穿结截面平面示意图；

具体实施方式

请参阅图1至图4，本发明一种通过注氧进行量子限制的硅基单电子晶体管，其特征在于，包括：

一硅衬底1；

一氧化物绝缘层2，该氧化物绝缘层2制作在硅衬底1上；

一硅纳米电导细线5，该硅纳米电导细线5制作在氧化物绝缘层2上；

一源极3和漏极4，该源极3和漏极4分别制作在氧化物绝缘层2上，分别位于硅纳米电导细线5的两端，并与硅纳米电导细线5连接，该硅纳米电导细线5、源极3和漏极4形成一工字形结构；其中源极3和漏极4是N型重掺杂的，该源极3和漏极4的电极为欧姆接触，该欧姆接触是通过多晶硅或金属淀积和退火实现；

一平面栅电极6，该平面栅电极6制作在氧化物绝缘层2上，该平面栅电极6位于硅纳米电导细线5的一侧；

一氧化物薄层7，该氧化物薄层7包裹在源极3、漏极4、硅纳米电导细线5和平面栅电极6的表面，并对硅纳米电导细线5形成量子线限制；

二个氧化物隧穿结9，该二个氧化物隧穿结9是通过注氧和热氧化形成的，该二个氧化物隧穿结9埋于硅纳米电导细线5的内部，该二个氧化物隧穿结9之间形成量子点10，并由氧化物隧穿结9所限制；其中埋于硅纳米电导细线5中的氧化物隧穿结9，在垂直方向上形成电导细线5与量子点10间的量子点接触结构；

二个掩膜窗口8，该二个掩膜窗口8形成在包裹在硅纳米电导细线5表面的氧化物薄层7上，位于氧化物隧穿结9上面。

请再结合参阅图1至图4，本发明一种通过注氧进行量子限制的硅基单电子晶体管的制作方法，其特征在于，包括如下步骤：

1)取一SOI基片；

2)在该SOI基片的硅薄层上进行N型离子注入；

3)在SOI基片的硅薄层上制作出源极3、漏极4、硅纳米电导细线5和平面栅电极6，该源极3和漏极4分别位于硅纳米电导细线5的两端，并与硅纳米电导细线5连接，该硅纳米电导细线5、源极3和漏极4形成一工字形结构，平面栅电极6位于硅纳米电导细线5的一侧；其中与源极3和漏极4相连的硅纳米电导细线5由氧化物7所包裹，形成量子线限制；

4)在硅纳米电导细线5上制作二个掩膜窗口8，氧离子注入到掩膜窗口8中；

5)对器件进行热氧化，形成由二个氧化物隧穿结9限制的硅量子点10和表面氧化物薄层7；其中埋于硅纳米电导细线5中的氧化物隧穿结9，在垂直方向上形成电导细线5与量子点10间的量子点接触结构；其中由氧化物隧穿结9所限制的量子点10的尺寸由掩膜上的氧注入的窗8的间距所控制，量子点的数量由氧注入相邻窗口8数量决定；

6)通过多晶硅或金属淀积源极3和漏极4的电极，退火实现欧姆接触。

实施例

请参阅图1至图4所示，本发明一种新结构的硅基单电子晶体管，其特征在于：该结构包括量子点10由氧化物隧穿结9所限制，通过注氧和热氧化形成的氧化物隧穿结9埋于硅纳米电导细线5中，硅纳米电导细线5与源极3和漏极4相连，平面栅电极6位于电导细线5一侧，构成侧栅型结构。

所述的硅基单电子晶体管，其特征在于：埋于硅纳米电导细线5中的氧化物隧穿结9按如下方式形成：氧离子通过纳米尺寸宽度的掩膜窗口8注入到硅电导细线底部，经过热氧化，在掩膜窗口8附近的硅电导细线5上部被氧化，同时去除了硅电导注入区域的晶格损伤。

所述的硅基单电子晶体管，其特征在于：埋于硅纳米电导细线5中的氧化物隧穿结9，在垂直方向上形成量子点接触(Quantum Point Contact)结构。

所述的硅基单电子晶体管，其特征在于：由氧化物隧穿结9所限制的量子点10尺寸由掩膜上的氧注入的窗8间距所控制，量子点的数量由氧注入相邻窗口8数量决定。

所述的硅基单电子晶体管，其特征在于：与源极3和漏极4相连的硅纳米电导细线5由氧化物7所包裹，形成量子线限制。

所述的硅基单电子晶体管，其特征在于：源漏两电极3，4的欧姆接触通过多晶硅或金属淀积和退火实现。

所述的硅基单电子晶体管，其特征在于：位于电导细线5一侧的平面栅电极6，由在SOI绝缘层表面的N型重掺杂的硅薄层形成。

所述的硅基单电子晶体管，其特征在于：单电子晶体管使用硅薄层-氧化物2-衬底1(即SOI)结构的材料，表面硅薄层用于制作电导细线5和源漏两极3，4，具有N型重掺杂。

请结合参阅图1至图4所示，本发明提供了一种新的工艺方法制备硅基单电子晶体管，具有工艺快速简便、量子点可控、电学性能稳定、适于大批量生产等优越性，使制备大规模量子逻辑电路成为可能，并与硅基微电子集成电路工艺相兼容。其特征在于，该方法包括如下步骤：(1)通过磷注入对SOI顶层硅薄层进行N型重掺杂；(2)减薄SOI顶层硅薄层；(3)刻蚀出源漏两极接触台面、量子电导细线和平面侧栅电极。(4)淀积介质掩膜，制作双纳米栅窗口，通过氧注入和热氧化以后，形成纳米氧化物双隧穿结，限制出纳米尺寸的量子点。(5)制作源漏接触电极。

所述步骤(1)对SOI顶层硅薄层的N型重掺杂，按如下方式进行的：注入到顶层硅表面10¹⁴/cm²的磷离子，深度为50nm，退火可消除晶格损伤。

所述步骤(2)SOI顶层硅薄层的减薄，按如下方式进行的：选用100nm-200nm厚的硅薄层，1000℃高温热氧化表面得到30nm厚的氧化硅，用光刻和化学腐蚀在电导细线区域开出窗口，进一步高温热氧化表面，化学腐蚀，留下所需的硅薄层厚度，如30nm-50nm厚。

所述步骤(3)源漏两极接触台面和量子电导细线，按如下方式进行的：制备电导台面的光刻板；在样品上覆盖负光刻胶，进行紫外光刻，再利用湿法腐蚀或ICP干法刻蚀，得到1μm左右宽的电导细线图形。利用电子束曝光，进行套刻，ICP干法刻蚀，得到纳米尺寸的硅电导细线，如30nm-40nm宽。经过高温热氧化，硅电导细线通道进一步得到限制。

所述步骤(4)的量子点尺寸和数量的控制，按如下方式进行的：热氧化一定厚度的介质掩膜(如20nm)，利用电子束曝光和ICP刻蚀技术制备纳米尺寸宽度的掩膜窗口(如10nm)，用于氧注入。窗口的间距和电导细线宽度决定了量子点的尺寸，相邻窗口的数量决定量子点的数量。

所述步骤(4)的氧化物隧穿结，按如下方式埋于硅纳米电导细线中的：氧离子通过掩膜窗口注入到硅电导细线底部，在注氧区域形成栅窗口宽度的氧化物势垒。再经过高温热氧化，去除了硅电导注入区域的损伤，注氧区上层的薄层硅区域晶格得到恢复，同时在掩膜窗口附近的硅电导细线上部被氧化，形成量子的点接触结构的氧化物隧穿结。如果窗口下面的区域完全被氧化，将无法形成隧穿势垒。因此要对注氧深度与剂量、氧化温度与时间进行控制。

所述步骤(5)的电极的制作，是按如下方式进行的：淀积介质掩膜，光刻淀积多晶硅或金属电极窗口，退火实现欧姆接触。

本发明的实施例中，具体工艺步骤包括：

选取硅(100nm)-绝缘层2(100nm)-衬底1(400μm)结构的SOI(或SIMOX)片，注入到顶层硅表面10^{1 4}/cm²的磷离子，深度为50nm；

对100nm厚顶层硅900℃热氧化得到30nm厚的氧化硅层；

在样品上覆盖光刻胶PMMA 950K 100nm厚，180℃烘干90秒；用电子束曝光开出2×4μm²的窗口；

BHF腐蚀去掉窗口区的氧化硅；

去除覆盖的光刻胶；

对2×4μm²的窗口区的硅900℃热氧化得到20nm厚的氧化硅层；用BHF腐蚀去掉表面覆盖的氧化硅，留下50nm厚的硅层；

覆盖负性光刻胶；

光刻得到源漏区3、4，电导线5(1μm宽×1μm长)和侧栅6硅台阶图形；

化学腐蚀硅得到硅台阶；

覆盖光刻胶PMMA 950K 100nm厚，180℃烘干90秒；

用电子束曝光开出电导细线5(30nm宽×300nm长)的套刻图形；

ICP刻蚀出电导细线5和侧栅6图形结构；

去除光刻胶PMMA；

对顶层硅900℃热氧化得到30nm厚的氧化硅层7，作为氧离子注入的掩膜；

用电子束曝光套刻出垂直于电导线的氧离子注入窗口8(20nm宽×1μm长)图形；

ICP刻蚀氧化硅得到氧离子注入窗口8；

氧离子注入到硅量子细线5中；

高温氧化，形成氧化物隧穿结9和硅量子点10，消除注入损伤；

覆盖光刻胶；

光刻出源区3、漏区4、侧栅6的电极窗口图形；

BHF在电极3、4、6窗口区腐蚀掉氧化硅；

淀积多晶硅或金属接触电极；快速退火，实现电极欧姆接触。

Claims (3)

1. 一种通过注氧进行量子限制的硅基单电子晶体管，其特征在于，包括：

一硅衬底；

一氧化物绝缘层，该氧化物绝缘层制作在硅衬底上；

一硅纳米电导细线，该硅纳米电导细线制作在氧化物绝缘层上；

一源极和漏极，该源极和漏极分别制作在氧化物绝缘层上，分别位于硅纳米电导细线的两端，并与硅纳米电导细线连接，该硅纳米电导细线、源极和漏极形成一工字形结构；

一平面栅电极，该平面栅电极制作在氧化物绝缘层上，该平面栅电极位于硅纳米电导细线的一侧；

一氧化物薄层，该氧化物薄层包裹在源极、漏极、硅纳米电导细线和平面栅电极的表面，并对硅纳米电导细线形成量子线限制；

二个氧化物隧穿结，该二个氧化物隧穿结是通过注氧和热氧化形成的，该二个氧化物隧穿结埋于硅纳米电导细线的内部，该二个氧化物隧穿结之间形成量子点，并由氧化物隧穿结所限制；

二个掩膜窗口，该二个掩膜窗口包裹在硅纳米电导细线表面的氧化物薄层上，位于氧化物隧穿结上面。

2. 如权利要求1所述的通过注氧进行量子限制的硅基单电子晶体管，其特征在于，其中埋于硅纳米电导细线中的氧化物隧穿结，在垂直方向上形成电导细线与量子点间的量子点接触结构。

3. 如权利要求1所述的通过注氧进行量子限制的硅基单电子晶体管，其特征在于，其中源极和漏极是N型重掺杂的，该源极和漏极的电极为欧姆接触，该欧姆接触是通过多晶硅或金属淀积和退火实现。

Images