CN110148622B - 基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法 - Google Patents
基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法 Download PDFInfo
- Publication number
- CN110148622B CN110148622B CN201910370982.6A CN201910370982A CN110148622B CN 110148622 B CN110148622 B CN 110148622B CN 201910370982 A CN201910370982 A CN 201910370982A CN 110148622 B CN110148622 B CN 110148622B
- Authority
- CN
- China
- Prior art keywords
- silicon
- nanowire structure
- electrode
- impurity atom
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 167
- 239000010703 silicon Substances 0.000 title claims abstract description 167
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 166
- 239000012535 impurity Substances 0.000 title claims abstract description 71
- 239000002159 nanocrystal Substances 0.000 title claims abstract description 65
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000002070 nanowire Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 21
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 229910052681 coesite Inorganic materials 0.000 claims description 12
- 229910052906 cristobalite Inorganic materials 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 229910052682 stishovite Inorganic materials 0.000 claims description 12
- 229910052905 tridymite Inorganic materials 0.000 claims description 12
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910002938 (Ba,Sr)TiO3 Inorganic materials 0.000 claims description 5
- 229910020289 Pb(ZrxTi1-x)O3 Inorganic materials 0.000 claims description 5
- 229910020273 Pb(ZrxTi1−x)O3 Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 150000002736 metal compounds Chemical class 0.000 claims description 4
- 238000005329 nanolithography Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000000233 ultraviolet lithography Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 125000004429 atom Chemical group 0.000 claims 9
- 125000005842 heteroatom Chemical group 0.000 claims 1
- 239000005543 nano-size silicon particle Substances 0.000 claims 1
- 239000002245 particle Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000002096 quantum dot Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 238000004574 scanning tunneling microscopy Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法，该杂质原子晶体管至少包括：源区、漏区，对称分布于一SOI衬底之上；一硅纳米线结构，位于SOI衬底之上，连接源区与漏区；一含杂质原子的硅纳米晶粒，镶嵌于硅纳米线结构(13)中间的梯形凹槽中。此外，该杂质原子晶体管还包括：绝缘介质薄膜层，制备于所述源区、漏区、硅纳米线结构及硅纳米晶粒的表面，用于作为绝缘和保护层；一栅极导电条，覆盖于所述硅纳米线结构之上的绝缘介质薄膜层之上；电极结构。本发明提出的基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法，不仅能准确定义杂质原子的位置，还能提升杂质晶体管的工作温度。
Description
技术领域
本发明涉及纳米结构晶体管制作领域，尤其涉及一种基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法。
背景技术
随着晶体管的特征尺寸越来越接近其物理极限，沟道内的杂质对器件特性的影响越来越显著。在有限的局域纳米空间中，电离杂质还能够展现出量子点特性。利用杂质原子作为量子输运构件的纳米结构晶体管成为新的研究热点。
杂质晶体管中的电离杂质能够诱导形成量子点，载流子隧穿通过量子点能展现出与单电子晶体管相似的库仑阻塞效应，但是由于杂质原子的基态能级较浅，难以将量子效应拓展到室温。
目前一些研究组通过单离子注入技术或扫描隧道显微镜(STM)能够在器件中对杂质原子进行精确定位，并且还在低温下观测到许多相关的量子效应。但是，单离子注入和STM针尖技术的工艺过程相对复杂，与传统CMOS工艺也不是很兼容，并不适合大规模的生产。为了提升杂质晶体管的工作温度，可以通过增强量子限制效应和介电限制效应来增大杂质电离能，但是受工艺条件的限制，进一步减小纳米线尺寸是个很大的挑战。而运用杂质原子之间的耦合作用来加深基态能级这种方法难以控制耦合杂质原子的数目和间距，且杂质原子在沟道空间中的位置也难以确定。
例如，用亚10nm的硅纳米晶粒作为导电通道的单电子晶体管，由于纳米晶粒能够自然形成超小尺寸库仑岛，能在室温下能观测到单电子隧穿效应。然而，这些硅纳米晶粒自形成的库仑岛难以控制其具体尺寸以及在沟道中形成的位置。同时，采用场发射扫描探针光刻(FE-SPL)技术在SiO2层中嵌入杂质原子，可以形成点接触式的量子点晶体管，且位于SiO2层中的杂质原子具有更深的量子点势阱结构，能够限制电子的热激活输运。
基于此，本发明提出了一种在硅纳米线刻蚀的凹槽中镶嵌硅纳米晶粒的器件结构。如果硅纳米晶粒中含有杂质原子，且硅纳米晶粒的表面被介质层所包裹，那么杂质原子将受到硅纳米晶粒的空间局域化限制和介电限制。该杂质原子电离后将作为量子点工作单元进行工作。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的目的在于提供一种基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法，制备得到的硅纳米线结构中含有硅纳米晶粒，实现对器件中杂质原子的位置的控制，提升杂质晶体管的工作温度。
(二)技术方案
本发明提供了一种基于硅纳米晶粒束缚的杂质原子晶体管，该杂质原子晶体管至少包括：
一源区11、一漏区12，对称分布于一SOI衬底10之上；
一硅纳米线结构13，位于SOI衬底10之上，连接源区11与漏区12；以及
一含杂质原子的硅纳米晶粒14，镶嵌于硅纳米线结构13中间的梯形凹槽中。
此外，该杂质原子晶体管还包括：
绝缘介质薄膜层，制备于所述源区11、漏区12、硅纳米线结构13及硅纳米晶粒14的表面，用于作为绝缘层和保护层；
一栅极导电条15，覆盖于所述硅纳米线结构13之上的绝缘介质薄膜层之上；以及
电极结构，包括：
源电极16，位于所述源区11上；
漏电极17，位于所述漏区12上；以及
栅电极18，位于所述栅极导电条15上。
其中，所述SOI衬底10从下至上包括：衬底硅、埋氧层和顶层硅；
所述源区11、漏区12、硅纳米线结构13以及硅纳米晶粒14的掺杂类型为N型或P型；掺杂浓度为1×1018cm-3至1×1019cm-3之间；
所述绝缘介质薄膜层采用的材料为SiO2、HfO2、ZrO2、Ta2O5、Si3N4、(Ba，Sr)TiO3、Pb(ZrxTi1-x)O3，或氮氧化物，其中0≤x≤1；
所述栅极导电条15的覆盖区域包括：平行于硅纳米线结构13方向上，完全覆盖于硅纳米晶粒14，但不完覆盖硅纳米线结构13；并在垂直于硅纳米线结构13方向上延展；
所述栅极导电条15采用的材料为多晶硅、多晶硅/锗、金属、金属化合物或其组合；
所述源电极16和漏电极17采用的材料为退火处理后的Ni/Al合金；所述栅电极18采用的材料为多晶硅或金属Ti/Al。
同时，本发明还提供了一种基于硅纳米晶粒束缚的杂质原子晶体管的制备方法，该制备方法至少包括：
形成一梯形凹槽结构112于SOI衬底10之上；
淀积多晶硅于梯形凹槽结构112中；
对淀积多晶硅后的SOI衬底10进行离子注入；
在SOI衬底10的顶层硅上，制备得到源区11、漏区12、硅纳米线结构13和硅纳米晶粒14。
其中，所述形成一梯形凹槽结构包括：
淀积一SiO2掩膜层111于SOI衬底10之上；
在SiO2层111中间部分刻蚀得到一矩形凹槽，形成硬掩膜图形；
通过各向异性湿法腐蚀所述矩形凹槽，腐蚀顶层硅至埋氧层，得到由硅[111]晶面围成的一梯形凹槽结构112。
其中，所述源区11、漏区12、硅纳米线结构13和硅纳米晶体14是通过纳米光刻和干法刻蚀制备得到的；
此外，该制备方法还包括：
在源区11、漏区12以及硅纳米线结构13的表面和侧壁上生长绝缘介质薄膜层；
在硅纳米线结构13表面的绝缘介质薄膜层上，形成一栅极导电条15；
在源区11、漏区12和栅极导电条15上分别制备电极结构。
其中，所述绝缘介质薄膜层是通过热氧化或者气相沉积方法制备得到；所述栅极导电条15是通过低压化学气相沉积、光刻和刻蚀的方法制备得到；
其中，所述电极结构的制备方法包括：
通过紫外光刻或电子束曝光加上ICP刻蚀定义电极窗口；
通过电子束蒸发沉积金属后再剥离退火的方法，分别制备源电极16、漏电极17和栅电极18。
(三)有益效果
从上述技术方案可以看出，本发明提出的基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法具有以下有益效果：
(1)本发明提出基于硅纳米晶粒束缚的杂质原子晶体管，结构中掺杂在硅纳米晶粒中的杂质原子将受到硅纳米晶粒的空间局域化限制和介电限制。不仅能够准确定义杂质原子在器件中的位置，还能提升杂质晶体管的工作温度。
(2)本发明提出基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法，相对简单且与CMOS工艺兼容。
(3)本发明提出基于硅纳米晶粒束缚的杂质原子晶体管的制备方法中，制备梯形凹槽结构时所采用的各向异性湿法腐蚀的硅纳米线结构表面更为光滑，优化器件性能。
附图说明
图1为本发明提供的基于硅纳米晶粒束缚的杂质原子晶体管的三维结构示意图；
图2为本发明提供的基于硅纳米晶粒束缚的杂质原子晶体管中梯形凹槽腐蚀后光刻前的立体结构图；
图3为本发明提供的基于硅纳米晶粒束缚的杂质原子晶体管的硅纳米线的立体结构图；
图4为本发明提供的基于硅纳米晶粒束缚的杂质原子晶体管的制备方法流程图；
【附图标记说明】
10-SOI衬底；11-源区；12-漏区；13-硅纳米线结构；14-硅纳米晶粒；
15-栅极导电条；16-源电极；17-漏电极；18-栅电极
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提供了一种基于硅纳米晶粒束缚的杂质原子晶体管，该杂质原子晶体管结构如图1所示，其至少包括：
一源区11、一漏区12，对称分布于一SOI衬底10之上；
一硅纳米线结构13，位于SOI衬底10之上，连接源区11与漏区12；以及
一含杂质原子的硅纳米晶粒14，镶嵌于硅纳米线结构13中间的梯形凹槽中。
此外，该杂质原子晶体管还包括：
绝缘介质薄膜层，制备于源区11、漏区12、硅纳米线结构13及硅纳米晶粒14的表面，用于作为绝缘层和保护层；
一栅极导电条15，覆盖于硅纳米线结构13之上的绝缘介质薄膜层之上；以及
电极结构，包括：
源电极16，位于源区11上；
漏电极17，位于漏区12上；以及
栅电极18，位于栅极导电条15上。
其中，SOI衬底10从下至上包括：衬底硅、埋氧层和顶层硅；源区11、漏区12、硅纳米线结构13以及硅纳米晶粒14的掺杂类型为N型或P型；掺杂浓度为1×1018cm-3至1×1019cm-3之间；绝缘介质薄膜层采用的材料为SiO2、HfO2、ZrO2、Ta2O5、Si3N4、(Ba，Sr)TiO3、Pb(ZrxTi1-x)O3，或氮氧化物，其中0≤x≤1；栅极导电条15的覆盖区域包括：平行于硅纳米线结构13方向上，完全覆盖于硅纳米晶粒14，但不完覆盖硅纳米线结构13；并在垂直于硅纳米线结构13方向上延展；栅极导电条15采用的材料为多晶硅、多晶硅/锗、金属、金属化合物或其组合；源电极16和漏电极17采用的材料为退火处理后的Ni/Al合金；栅电极18采用的材料为多晶硅或金属Ti/Al。
基于图1所示的该基于硅纳米晶粒束缚的杂质原子晶体管，本发明还提供了一种制备图1所示的基于硅纳米晶粒束缚的杂质原子晶体管的制备方法，该制备方法至少包括：形成一梯形凹槽结构112于SOI衬底10之上；淀积多晶硅于梯形凹槽结构112中；对淀积多晶硅后的SOI衬底10进行离子注入；在SOI衬底10的顶层硅上，制备得到源区11、漏区12、硅纳米线结构13和硅纳米晶粒14。
其中，形成一梯形凹槽结构包括：淀积一SiO2掩膜层111于SOI衬底10之上；在SiO2层111中间部分刻蚀得到一矩形凹槽，形成硬掩膜图形；通过各向异性湿法腐蚀矩形凹槽，腐蚀顶层硅至埋氧层，得到由硅[111]晶面围成的一梯形凹槽结构112。
其中，源区11、漏区12、硅纳米线结构13和硅纳米晶体14是通过纳米光刻和干法刻蚀制备得到的；
此外，该制备方法还包括：
在源区11、漏区12以及硅纳米线结构13的表面和侧壁上生长绝缘介质薄膜层；在硅纳米线结构13表面的绝缘介质薄膜层上，形成一栅极导电条15；在源区11、漏区12和栅极导电条15上分别制备电极结构，完成杂质原子晶体管的制备。
其中，绝缘介质薄膜层是通过热氧化或者气相沉积方法制备得到；栅极导电条15是通过低压化学气相沉积、光刻和刻蚀的方法制备得到；
其中，电极结构的制备方法包括：
通过紫外光刻或电子束曝光加上ICP刻蚀定义电极窗口；
通过电子束蒸发沉积金属后再剥离退火的方法，分别制备源电极16、漏电极17和栅电极18。
实施例：在本发明实施例中，提供一种基于硅纳米晶粒束缚的杂质原子晶体管，图1为本发明提供的基于硅纳米晶粒束缚的杂质原子晶体管的三维结构示意图；图2为本发明提供的基于硅纳米晶粒束缚的杂质原子晶体管中梯形凹槽腐蚀后光刻前的立体结构图；图3为本发明提供的基于硅纳米晶粒束缚的杂质原子晶体管的硅纳米线的立体结构图；结合图1至图3，基于硅纳米晶粒束缚的杂质原子晶体管，包括：
源区11，该源区是通过刻蚀SOI衬底10的顶层硅得到，位于SOI衬底10上面的一侧；
漏区12，该漏区是通过刻蚀SOI衬底10的顶层硅得到，位于SOI衬底10上面的另一侧；
硅纳米线结构13，该硅纳米线直径为10nm～20nm，位于SOI衬底10上，整条硅纳米线结构将源区11和漏区12相连接；
包含杂质原子的硅纳米晶粒14，该硅纳米晶粒包含于硅纳米线结构13中，其镶嵌在硅纳米线结构13中间刻蚀出的梯形凹槽中112；
绝缘介质薄膜层，该绝缘介质薄膜层制作于硅纳米晶粒14表面、硅纳米线结构13表面，以及源区11和漏区12的表面；
栅极导电条15，该栅极导电条包裹在硅纳米线结构13的上面以及两侧，将硅纳米线结构13中含有硅纳米晶粒14的区域全部覆盖，同时覆盖整条硅纳米线结构13的中间一部分并且与其垂直；
电极结构，包括：
源电极16，该源电极制作于源区11上；
漏电极17，该漏电极制作于漏区12上；
栅电极18，该栅电极制作于栅极导电条15上。
其中，SOI衬底10从下至上包括：衬底硅、埋氧层和顶层硅；硅纳米晶粒14是在硅纳米线结构13中间刻蚀出的梯形凹槽112中淀积多晶硅得到；源区11与硅纳米线结构13的一端相连，漏区12与硅纳米线结构13的另一端相连；硅纳米晶粒14在梯形凹槽112中，且位于硅纳米线结构13的两端之间。
其中，源区11、漏区12、硅纳米晶粒14以及硅纳米线结构13的掺杂类型包括：N型或P型；掺杂浓度为1×1018～1×1019cm-3；掺杂类型可相同也可不同；绝缘介质薄膜层的材料包括：SiO2、HfO2、ZrO2、Ta2O5、Si3N4、(Ba，Sr)TiO3、Pb(ZrxTi1-x)O3，或氮氧化物，其中0≤x≤1；绝缘介质薄膜层厚度大约20nm；
栅极导电条15完全覆盖梯形凹槽112中的硅纳米晶粒14，覆盖硅纳米线结构13的中间部分；栅极导电条15的材料包括：多晶硅、多晶硅/锗、金属、金属化合物或其组合。
电极结构：源电极16和漏电极17采用的材料为退火的Ni/Al合金；栅电极18采用的材料为多晶硅或金属Ti/Al。
基于图1所示的基于硅纳米晶粒束缚的杂质原子晶体管，本发明还提供了一种制备图1所示的基于硅纳米晶粒束缚的杂质原子晶体管的方法，该方法的步骤如图1至图4所示，包括：
步骤1：选取(100)型SOI基片作为衬底，该SOI衬底从下至上包括：硅衬底、埋氧层和顶层硅；
步骤2：淀积厚度为10nm～50nm的一SiO2掩膜层111于SOI衬底上；
步骤3：运用电子束曝光和SiO2干法刻蚀，在SOI衬底上淀积的SiO2掩膜层111的中间区域刻蚀出一个矩形凹槽，形成硬掩膜图形；
步骤4：运用各向异性湿法腐蚀，将SOI衬底上的顶层硅腐蚀至SOI衬底的埋氧层，获得梯形凹槽结构112，梯形凹槽结构112由[111]晶面围成；
步骤5：在步骤4中形成的梯形凹槽结构112中淀积多晶硅，多晶硅与SOI衬底10上的顶层硅侧面相接触，确保多晶硅和SOI衬底顶层硅良好接触。
步骤6：步骤5中淀积过多晶硅的SOI衬底进行离子注入后，去除之前淀积的SiO2掩膜层111；通过离子注入进行N型或P型掺杂，快速热退火处理。其中掺杂浓度为1×1018cm-3～1×1019cm-3，退火温度为500℃～1000℃，退火时间为10s～20s；运用HF溶液去除淀积的SiO2掩膜层111；
步骤7：在SOI衬底的顶层硅上纳米光刻和刻蚀制备源区11、漏区12和含有硅纳米晶粒14的硅纳米线结构13；运用纳米光刻和干法刻蚀，在淀积多晶硅的SOI衬底上制作出源区11、漏区12和含有硅纳米晶体14的硅纳米线结构13，其中，硅纳米线结构直径大约为10nm～20nm，且硅纳米线结构13与步骤3中刻蚀出的矩形凹槽方向垂直；
步骤8：在源区11、漏区12以及硅纳米线结构13的表面和侧壁上生长绝缘介质薄膜层；绝缘介质薄膜层的材料包括：SiO2、HfO2、ZrO2、Ta2O5、Si3N4、(Ba，Sr)TiO3、Pb(ZrxTi1-x)O3，或氮氧化物，其中0≤x≤1；所述绝缘介质薄膜层厚度大约20nm；
步骤9：在硅纳米线结构13中间部分的上面以及两侧覆盖栅极导电条15，将硅纳米线结构13中含有硅纳米晶粒14的区域覆盖，其延展方向垂直于硅纳米线结构13；运用低压化学气相沉积(LPCVD)、光刻和刻蚀在硅纳米线结构13上制备栅极导电条15；
步骤10：在源区11、漏区12和栅极导电条15上分别制备源电极16、漏电极17和栅电极18，完成基于硅纳米晶粒束缚的杂质原子晶体管的制备。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (14)
1.一种基于硅纳米晶粒束缚的杂质原子晶体管，至少包括：
一源区(11)、一漏区(12)，对称分布于一SOI衬底(10)之上；
一硅纳米线结构(13)，位于SOI衬底(10)之上，连接源区(11)与漏区(12)；以及
一含杂质原子的硅纳米晶粒(14)，镶嵌于硅纳米线结构(13)中间的梯形凹槽中；
一栅极导电条(15)，覆盖于所述硅纳米线结构(13)之上的绝缘介质薄膜层之上；
所述栅极导电条(15)的覆盖区域包括：平行于硅纳米线结构(13)方向上，完全覆盖于硅纳米晶粒(14)，但不完全覆盖硅纳米线结构(13)；并在垂直于硅纳米线结构(13)方向上延展。
2.根据权利要求1所述的杂质原子晶体管，该杂质原子晶体管还包括：
绝缘介质薄膜层，制备于所述源区(11)、漏区(12)、硅纳米线结构(13)及硅纳米晶粒(14)的表面，用于作为绝缘层和保护层；以及
电极结构，包括：
源电极(16)，位于所述源区(11)上；
漏电极(17)，位于所述漏区(12)上；以及
栅电极(18)，位于所述栅极导电条(15)上。
3.根据权利要求1所述的杂质原子晶体管，其特征在于，所述SOI衬底(10)从下至上包括：衬底硅、埋氧层和顶层硅。
4.根据权利要求1所述的杂质原子晶体管，其特征在于，所述源区(11)、漏区(12)、硅纳米线结构(13)以及硅纳米晶粒(14)的掺杂类型为N型或P型；掺杂浓度为1×1018cm-3至1×1019cm-3之间。
5.根据权利要求2所述的杂质原子晶体管，其特征在于，所述绝缘介质薄膜层采用的材料为SiO2、HfO2、ZrO2、Ta2O5、Si3N4、(Ba，Sr)TiO3、Pb(ZrxTi1-x)O3，或氮氧化物，其中0≤x≤1。
6.根据权利要求1所述的杂质原子晶体管，其特征在于，所述栅极导电条(15)采用的材料为多晶硅、多晶硅/锗、金属、金属化合物或其组合。
7.根据权利要求2所述的杂质原子晶体管，其特征在于，所述源电极(16)和漏电极(17)采用的材料为退火处理后的Ni/Al合金；所述栅电极(18)采用的材料为多晶硅或金属Ti/Al。
8.一种制备权利要求1至7任一项所述的基于硅纳米晶粒束缚的杂质原子晶体管的方法，至少包括：
形成一梯形凹槽结构(112)于SOI衬底(10)之上；
淀积多晶硅于梯形凹槽结构(112)中；
对淀积多晶硅后的SOI衬底(10)进行离子注入；以及
在SOI衬底(10)的顶层硅上，制备得到源区(11)、漏区(12)、硅纳米线结构(13)和硅纳米晶粒(14)。
9.根据权利要求8所述的制备方法，其特征在于，所述形成一梯形凹槽结构包括：
淀积一SiO2掩膜层(111)于SOI衬底(10)之上；
在SiO2掩膜 层(111)中间部分刻蚀得到一矩形凹槽，形成硬掩膜图形；以及
通过各向异性湿法腐蚀所述矩形凹槽，腐蚀顶层硅至埋氧层，得到由硅[111]晶面围成的一梯形凹槽结构(112)。
10.根据权利要求8所述的制备方法，其特征在于，所述源区(11)、漏区(12)、硅纳米线结构(13)和硅纳米晶体(14)是通过纳米光刻和干法刻蚀制备得到的。
11.根据权利要求8所述的制备方法，该制备方法还包括：
在源区(11)、漏区(12)以及硅纳米线结构(13)的表面和侧壁上生长绝缘介质薄膜层；
在硅纳米线结构(13)表面的绝缘介质薄膜层上，形成一栅极导电条(15)；以及
在源区(11)、漏区(12)和栅极导电条(15)上分别制备电极结构，完成杂质原子晶体管的制备。
12.根据权利要求11所述的制备方法，其特征在于，所述绝缘介质薄膜层是通过热氧化或者气相沉积方法制备得到。
13.根据权利要求11所述的制备方法，其特征在于，所述栅极导电条(15)是通过低压化学气相沉积、光刻和刻蚀的方法制备得到。
14.据权利要求11所述的制备方法，其特征在于，所述电极结构的制备方法包括：
通过紫外光刻或电子束曝光加上ICP刻蚀定义电极窗口；
通过电子束蒸发沉积金属后再剥离退火的方法，分别制备源电极(16)、漏电极(17)和栅电极(18)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910370982.6A CN110148622B (zh) | 2019-05-06 | 2019-05-06 | 基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910370982.6A CN110148622B (zh) | 2019-05-06 | 2019-05-06 | 基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110148622A CN110148622A (zh) | 2019-08-20 |
| CN110148622B true CN110148622B (zh) | 2020-12-15 |
Family
ID=67594672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910370982.6A Expired - Fee Related CN110148622B (zh) | 2019-05-06 | 2019-05-06 | 基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110148622B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1159769C (zh) * | 2000-11-09 | 2004-07-28 | 中国科学院物理研究所 | 一种单电子晶体管及其制备方法 |
| US20050156157A1 (en) * | 2003-07-21 | 2005-07-21 | Parsons Gregory N. | Hierarchical assembly of interconnects for molecular electronics |
| CN100409454C (zh) * | 2005-10-20 | 2008-08-06 | 中国科学院半导体研究所 | 通过注氧进行量子限制的硅基单电子晶体管 |
| CN101783364B (zh) * | 2009-01-21 | 2011-12-07 | 中国科学院微电子研究所 | 一种纳米电子器件的制作方法 |
| CN104867834A (zh) * | 2015-04-22 | 2015-08-26 | 中国科学院半导体研究所 | 基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法 |
-
2019
- 2019-05-06 CN CN201910370982.6A patent/CN110148622B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN110148622A (zh) | 2019-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897098B2 (en) | Method of fabricating an ultra-narrow channel semiconductor device | |
| US8659006B1 (en) | Techniques for metal gate work function engineering to enable multiple threshold voltage nanowire FET devices | |
| US9312268B2 (en) | Integrated circuits with FinFET nonvolatile memory | |
| US8344358B2 (en) | Graphene transistor with a self-aligned gate | |
| KR100829605B1 (ko) | 소노스 타입의 비휘발성 메모리 장치의 제조 방법 | |
| US20110018053A1 (en) | Memory cell and methods of manufacturing thereof | |
| US7101761B2 (en) | Method of fabricating semiconductor devices with replacement, coaxial gate structure | |
| KR20020069195A (ko) | 실리콘 나노구조, 실리콘 양자세선 어레이 및 그에 기초한소자 형성방법 | |
| CN104350603B (zh) | 非易失性电荷俘获存储器件和逻辑cmos器件的集成 | |
| KR100499151B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20100163843A1 (en) | Room temperature-operating single-electron device and the fabrication method thereof | |
| US10153349B2 (en) | Methods and structures for a split gate memory cell structure | |
| US6010934A (en) | Method of making nanometer Si islands for single electron transistors | |
| CN108369960A (zh) | 隧穿场效应晶体管及其制造方法 | |
| CN113644110A (zh) | 晶体管及其制备方法 | |
| TW550797B (en) | Single electron transistor structure with self-aligned polysilicon spacer gate and its manufacturing method | |
| CN112951916B (zh) | 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法 | |
| CN110148622B (zh) | 基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法 | |
| EP2465137B1 (en) | Method for manufacturing a single crystal nano-wire. | |
| CN111312819B (zh) | 一种堆叠纳米线或片环栅器件及其制备方法 | |
| KR20070119944A (ko) | 실리콘 나노 결정 형성 방법 및 이 방법이 적용된 메모리소자의 제조 방법 | |
| CN113594006A (zh) | 真空沟道晶体管及其制作方法 | |
| CN103633032B (zh) | 半导体器件的形成方法、晶体管的形成方法 | |
| CN111386610B (zh) | 具有双量子点的电子组件的制造方法 | |
| CN103811324B (zh) | 鳍式场效应管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201215 Termination date: 20210506 |