KR20020069195A - 실리콘 나노구조, 실리콘 양자세선 어레이 및 그에 기초한소자 형성방법 - Google Patents

실리콘 나노구조, 실리콘 양자세선 어레이 및 그에 기초한소자 형성방법 Download PDF

Info

Publication number
KR20020069195A
KR20020069195A KR1020027006725A KR20027006725A KR20020069195A KR 20020069195 A KR20020069195 A KR 20020069195A KR 1020027006725 A KR1020027006725 A KR 1020027006725A KR 20027006725 A KR20027006725 A KR 20027006725A KR 20020069195 A KR20020069195 A KR 20020069195A
Authority
KR
South Korea
Prior art keywords
silicon
ion
sputtering
quantum wire
depth
Prior art date
Application number
KR1020027006725A
Other languages
English (en)
Inventor
스미르노브발레리케이.
키발로프드미트리에스.
Original Assignee
셉터 일렉트로닉스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 셉터 일렉트로닉스 리미티드 filed Critical 셉터 일렉트로닉스 리미티드
Publication of KR20020069195A publication Critical patent/KR20020069195A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

실리콘 양자세선 어레이와 같은 실리콘 나노구조를 제어가능하게 형성하는 공정이다. 주기적인 물결형 양각(wave-like relief)을 형성하기 위하여, 실리콘 표면이 초고진공에서 질소 분자 이온의 균일한 유동으로 스퍼터된다. 여기서, 상기 양각의 골(trough)은 SOI 물질의 실리콘-절연체 경계와 동일 위치이다. 이온 에너지, 상기 물질 표면에 대한 이온 입사 각도, 실리콘층의 온도, 물결형 양각의 형성 깊이, 상기 물결형 양각의 높이와 실리콘으로의 이온 침투 범위는 모두 9nm 내지 120nm 범위에서 선택된 물결형 양각의 파장을 기초로 하여 결정된다. 펜던트 에지를 가진 실리콘 나이트라이드 마스크가 어레이가 형성될 실리콘 표면의 영역을 한정하기 위하여 사용된다. 스퍼터링하기 전에, 마스크 윈도우 안의 실리콘 표면으로부터 불순물이 제거된다. 실리콘 양자세선 어레이를 형성하기 위하여 SOI 실리콘층의 두께는 상기 형성 깊이, 상기 높이와 상기 이온 침투 범위의 합보다 큰 것으로 선택되고, 실리콘 세선의 제조는 SOI 절연체로부터의 이차 이온 방출 신호의 한계값에 의해 제어된다. 나노구조는 FET와 같은 광전자 및 나노전자 소자에 이용될 수 있다.

Description

실리콘 나노구조, 실리콘 양자세선 어레이 및 그에 기초한 소자 형성방법 {Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon}
실리콘 산화물에 매립되고 10×15 nm2의 단면적을 가진 실리콘 양자세선을 형성하는 공지의 방법은 실리콘으로의 저-에너지 산소 이온 주입, 전자빔 리소그래피 및 습식 화학 식각, 뒤를 잇는 비활성 분위기에서의 고온 어닐링을 사용한다. 이것은 V-그루브의 바닥 중심에서 실리콘 산화물에 매립된 실리콘 양자세선 형성으로 귀착된다(Y. Ishikawa, N. Shibata, F. Fukatsu "Fabrication of [110]-aligned Si quantum wires embedded in SiO2by low-energy oxygen implantation" Nuclear Instruments and Methods in Physics Research B, 1999, v. 147, pp. 304-309, Elsevier Science Ltd.)[참조문헌 1].
이 공지된 방법에는 몇 가지 단점이 있다. 실리콘 표면에 V-그루브를 형성할 때에 전자빔 리소그래피와 습식 화학 식각을 사용하는 것은 구조의 요소 밀도를 제한하고 세선 수율을 감소시킨다. 공정의 인-시튜(in-situ) 제어가 없어서 세선 수율이 더 감소된다. 작은 세선 밀도는, 세선들이 이웃하는 세선들 내에서의 하전된 입자들의 상호작용이 중요한 타입의 나노전자 소자에 있어서 유용해지는 것을 막는다.
본 발명자들이 공동 저자인 이전에 발표된 연구는, 실리콘, 그리고 특히 SOI 상의 물결-정렬-구조(wave-ordered-structure : 이하 "WOS")의 형성 방법을 개시한다. 이 방법은 주기적인 물결형 나노급 양각(WOS)을 형성하도록, 초고진공에서 SOI 실리콘층을 래스터(raster) 패턴으로 스캔되는 질소 분자 이온 프로브로 스퍼터링하는 단계를 포함한다. 나노급 양각의 "파면(wave front)"은 이온 입사 방향에 있다. 이 방법은 SOI 절연체로부터의 이차 이온 방출 신호를 검출하는 단계와 이 신호가 소정의 값에 도달하면 스퍼터링을 종료하는 단계를 포함한다. 이 참조문헌은 또한 WOS 형성에서 이온 에너지(E), 표면 법선에 대한 이온 입사각도(θ), 및 SOI시료의 온도(T)에 대한 의존성을 개시한다. 이 연구는 또한 양각 형성 공정의 특성, 다시 말해 WOS의 강력한 성장 개시에 해당하는 스퍼터링 깊이 Dm을 확인하고, Dm의 E, θ, T 및 WOS 파장(λ) 의존성을 논의한다. 이 연구는 나아가 SOI 실리콘 두께(DB)는 원하는 파장을 가진 안정한 WOS가 형성되는 스퍼터링 깊이(이 깊이는 이하에서 DF라고 언급되는 양각 형성 깊이와 동일함)보다 작아서는 안된다고 지적한다(V.K. Smirnov, D.S. Kibalov, S.A. Krivelevich, P.A. Lepshin, E.V. Potapov, R.A. Yankov, W. Skorupa, V.V. Makarov, A.B. Danilin "Wave-ordered structures formed on SOI wafers by reactive ion beams" - Nuclear instruments and Methods in Physics Research B, 1999, v. 147, pp. 310-315, Elsevier Science Ltd.)[참조문헌 2].
본 발명자들 중 한 명이 개입한 다른 연구는 참조문헌 2에 개시된 타입의 물질을 비활성 분위기와 1000℃의 온도에서 1시간 동안 어닐링하는 공정과 이에 따른 SOI 물질의 실리콘-절연체 계면에서의 WOS 내부 구조를 개시한다(V.K. Smirnov, A.B. Danilin; "Nanoscale wave-ordered structures on SOI" Proceedings of the NATO Advanced Research Workshop "Perspective, science and technologies for novel silicon on insulator devices"/Ed by P.I.F. Hemment, 1999, Elsevier Science Ltd.)[참조문헌 3].
본 발명자들 중 한 명이 개입한 다른 연구는 실리콘 나이트라이드(Si3N4)막두께(DN)의 이온 에너지(E), 표면에 대한 이온 입사 각도, 및 고온 어닐링(900-1100℃ 1시간 동안)에 대한 의존성을 개시한다. 이 어닐링은 DN에 영향을 미치지 않지만 Si/Si3N4계면의 선명함을 극대화한다. 거기에 보여진 대로, DN은 실리콘으로의 이온 침투 범위(R)와 동일한데, 이것은 WOS 형성에 사용된 에너지 범위와 동일한 범위의 E에 대해 선형함수인 것으로 나타내어진다. 이 참조문헌에 개시된 데이터에 기초하여, E에 대한 R의 의존성은 다음과 같이 나타낼 수 있다(V.I. Bachurin, A.B. Churilov, E.V. Potapov, V.K. Smirnov, V.V. Makarov, 그리고 A.B. Danilin; "Formation of Thin Silicon Nitride Layers on Si by Low Energy N2 +Ion Bombardment" - Nuclear instruments and Methods in Physics Research B, 1999, v. 147, pp. 316-319)[참조문헌 4].
R(nm)=1.5E(keV) + 4
위에서 언급한 참조문헌 2, 3, 및 4는 조합하여 실리콘 양자세선 어레이 형성을 위한 기초적 방법을 제시한다. 나노전자 및 광전자 소자에서, 분리된 세선들을 사용할 때보다 실리콘 양자세선 어레이를 사용할 때의 주요 장점은, 우선 소자 수율 증가와 전류 특성의 신호 대 잡음 비율 향상에 있고, 또한 이웃하는 양자세선들 내에서의 하전된 입자들간의 상호작용으로 인해 어레이계 소자에서의 새로운 능력 가능성을 제공함에 있다.
참조문헌 2, 3, 및 4에 개시된 기초적 방법과 관련하여 다수의 단점이 있다. 참조문헌 2는 스퍼터링 깊이가 Dm에서 DF로 증가함에 따라 WOS 파장(λ)이 변화할 것인가 하는 의문, 또는 Dm과 DF사이에 어떤 내부관계가 있는가 하는 의문을 해결하지 못한다. 본 발명은 공정의 특성이 참조문헌 2에서 논의한 깊이 Dm보다는 깊이 DF에서 발달된 최종의 WOS 구조에 관계되어야 한다는 것을 인식한다. 게다가, 참조문헌 2는 (E, θ) 평면에서 WOS 형성이 일어나는 영역에 제한이 있는가 하는 의문을 해결하지 못한다.
참조문헌 2, 3, 및 4에 개시된 연구의 이러한 한계는 SOI 실리콘층의 필요한 두께가 이들 참조문헌에 논의된 다양한 변수들 사이의 관계로부터 일반적으로 예측될 수 없다는 것을 의미한다. 게다가, 스퍼터링 공정을 제어하기 위해 필수적인 변수(이온 에너지(E), 이온 입사 각도(θ), 및 SOI 온도(T))를 예측할 수 없다. 뿐만 아니라, SOI 안에 형성된 WOS에서 이웃하는 실리콘 세선들의 격리를 위하여, WOS 양각의 골(trough)을 SOI 실리콘층과 SOI 절연층의 경계에 확실하게 정확히 합치시키는 것이 중요하다. 참조문헌 2는 이차 이온 방출 신호가 스퍼터링 공정을 종료하는 기초로 이용될 수 있다고는 하나, 실리콘 세선들의 격리에 부합하는 신호값을 미리 결정하는 어떠한 방법도 제시하지 않고 있다.
이것은, 이전에 발표된 연구가 격리된 실리콘 세선들의 어레이를 형성하기 위해 WOS의 골이 SOI 실리콘-절연체 경계에 합치하도록 WOS를 신뢰성있게 형성하는 일반적인 방법을 제시하지 않고 있다는 것이다.
게다가, 실리콘계 나노전자 및 광전자 기술과 결합하여 이러한 공정을 적용하고자 하는 실제의 목적을 위해서는, 유용한 구조, 예를 들면 어레이로 연결된 두 개의 격리된 실리콘 패드들 형태를 얻기 위하여 표면의 특정한 미세영역에 나노구조 어레이를 확실하게 형성하는 것이 필요하다. 그러나, 이전에 발표된 연구는 리소그래피와 같은 기술이 이러한 목적을 위하여 사용될 수 있는지 또는, 만약 사용될 수 있다면 어떠한 마스킹층이, 혹시라도 있으면, 사용되어야 하는지에 관한 문제를 해결하지 못한다.
본 발명자들은 WOS 형성 공정이 SOI 표면 상의 불순물, 특히 WOS 양각의 평탄도를 떨어뜨리는 실리콘 산화물의 존재에 매우 민감하다는 것 또한 결론지었다. 잘 알려진 바와 같이, 자연 실리콘 산화물의 박막은 공기에 노출된 실리콘 표면에 항상 존재한다.
앞에서 언급한 모든 단점들은 실제적인 목적을 위한 WOS 형성 공정의 제어가능성에 하나 또는 다른 방식으로 관계되어 있다.
나노전자 소자는 20nm 직경의 실리콘 채널(이른바 "양자점")에 의해 연결된 실리콘 패드들, 패드들과 채널의 표면을 덮고 있는 40nm 두께의 절연체층, 절연체층의 표면에 위치한 전극을 포함하는 것으로 알려져 있다. 실리콘 콘택패드들과 채널은 SOI 물질의 실리콘층에 형성된다(E. Leobandung, L. Guo, Y. Wang, S. Chou "Observation of quantum effects and Coulomb blockade in silicon quantum-dot transistors at temperature over 100K" Applied Physics Letters, v. 67, No 7, 1995, pp. 938-940, American Institute of Physics, 1995)[참조문헌 5].
이 공지된 소자의 단점은 채널 어레이의 부재와, 소자의 작은 디멘젼이 마이크로-리소그래피 기술의 한계에 가까워지기 때문에 낮은 소자 수율에 있다. 다시 말해, 동작 결과의 재현성이 낮다.
다른 소자로서, 86×100 nm2의 장방형 단면을 가진 7개의 실리콘 선형 채널로 연결된 실리콘 패드들을 포함하는 양자세선계 FET도 있다. 실리콘 채널들은 30nm 두께의 실리콘 산화막으로 덮여있다. 전극 게이트는 이러한 채널 그룹 위에 위치한다. 이 소자는 SOI 물질을 이용하여 만들어진다(J.P. Colinge, X. Baie, V. Bayot, E. Grivei "A silicon-On-Insulator Quantum Wire" - Solid-State Electronics, vol. 39, No 1, 1996, pp. 49-51, Elsevier Science Ltd., 1996)[참조문헌 6].
이 공지된 소자의 단점은 소자를 제조하는 데에 이용된 공지된 리소그래피의 한계때문에 채널 크기와 동일한 거리에 실리콘 채널을 형성하는 것이 불가능함에 있다.
위에서 언급한 다양한 참조문헌들은 특정의 실험적 케이스에서 어떻게 실리콘 양자세선 어레이를 제조하는 것이 가능한가를 보여준다. 그러나, 그 어떤 것도 양자세선이 소정의 디멘젼을 갖게 만들어지도록 특정한 실험적 공정을 어떻게 일반화할 것인지의 문제와, 효과적인 공정 제어를 어떻게 수행할 것인지의 문제에 대해서는 해결하지 못하고 있다. 게다가, 실리콘 양자세선 어레이를 유용한 소자로, 예를 들면 FET 안의 채널 어레이를 형성하기 위해, 집적할 필요가 있다.
본 발명은 준-일차원 고체-상태 실리콘 나노구조 형성방법에 관한 것이다. 이러한 나노구조는 나노급 전자 및 광전자 제조 기술, 특히 그러나 비제한적으로 실리콘 양자세선 어레이 제조 기술의 기초를 형성할 수 있고, 실리콘계 광전자 및 나노전자 소자를 제조하기 위하여 사용될 수 있다.
보다 상세하게, 본 발명은 이온 조사에 의한 실리콘 양자세선 형성과, 보다 구체적으로, 나노급 실리콘 "양자세선"의 어레이를 제공하는 물결형 양각(wave-like relief)을 형성하기 위하여 실리콘-온-절연체(silicon-on-insulator : 이하 "SOI") 물질의 고순도 표면을 질소 분자 이온의 균일한 유동으로 스퍼터링하는 공정에 관한 것이다. 양자세선 어레이는 어레이 전도를 통하여 광전자 소자 또는 나노전자 소자에서 광원으로서, 예를 들면 전계 효과 트랜지스터(FET)의 채널로서 사용될 수 있다.
본 발명의 실시예들은 첨부된 다음의 도면들을 참조하여 예시적인 목적으로만 설명된다.
도 1a는 본 발명에 따라 사용하기 위해 실리콘 나이트라이드 마스크를 포함하는 초기 SOI 구조의 개략적인 사시도이다.
도 1b는 도 1a의 초기 구조에 본 발명에 따른 방법을 적용한 후의 최종적인 SOI 구조의 개략적인 사시도이다.
도 1c는 이차 이온 방출 신호가 본 발명에 따른 방법을 제어하는 데에 이용되는 방식을 설명하기 위한 그래프이다.
도 1d는 도 1b의 스퍼터된 구조 부분(A)을 확대하여 도시한 단면도이다.
도 1e는 이온 입사 각도, 이온 에너지와 본 발명에 따라 제조된 WOS의 파장간의 관계를 보이는 그래프이다.
도 1f는 본 발명에 따라 제조된 WOS의 파장이 SOI 물질의 온도에 따라 변화하는 방식을 서로 다른 이온 에너지에 대하여 나타낸 그래프이다.
도 2a 내지 도 2d는 본 발명에 따라 FET 소자를 제조하는 것을 보이는 SOI 구조의 개략적인 평면도들이다.
도 3은 본 발명에 따라 형성된 실리콘 나노구조 어레이 형태 채널을 가진 FET 구조의 개략적인 사시도이다.
본 발명의 일 견지에 따르면, 주기적인 물결형 양각을 형성하기 위하여, 초고진공에서 질소 분자 이온의 균일한 유동으로 실리콘 표면을 스퍼터링하는 단계를 포함하고, 상기 양각의 파면은 이온 입사면의 방향이며, 스퍼터링하기 전에, 9nm 내지 120nm의 범위에서 주기적인 물결형 양각의 원하는 파장을 선택하는 단계; 이온 에너지, 상기 물질의 표면에 대한 이온 입사 각도, 상기 실리콘층의 온도, 상기 물결형 양각의 형성 깊이, 상기 물결형 양각의 높이와 실리콘으로의 이온 침투 범위를, 모두 상기 선택된 파장을 기초로 하여 결정하는 단계를 더 포함하는 실리콘 나노구조 형성방법이 제시된다.
바람직하게, 상기 이온 에너지, 상기 이온 입사 각도, 상기 실리콘의 상기 온도, 상기 물결형 양각의 상기 형성 깊이와 상기 높이는 상기 이온 에너지, 상기 이온 입사 각도, 상기 실리콘의 상기 온도, 상기 물결형 양각의 상기 형성 깊이와 상기 높이를 상기 주기적인 물결형 양각의 파장에 관련시키는 미리 얻어진 실험적 데이터를 기초로 하여 결정되고, 여기서 상기 이온 침투 범위는 상기 이온 에너지로부터 결정된다.
바람직하게, 상기 방법은 스퍼터링하기 전에, 스퍼터 영역 위로 상기 실리콘 표면 상에 펜던트 에지(pendant edge)를 가진 윈도우를 포함하는 실리콘 나이트라이드 마스크를 위치시키는 단계, 및 상기 윈도우를 통해 상기 실리콘 표면을 스퍼터링하는 단계를 더 포함한다.
바람직하게, 상기 방법은 스퍼터링하기 전에, 상기 물결형 양각이 형성될 상기 실리콘층의 표면에서 어떠한 불순물이라도 제거하는 단계를 더 포함한다.
바람직하게, 상기 방법은 스퍼터링한 다음에, 상기 양각을 가진 물질을 비활성 분위기에서 어닐링하는 단계를 더 포함한다. 바람직하게, 상기 물질은 적어도 1시간 동안 1000℃ - 1200℃의 온도에서 어닐링된다.
본 발명의 바람직한 실시예들에서, 상기 실리콘 나노구조는 실리콘 양자세선 어레이를 포함하고, 상기 실리콘은 실리콘-온-절연체 물질의 실리콘층을 포함하며, 상기 방법은 상기 실리콘층의 두께가 상기 물결형 양각의 형성 깊이, 상기 물결형 양각의 높이와 상기 이온 침투 범위의 합보다 큰 것으로 선택하는 단계를 더 포함한다.
바람직하게, 상기 방법은 스퍼터링하는 동안에, 상기 실리콘-온-절연체 물질의 절연체층으로부터 이차 이온 방출 신호를 검출하는 단계; 및 검출된 신호의 값이 소정의 한계값에 도달하면 스퍼터링을 종료하는 단계를 더 포함한다.
바람직하게, 상기 이차 이온 방출 신호의 상기 한계값은 신호가 신호 잡음 성분의 피크간(peak-to-peak) 높이와 같은 양만큼 평균 백그라운드 값을 초과하는 값이다.
본 발명의 다른 견지들에 따르면, 상기 실리콘 양자세선 어레이로 연결된 실리콘 패드들, 상기 양자세선 어레이 상에 위치한 절연체층, 및 상기 절연체 상에 위치한 전극을 포함하는 소자와 같이, 본 발명의 일 견지에 따른 방법에 따라 형성된 양자세선 어레이를 포함하는 광전자 및 전자 소자들이 제시된다.
상기 방법을 실현하는 장치는 초고진공 챔버, 시료 도입 부착물, 이온 에너지와 시료 표면에서의 이온 프로브 위치를 조절할 수 있는 이온 마이크로빔 칼럼,전자총, 위치, 틸팅 및 회전 기능을 갖춘 시료 홀더, 시료 온도를 변화시키고 조절하는 수단, 이차 전자 검출기, 및 이차 이온 질량 분석기로 구성된다. 적당한 장치는 종래기술 분야에서 멀티-테크닉 표면 분석 고성능 설비로 알려져 있다.
본 발명은 하나의 변수, 다시 말해 공정의 모든 관계된 변수들을 지배하는 원하는 어레이 주기(파장)에 기초한 공정 제어가능성에 의하여 종래기술의 단점을 극복한다.
이제 도면들을 참조하면, 도 1a는 본 발명에 따라 사용하기 위한 초기 SOI 구조의 예를 도시하는데, 실리콘 기판(5), 실리콘 산화물 절연층(4), 양자세선이 그 안에 형성될 실리콘층(3), 실리콘층(3) 상에 형성된 얇은 실리콘 산화막(2)과, 얇은 실리콘 산화막(2) 상에 형성된 실리콘 나이트라이드 마스킹층(1)을 포함한다. 도 1b는 본 발명에 따라 스퍼터링한 후의 구조를 도시하는데, 도 1a에서와 같은 실리콘 기판(5), 실리콘 산화물 절연층(4) 및 도 1a의 실리콘층(3)이 스퍼터링으로 변형되어 도 1a의 마스킹층(1)으로 마스크된 영역에 남겨진 실리콘층(6), 및 마스킹층(1)에 의해 노출된 영역에 스퍼터링 공정으로 형성된 실리콘 나노구조 어레이(7)를 포함한다. 화살표들은 스퍼터링 동안의 N2 +이온 유동의 방향을 가리킨다.
WOS를 형성하기 위한 기본적인 스퍼터링 공정은 참조문헌 2에 설명되어 있다. 거기에 설명되어 있는 대로, 집속된 이온빔이 SOI 물질의 표면을 가로질러 래스터-스캔된다.
도 1d는 본 발명에 따른 스퍼터링에 의해 형성된 실리콘 나노구조 어레이의단면 예를 도시하는데, 비정질 실리콘 나이트라이드 영역(8), 비정질 실리콘과 실리콘 나이트라이드의 혼합 영역(9), 실리콘 옥시나이트라이드 영역(10) 및 결정질 실리콘 영역(12)을 포함한다.
도 1에 도시된 것처럼, SOI 물질, WOS 구조 및 WOS 구조 형성 공정에 관한 다음의 변수들은 여기에 설명된다.
DB는 SOI 물질의 실리콘층(3)의 초기 두께이다.
DF는 양각 형성 깊이이다(즉, 안정한 WOS를 얻기 위하여 실리콘층(3)의 원래 표면으로부터 WOS 물결의 꼭대기까지 스퍼터링되어 제거되는 물질의 최소 깊이, "스퍼터링 깊이"는 원래 실리콘 표면으로부터 WOS의 최상부까지의 수직 거리임).
H는 안정화된 WOS 양각의 높이이다. 즉, 물결의 꼭대기와 최인접 물결 골까지의 수직적 거리(물결 진폭의 2배)이다.
R은 주어진 이온 에너지에 대한 실리콘으로의 이온 침투 범위이다.
본 발명은 필요한 실리콘 나노구조가 소정의 변수들을 갖고 신뢰성있게 형성되도록 하기 위해 스퍼터링 공정을 제어하는 것에 특히 관련되어 있다. 본 발명자들에 의한 WOS 형성 공정의 진척된 연구는 다음의 결론에 도달하게 하였다.
(a) WOS 파장(λ)은 스퍼터링 깊이 Dm에서의 WOS 형성 시작에서부터 스퍼터링 깊이 DF(양각 형성 깊이)에서 WOS 구조의 안정화가 될 때까지, 그리고 그 이후에 DF값의 몇 배에 달하는 깊이까지의 계속된 스퍼터링 하에서 일정하게 유지된다.
(b) 양각 높이는 깊이 Dm에서 깊이 DF까지 시간에 따라 선형적으로 증가하여 깊이 DF에서 H값에 도달하고, 그 이후에 계속된 스퍼터링 하에서 일정하게 유지된다. 이것은, WOS의 형태와 디멘젼이 DF를 지나서 계속된 스퍼터링 하에서 실질적으로 일정하게 유지되나, SOI 물질 상의 WOS 위치는 이온 입사 방향에 반대편으로 이동하는 것을 의미한다(도 1d의 점선(13)은 스퍼터링 깊이가 DF일 때의 WOS 위치를 가리킨다. 반면에 실선은 스퍼터링이 종료된 후 나중 시간에서의 구조를 가리킨다).
(c) DF는 다음 식에 의하여 Dm에 관련되어 있다.
DF= 1.5 Dm
(d) DF와 WOS 파장(λ)은 9nm 내지 120nm 범위의 λ에 대하여 다음 식과 같이 관련되어 있다.
(e) H는 λ에 비례하는데, 이 비례는 이온빔의 입사 각도(θ)에 따라 변화한다. 예를 들면,
이다.
(f) 실리콘 표면의 이온 스퍼터된 영역에서의 "진정한" 이차 전자 방출의 경향은 스퍼터링 깊이 Dm에서의 WOS 출현과 스퍼터링 깊이 DF에서의 안정화된 WOS 형성을 반영한다. 방출 증가 개시는 스퍼터링 깊이에 관계되어 있다.
λ가 이온 에너지(E), 이온빔의 입사 각도(θ)와 SOI 물질의 온도(T)(또는 보다 구체적으로는 SOI 실리콘층의 온도)에 의존하는 방식을 결정하기 위한 조사도 수행되었다. 도 1e는 상온에서 λ가 E와 θ에 따라 어떻게 변화하는지를 나타내는 데이터를 도시한다. 곡선(15)은 WOS 형성이 일어나는 영역의 한계를 정의한다. 곡선(15, 16, 120)은 물결형 양각이 수학식 2에 따른 λ와 DF간의 선형 관계에 보다 합치되는 구조를 갖게되는 WOS 영역 부분을 한정한다. 도 1f는 다양한 E와 θ값에 대하여 λ가 T에 따라 어떻게 변화하는지를 설명한다. 곡선(22)은 E = 9keV이고 θ= 45°에 해당한다. 곡선(24)은 E = 5keV이고 θ= 45°에 해당한다. 곡선(26)은 E = 9keV이고 θ= 55°에 해당한다.
이러한 데이터로부터, 상온에서 λ는 30nm에서 120nm까지 유용한 범위의 값 안에서 변화할 수 있음을 알 수 있다. 샘플의 온도를 상온에서부터 550K까지 변화시키면 큰 효과가 없다. 샘플을 550K에서 850K까지 가열하면 상온에서의 값보다 λ가 3.3배 감소된다.
본 발명자들은 주어진 WOS에 필요한 SOI 물질의 실리콘층(3)의 깊이(DB)가 다음 식으로 표현될 수 있음을 결정하였다.
DB= DF+ H인 깊이는 안정된 WOS를 형성하는 데에 충분함을 알 수 있다. 그러나, 본 발명자들은 스퍼터링 공정 및/또는 스퍼터된 결과물에 대한 후속의 고온 어닐링에 의해 상호 격리된 양자 실리콘 세선을 신뢰성있게 확실히 형성하기 위하여, 최소 깊이 DB를 계산하는 데에 이온 침투 범위 R을 고려하는 것이 중요함을 발견하였다.
본 발명자들의 연구는 또한 SOI 절연체로부터의 이온의 이차 방출은 WOS의 골이 SOI 물질의 실리콘-절연체 경계로부터 약 R의 거리에 도달할 때에 시작되는 것을 확인하였다(이 매립된 경계의 전 검출 효과는 스퍼터 깊이 프로파일링 분야에서 알려져 있다).
이러한 관찰들은 WOS 파장(λ)의 소정 값에 기초하여 원하는 실리콘 나노구조의 형성을 제어하는 기초를 제공한다.
도 1e에 설명된 데이터는 상온에서 30nm 내지 120nm 범위의 원하는 λ를 위한 E와 θ값이 결정되도록 한다. 30nm는 상온에서( E = 2KeV이고 θ= 58°을 가지고) 얻을 수 있는 최소의 λ이다. 더 작은 값의 λ는 도 1f에 도시한 것처럼 SOI 물질을 550K 이상으로 가열하여 얻을 수 있다.
따라서, 선택된 λ값에 대하여, 적절한 E, θ와 T 값이 결정될 수 있다. 이온 침투 범위와 형성 깊이(DF)는 수학식 1과 2와 실험적 데이터인 수학식 3으로부터 계산할 수 있고, 따라서 SOI 실리콘층의 요구되는 깊이(DF)는 수학식 4로부터 계산될 수 있다.
예를 들어, 30nm의 세선 주기( λ)를 가진 실리콘 양자세선 어레이를 제조하고자 하는 경우에, 도 1e로부터 λ= 30nm일 때에 E = 2KeV이고 θ= 58°임을 (외삽법으로) 결정할 수 있다. 이러한 값들로부터 R = 7nm이고, H = 6.6nm이고, DF= 27.6nm이고 따라서, DB= 41.2nm임을 결정할 수 있다.
다른 예에서, 9nm의 세선 주기( λ)를 가진 실리콘 양자세선 어레이를 제조하고자 하는 경우에, 850K에서 λ= 9nm는 상온에서 λ= 30nm에 해당되도록 λ를 3.3배 감소시키기 위하여 시료를 가열하여야 한다. 도 1e로부터 850K에서 λ= 9nm일 때에 E = 2KeV이고 θ= 58°임을 (외삽법으로 )결정할 수 있다. 이러한 값들로부터 R = 7nm이고, H = 1.98nm이고, DF= 0nm이고 따라서, DB= 8.98nm임을 결정할 수 있다.
다른 예에서, 120nm의 세선 주기(λ)를 가진 실리콘 양자세선 어레이를 제조하고자 하는 경우에, 도 1e로부터 λ= 120nm일 때에 E = 8KeV이고 θ= 45°임을 결정할 수 있다. 이러한 값들로부터 R = 16nm이고, H = 27.6nm이고, DF= 146nm이고 따라서, DB= 189.6nm임을 결정할 수 있다. 동일한 λ에 대하여 대안적인 변수를 얻을 수 있다. 즉, λ= 120nm일 때에 E = 5.5KeV이고 θ= 43°이다. 이러한 값들로부터 R = 12.25nm이고, H = 30nm이고, DF= 146nm이고 따라서, DB= 188.3nm임을 결정할 수 있다.
따라서, 9nm 내지 120nm 범위의 양자세선 어레이의 원하는 주기 λ에 기초하여, 공정을 제어하는 변수들이 위에 설명한 것처럼 결정될 수 있다.
다양한 종류의 SOI 물질이 공정을 위해 사용될 수 있다. 예를 들어, SIMOX(Separation by IMplanted Oxygen) 기술에 의해 얻어진 SOI가 실리콘층의 필요한 두께와 함께 사용될 수 있다. 스마트 컷(Smart Cut) 기술로 준비된 SOI 또는 석영이나 유리 웨이퍼 상의 실리콘 단결정막과 같은 다른 선택은 기술분야의 숙련자에게 자명할 것이다.
도 1은 SIMOX 기술로 만든 SOI를 사용한 예에 관한 것이다. 실리콘층(3)의 두께는 매우 균일해야 한다(적당한 SIMOX 웨이퍼는 Ibis, USA로부터 입수 가능하다).
일단 SOI 물질이 선택되면, 실리콘 나이트라이드 마스크층(1)이 도 1a에서와 같이 준비될 수 있다. 실리콘 나이트라이드 층(1)은 얇은 실리콘 산화막(2) 위에 증착된다. 리소그래피와 플라즈모케미컬 식각에 의해 실리콘 나이트라이드 층(1)에 마스크 윈도우가 형성된다. 실리콘 산화막(2)이 플라즈모케미컬 식각의 스톱층으로작용한다. 윈도우 영역 안의 얇은 실리콘 산화막(2)은 습식 화학 식각으로 제거되어, 마스크 윈도우의 주변에 펜던트 에지(pendant edge : 쑥 내민 모서리)를 형성한다. 마스크층은 마스크 윈도우 영역 밖의 실리콘층(3)의 표면 위에는 어떤 물결형 양각도 형성되지 않기에 충분한 두께를 갖는다. 마스크 윈도우 주변에 펜던트 에지를 형성하는 것은 마스크 윈도우 에지 주변에 편평한 실리콘 표면으로 둘러싸인 균일한 WOS를 얻는 데에 효과적이다.
실리콘층(6)은 스퍼터링 공정에 의해 형성되는 어레이(7)에 전하 데미지가 가해지는 것을 방지할 수 있도록 도 1a에서 11로 표시한 것처럼 스퍼터링동안 접지(어스)된다.
마스크 윈도우는 표면 법선에 의해 한정된 이온 입사면과 이온 유동 방향이 장방형 마스크 윈도우의 장축에 평행하게 배향되도록, 도 1a, 1b 및 2에 도시된 이온빔 방향에 대하여 배향되는 것이 바람직하다. 이것은 마스크 윈도우 펜던트 에지의 장점적 효과를 극대화한다.
마스크 두께는 마스크 물질이 스퍼터링 공정동안 제거되고, 마스크 물질과 마스크 윈도우 안의 실리콘 표면이 거의 동일한 속도로 스퍼터링되도록 선택될 수 있다.
스퍼터링 공정은 이미 결정된 변수 E, θ 및 T에 기초하여 수행된다. 스퍼터링은 표면 분석 장치(예를 들어, Perkin Elmer, USA의 PHI 660 타입)의 초고진공 챔버 안에서 수행될 수 있다. 스퍼터링동안, SOI 물질의 절연체층(4)으로부터의 이차 이온 방출 신호가 감시되어, 이 신호가 WOS의 골이 실리콘-절연체 경계로 다가감을 지시하는 소정의 한계값을 넘으면 스퍼터링이 종료된다. 도 1c에 도시한 것처럼 한계값(S)은 잡음 신호(N)의 피크간(peak-to-peak) 높이와 같은 양만큼 평균 백그라운드 값(B)을 초과하는 값으로 적절히 정의될 수 있다(다시 말해, S = B+N).
(절연체의 깊이 프로파일링 분야에 알려져 있듯이 )스퍼터된 영역의 이온 하전을 전자 조사에 의해 보상하기 위해, 저에너지 전자총(미도시)이 사용될 수 있다.
이러한 단계들은 마스크 윈도우 영역 안에 양자세선 어레이(7) 형성으로 귀착된다. 도 1d는 상기한 바와 같이 상온에서 제조되었을 때 어레이(7)의 내부 구조를 설명한다. 850K에서 제조되었을 때 어레이(7)의 내부 구조는 상온에서 얻어진 것과 다르다. 850K에서 준비되었을 때, 본 발명자들은 유사한 변수로 상온에서 얻은 파장에 비하여 3.3배 감소된 WOS 파장을 발견하였다. 그러나, 물결 측면의 경사와 층 두께는 상온에서와 동일하게 유지되었다. 850K에서 얻어진 구조는 결정질 실리콘 영역(12)을 포함하지 않는다. 비정질 실리콘 나이트라이드 영역(8)의 수평 디멘젼은 상온 조건에서 형성한 것보다 3.3배 축소되고 실리콘 옥시나이트라이드 영역(10)은 격리되지 않는다. 이 경우, 영역(9)이 아래에 설명되는 것과 같이 어닐링 후에 영역(8)에 의해 서로 격리되는 것으로 여길 수 있다.
스퍼터링 공정을 완료한 다음, 결과물을 비활성 분위기에서 적어도 1시간 동안 1000℃ - 1200℃의 온도로 적절히 어닐링한 다음, 고온 산화를 거친다. 어닐링에 의해 비정질 실리콘과 실리콘 나이트라이드 포획물의 혼합 영역(9)에서 질소가 효과적으로 결핍되고 영역(9) 주변에 윤곽이 뚜렷한 나이트라이드 경계가 형성된다. 게다가, 영역(9)은 결정질 실리콘으로 변환된다. 고온 산화 단계는 반도체 공정 분야에서 잘 알려진 바와 같이 게이트 산화막을 형성하는 데에 이용되는 방법과 유사할 수 있다.
앞의 설명으로부터, 본 발명에 의해 얻어진 어레이의 실리콘 양자세선이 3가지 기본 방법 중 하나로 형성될 수 있음을 알 것이다. 첫 번째로, 상온에서 스퍼터되었을 때에 스퍼터된 구조는 양자세선으로 간주될 수 있고 영역(8)에 의해 상호 격리된 결정질 실리콘 영역(12)을 포함한다. 두 번째로, 상온에서 스퍼터된 구조가 후속적으로 어닐링되면 영역(9)은 결정질 실리콘으로 변환되고 역시 양자세선으로 간주될 수 있다. 이 경우, 영역(12)도 부피 팽창하고 영역(9)과 합쳐져서, 양자세선은 다시 영역(8)에 의하여 상호 격리된다. 세 번째로, 850K에서 스퍼터되었을 때에 스퍼터된 구조는 어떠한 결정질 실리콘 영역(12)도 포함하지 않고, 후속의 어닐링이 영역(9)을 결정질 실리콘으로 변환하고, 이로써 영역(8)으로 상호 격리된 어레이의 양자세선이 형성된다.
어닐링은 또한 영역(8)의 최하부 코너 부분을 팽창시켜 위에 언급한 모든 경우에 있어서 영역(9)의 격리를 향상시킨다.
상기한 설명으로부터, 약 30에서 120nm 범위의 파장을 가진 양자세선 어레이는 상온에서의 스퍼터링에 의해 형성될 수 있고, 약 9nm까지로의 더 작은 파장은 스퍼터링 동안의 물질 온도를 550K 이상으로 올리는 것에 의하여 얻을 수 있고, 최소 파장은 850K에서 얻을 수 있음을 알 수 있을 것이다. 공정 변수에 의존하여, 스퍼터링으로 얻은 WOS는 결정질 실리콘 영역(12)을 포함할 수 있는데, 이것은 유용하고 상호 격리된 양자세선을 제공할 수 있다. 스퍼터된 구조 자체가 이러한 영역(12)을 포함하고 있지 않을 때에는 스퍼터된 결과물을 후속적으로 열처리하여 영역(9)에 양자세선을 형성한다. 이러한 어닐링은 스퍼터된 결과물이 영역(12)을 포함하는지 여부에 관계없이 선호된다.
도 2와 도 3은 여태까지 설명한 공정에 의해 형성된 양자세선 어레이(7)를 결합한 소자(이 예에서는 FET)의 제조 공정을 설명한다. 도 2a는 앞에서 설명한 바와 같이 스퍼터링하기 전에 SOI 물질 상에 마스크 윈도우를 한정하는 마스크층(1)을 설명한다. 도 2b는 마찬가지로 앞에서 설명한 바와 같이 실리콘층(6) 안에 형성된 양자세선 어레이(7)를 보여준다.
도 2c는 양자세선 어레이(7)를 결합한 FET 형성의 첫 단계를 설명한다. 앞에서 설명한 고온 산화 단계는 스퍼터된 결과물 표면에 얇은 절연층(28)을 형성한다. 공지의 리소그래피를 사용하여, 폴리실리콘 사각형(30)이 어레이(7)의 폭을 가로질러 신장하도록 절연체층 상에 증착된다. 어레이(7)의 길이(L)는 폴리실리콘 영역(30)의 폭(W)보다 클 수 있다. 폴리실리콘(30)을 둘러싸는 영역은 SOI 절연층(4)이 남겨지도록 에치백될 수 있다. 다음에, 도 2d에 도시된 대로, 어레이(7)의 양단에 실리콘 패드(36, 38)를 남기고 패드(36, 38)를 메탈화하기 위하여, 리소그래피에 의해 폴리실리콘 영역(30)의 단부를 식각한다. 여기서 참조번호 17은 식각 후에 길이가 L에서 W로 감소된 어레이(7)를 가리킨다.
양자세선 어레이 제조에 이어서, 다양한 공지의 반도체 제조 기술의 어떤 것이든 이용하여 이 어레이를 결합하도록 소자가 제조될 수 있음이 이해될 것이다.
도 2d와 도 3은 상술한 대로 형성된 FET 소자를 도시한다. 도 2d와 도 3에서 참조번호 32와 34는 도 2c에서 이들에 각각 대응되는 층 28과 30을 식각하여 남아 있는 산화물 절연체층과 폴리실리콘층을 가리킨다. 도 3에서, 오직 설명을 위한 목적으로, 층(32, 34)이 부분적으로 제거되어 아래의 양자세선 어레이(7)가 노출되는 것으로 도시하였다. 도 2d에서, 층(32, 34)은 패드(36, 38)까지 확장된 것으로 볼 수 있다.
본 발명은 이러한 타입의 소자가 여태까지 가능했던 것보다 작은 디멘젼을 가지고/가지거나 최종 제품의 질과 결과의 재현성이 향상되게 만들어지는 것을 허용한다.
본 발명은 스퍼터링에 의해 형성된 WOS에 기초한 양자세선 어레이의 형성에 관하여 설명되었다. 그러나 기본적인 스퍼터링 공정에 의해 형성된 WOS는 양자 컴퓨터 적용을 위한 실리콘으로의 이온주입( 예를 들어, 인 이온의 저에너지 주입)의 마스크로 사용될 수도 있다. 이온주입은 VLSI 응용에서 반도체 물질에 도펀트를 도입하는 주요한 기술이다. 윈도우를 가진 마스크층은 이차원의 도펀트 분포를 얻기 위해 보통 사용된다. 이온주입 후에는 통상 도펀트를 전기적으로 활성화하고 반도체의 결정 구조를 회복하기 위한 어닐링을 수행한다. 예를 들어, 도 1d에 도시한 WOS가 형성되면, 고온 어닐링 후에 영역(8)은 영역(9)의 우측( 저에너지 이온 유동의 방향이 물질 표면에 수직임)으로 선택적 이온주입을 가능하게 하는 마스크로 작용할 수 있다. 이러한 이온주입 공정은 WOS와 동일한 주기를 가지고 교대로 도핑된스트라이프 모양의 패턴을 만든다. 10nm 이하의 주기를 가진 WOS를 사용한다면 이러한 방식으로 형성된 인 도핑 스트라이프는 양자 컴퓨터 적용을 위해 필요한 타입의 상호작용을 허용하기에 충분히 가깝다. 이온주입은 WOS를 마스크로 하여 양자세선 어레이를 형성하는 다른 방법으로 사용될 수도 있다.
다음의 청구범위에 한정된 발명의 범위를 벗어나지 않으면서 개선과 수정이 결합될 수 있다.

Claims (12)

  1. 주기적인 물결형 양각(wave-like relief)을 형성하기 위하여, 초고진공에서 질소 분자 이온의 균일한 유동으로 실리콘 표면을 스퍼터링하는 단계를 포함하고, 상기 양각의 파면은 이온 입사면의 방향이며, 스퍼터링하기 전에,
    9nm 내지 120nm의 범위에서 주기적인 물결형 양각의 원하는 파장을 선택하는 단계;
    이온 에너지, 상기 물질의 표면에 대한 이온 입사 각도, 상기 실리콘층의 온도, 상기 물결형 양각의 형성 깊이, 상기 물결형 양각의 높이와 실리콘으로의 이온 침투 범위를, 모두 상기 선택된 파장을 기초로 하여 결정하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 나노구조 형성방법.
  2. 제1항에 있어서, 상기 이온 에너지, 상기 이온 입사 각도, 상기 실리콘의 상기 온도, 상기 물결형 양각의 상기 형성 깊이와 상기 높이는 상기 이온 에너지, 상기 이온 입사 각도, 상기 실리콘의 상기 온도, 상기 물결형 양각의 상기 형성 깊이와 상기 높이를 상기 주기적인 물결형 양각의 파장에 관련시키는 미리 얻어진 실험적 데이터를 기초로 하여 결정되고, 여기서 상기 이온 침투 범위는 상기 이온 에너지로부터 결정되는 것을 특징으로 하는 실리콘 나노구조 형성방법.
  3. 제1항에 있어서, 스퍼터링하기 전에,
    스퍼터 영역 위로 상기 실리콘 표면 상에 펜던트 에지를 가진 윈도우를 포함하는 실리콘 나이트라이드 마스크를 위치시키는 단계, 및 상기 윈도우를 통해 상기 실리콘 표면을 스퍼터링하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 나노구조 형성방법.
  4. 제1항에 있어서, 스퍼터링하기 전에,
    상기 물결형 양각이 형성될 상기 실리콘층의 표면에서 어떠한 불순물이라도 제거하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 나노구조 형성방법.
  5. 제1항에 있어서, 스퍼터링한 다음에,
    상기 양각을 가진 물질을 비활성 분위기에서 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 나노구조 형성방법.
  6. 제1항에 있어서, 상기 물질은 적어도 1시간 동안 1000℃ - 1200℃의 온도에서 어닐링되는 것을 특징으로 하는 실리콘 나노구조 형성방법.
  7. 선행하는 항들 중 어느 하나의 항에 있어서, 상기 실리콘 나노구조는 실리콘 양자세선 어레이를 포함하고, 상기 실리콘은 실리콘-온-절연체 물질의 실리콘층을 포함하며, 상기 실리콘층의 두께는 상기 물결형 양각의 형성 깊이, 상기 물결형 양각의 높이와 상기 이온 침투 범위의 합보다 큰 것으로 선택하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 나노구조 형성방법.
  8. 제7항에 있어서, 스퍼터링하는 동안에,
    상기 실리콘-온-절연체 물질의 절연체층으로부터 이차 이온 방출 신호를 검출하는 단계; 및
    검출된 신호의 값이 설정된 한계값에 도달하면 스퍼터링을 종료하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 나노구조 형성방법.
  9. 제8항에 있어서, 상기 이차 이온 방출 신호의 상기 한계값은 신호가 신호 잡음 성분의 피크간(peak-to-peak) 높이와 같은 양만큼 평균 백그라운드 값을 초과하는 값인 것을 특징으로 하는 실리콘 나노구조 형성방법.
  10. 제7항 기재의 방법에 따라 형성된 양자세선 어레이를 포함하는 광전자 소자.
  11. 제7항 기재의 방법에 따라 형성된 양자세선 어레이를 포함하는 전자 소자.
  12. 제11항에 있어서, 상기 실리콘 양자세선 어레이로 연결된 실리콘 패드들, 상기 양자세선 어레이 상에 위치한 절연체층, 및 상기 절연체 상에 위치한 전극을 포함하는 것을 특징으로 하는 전자 소자.
KR1020027006725A 1999-11-25 2000-10-02 실리콘 나노구조, 실리콘 양자세선 어레이 및 그에 기초한소자 형성방법 KR20020069195A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
RU99124768/28A RU2173003C2 (ru) 1999-11-25 1999-11-25 Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств
RU99124768 1999-11-25
PCT/IB2000/001397 WO2001039259A1 (en) 1999-11-25 2000-10-02 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon

Publications (1)

Publication Number Publication Date
KR20020069195A true KR20020069195A (ko) 2002-08-29

Family

ID=20227346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027006725A KR20020069195A (ko) 1999-11-25 2000-10-02 실리콘 나노구조, 실리콘 양자세선 어레이 및 그에 기초한소자 형성방법

Country Status (23)

Country Link
US (1) US6274007B1 (ko)
EP (1) EP1104011A1 (ko)
JP (1) JP2001156050A (ko)
KR (1) KR20020069195A (ko)
CN (1) CN1399791A (ko)
AU (1) AU7547400A (ko)
BG (1) BG106739A (ko)
BR (1) BR0016095A (ko)
CA (1) CA2392307A1 (ko)
CZ (1) CZ20021824A3 (ko)
EE (1) EE200200261A (ko)
HR (1) HRP20020459A2 (ko)
HU (1) HUP0203517A2 (ko)
IL (1) IL149832A0 (ko)
IS (1) IS6393A (ko)
MX (1) MXPA02005281A (ko)
NO (1) NO20022427L (ko)
PL (1) PL355890A1 (ko)
RU (1) RU2173003C2 (ko)
SK (1) SK7442002A3 (ko)
WO (1) WO2001039259A1 (ko)
YU (1) YU38202A (ko)
ZA (1) ZA200204822B (ko)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2191444C1 (ru) * 2001-10-09 2002-10-20 Общество с ограниченной ответственностью "Агентство маркетинга научных разработок" Способ изготовления полевого транзистора с периодически легированным каналом
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
EP1547139A4 (en) 2002-09-30 2009-08-26 Nanosys Inc MACRO-ELECTRONIC SUBSTRATE WITH HIGH NANO-ACTIVATION SURFACE AREA AND USES THEREOF
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
EP1563480A4 (en) * 2002-09-30 2010-03-03 Nanosys Inc INTEGRATED ADS WITH NANOWIRE TRANSISTORS
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7619562B2 (en) * 2002-09-30 2009-11-17 Nanosys, Inc. Phased array systems
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7514328B2 (en) * 2003-06-26 2009-04-07 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween
US7446002B2 (en) * 2003-06-26 2008-11-04 Mears Technologies, Inc. Method for making a semiconductor device comprising a superlattice dielectric interface layer
US7227174B2 (en) * 2003-06-26 2007-06-05 Rj Mears, Llc Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US7491587B2 (en) * 2003-06-26 2009-02-17 Mears Technologies, Inc. Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer
US20070015344A1 (en) * 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
US20060289049A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Semiconductor Device Having a Semiconductor-on-Insulator (SOI) Configuration and Including a Superlattice on a Thin Semiconductor Layer
US20070063185A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Semiconductor device including a front side strained superlattice layer and a back side stress layer
US7659539B2 (en) 2003-06-26 2010-02-09 Mears Technologies, Inc. Semiconductor device including a floating gate memory cell with a superlattice channel
US20050279991A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Semiconductor device including a superlattice having at least one group of substantially undoped layers
US20060011905A1 (en) * 2003-06-26 2006-01-19 Rj Mears, Llc Semiconductor device comprising a superlattice dielectric interface layer
US7531828B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US20070020833A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US20060292765A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Method for Making a FINFET Including a Superlattice
US20070010040A1 (en) * 2003-06-26 2007-01-11 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer
US20070063186A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer
US7598515B2 (en) * 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
US6897472B2 (en) * 2003-06-26 2005-05-24 Rj Mears, Llc Semiconductor device including MOSFET having band-engineered superlattice
US7202494B2 (en) * 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
JP2007521648A (ja) * 2003-06-26 2007-08-02 アール．ジェイ． メアーズ エルエルシー バンド設計超格子を有するｍｏｓｆｅｔを有する半導体装置
US7045377B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US7531850B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a memory cell with a negative differential resistance (NDR) device
US20040262594A1 (en) * 2003-06-26 2004-12-30 Rj Mears, Llc Semiconductor structures having improved conductivity effective mass and methods for fabricating same
US7586165B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Microelectromechanical systems (MEMS) device including a superlattice
US20060243964A1 (en) * 2003-06-26 2006-11-02 Rj Mears, Llc Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US20060231857A1 (en) * 2003-06-26 2006-10-19 Rj Mears, Llc Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device
US7045813B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Semiconductor device including a superlattice with regions defining a semiconductor junction
US20060267130A1 (en) * 2003-06-26 2006-11-30 Rj Mears, Llc Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US20040266116A1 (en) * 2003-06-26 2004-12-30 Rj Mears, Llc Methods of fabricating semiconductor structures having improved conductivity effective mass
US20060220118A1 (en) * 2003-06-26 2006-10-05 Rj Mears, Llc Semiconductor device including a dopant blocking superlattice
US20050282330A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Method for making a semiconductor device including a superlattice having at least one group of substantially undoped layers
US7531829B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US20060273299A1 (en) * 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
US20070020860A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US7586116B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US7229902B2 (en) * 2003-06-26 2007-06-12 Rj Mears, Llc Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction
US7535041B2 (en) * 2003-06-26 2009-05-19 Mears Technologies, Inc. Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US7033437B2 (en) * 2003-06-26 2006-04-25 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
US7768018B2 (en) 2003-10-10 2010-08-03 Wostec, Inc. Polarizer based on a nanowire grid
RU2240280C1 (ru) * 2003-10-10 2004-11-20 Ворлд Бизнес Ассошиэйтс Лимитед Способ формирования упорядоченных волнообразных наноструктур (варианты)
DE10351059B4 (de) * 2003-10-31 2007-03-01 Roth & Rau Ag Verfahren und Vorrichtung zur Ionenstrahlbearbeitung von Oberflächen
US8025960B2 (en) * 2004-02-02 2011-09-27 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
US7553371B2 (en) 2004-02-02 2009-06-30 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
US20110039690A1 (en) * 2004-02-02 2011-02-17 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
JP2007535413A (ja) * 2004-04-30 2007-12-06 ナノシス・インコーポレイテッド ナノワイヤ成長および採取のための系および方法
US20050279274A1 (en) * 2004-04-30 2005-12-22 Chunming Niu Systems and methods for nanowire growth and manufacturing
US7785922B2 (en) 2004-04-30 2010-08-31 Nanosys, Inc. Methods for oriented growth of nanowires on patterned substrates
AU2005325265A1 (en) * 2004-07-07 2006-07-27 Nanosys, Inc. Systems and methods for harvesting and integrating nanowires
WO2006124055A2 (en) * 2004-10-12 2006-11-23 Nanosys, Inc. Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires
US7473943B2 (en) * 2004-10-15 2009-01-06 Nanosys, Inc. Gate configuration for nanowire electronic devices
RU2267832C1 (ru) * 2004-11-17 2006-01-10 Александр Викторович Принц Способ изготовления микро- и наноприборов на локальных подложках
WO2006057818A2 (en) * 2004-11-24 2006-06-01 Nanosys, Inc. Contact doping and annealing systems and processes for nanowire thin films
WO2007044028A2 (en) * 2004-11-30 2007-04-19 Agoura Technologies, Inc. Applications and fabrication techniques for large scale wire grid polarizers
US7351346B2 (en) * 2004-11-30 2008-04-01 Agoura Technologies, Inc. Non-photolithographic method for forming a wire grid polarizer for optical and infrared wavelengths
US7560366B1 (en) 2004-12-02 2009-07-14 Nanosys, Inc. Nanowire horizontal growth and substrate removal
KR100624461B1 (ko) * 2005-02-25 2006-09-19 삼성전자주식회사 나노 와이어 및 그 제조 방법
US7604690B2 (en) * 2005-04-05 2009-10-20 Wostec, Inc. Composite material for ultra thin membranes
EP1938381A2 (en) * 2005-09-23 2008-07-02 Nanosys, Inc. Methods for nanostructure doping
US7517702B2 (en) * 2005-12-22 2009-04-14 Mears Technologies, Inc. Method for making an electronic device including a poled superlattice having a net electrical dipole moment
US20070158640A1 (en) * 2005-12-22 2007-07-12 Rj Mears, Llc Electronic device including a poled superlattice having a net electrical dipole moment
JP2009522197A (ja) * 2005-12-29 2009-06-11 ナノシス・インコーポレイテッド パターン形成された基板上のナノワイヤの配向した成長のための方法
US7741197B1 (en) 2005-12-29 2010-06-22 Nanosys, Inc. Systems and methods for harvesting and reducing contamination in nanowires
US7700447B2 (en) * 2006-02-21 2010-04-20 Mears Technologies, Inc. Method for making a semiconductor device comprising a lattice matching layer
FI122010B (fi) * 2006-08-09 2011-07-15 Konstantin Arutyunov Ionisuihkuetsausmenetelmä ja -laitteisto
KR20090087467A (ko) * 2006-11-07 2009-08-17 나노시스, 인크. 나노와이어 성장 시스템 및 방법
KR100836426B1 (ko) * 2006-11-24 2008-06-09 삼성에스디아이 주식회사 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치
US7786024B2 (en) * 2006-11-29 2010-08-31 Nanosys, Inc. Selective processing of semiconductor nanowires by polarized visible radiation
US20080129930A1 (en) * 2006-12-01 2008-06-05 Agoura Technologies Reflective polarizer configuration for liquid crystal displays
US7781827B2 (en) 2007-01-24 2010-08-24 Mears Technologies, Inc. Semiconductor device with a vertical MOSFET including a superlattice and related methods
US7928425B2 (en) * 2007-01-25 2011-04-19 Mears Technologies, Inc. Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods
US7880161B2 (en) * 2007-02-16 2011-02-01 Mears Technologies, Inc. Multiple-wavelength opto-electronic device including a superlattice
US7863066B2 (en) * 2007-02-16 2011-01-04 Mears Technologies, Inc. Method for making a multiple-wavelength opto-electronic device including a superlattice
US7812339B2 (en) * 2007-04-23 2010-10-12 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures
US8668833B2 (en) * 2008-05-21 2014-03-11 Globalfoundries Singapore Pte. Ltd. Method of forming a nanostructure
HUE054466T2 (hu) * 2009-05-19 2021-09-28 Oned Mat Inc Nanoszerkezetû anyagok akkumulátor alkalmazásokhoz
US8623288B1 (en) 2009-06-29 2014-01-07 Nanosys, Inc. Apparatus and methods for high density nanowire growth
CN102386096A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 改善ldmos性能一致性和稳定性的方法
WO2013006077A1 (en) * 2011-07-06 2013-01-10 Wostec, Inc. Solar cell with nanostructured layer and methods of making and using
RU2569638C2 (ru) 2011-08-05 2015-11-27 Востек, Инк. Светоизлучающий диод с наноструктурированным слоем и способы изготовления и применения
US9057704B2 (en) 2011-12-12 2015-06-16 Wostec, Inc. SERS-sensor with nanostructured surface and methods of making and using
WO2013109157A1 (en) 2012-01-18 2013-07-25 Wostec, Inc. Arrangements with pyramidal features having at least one nanostructured surface and methods of making and using
US9134250B2 (en) 2012-03-23 2015-09-15 Wostec, Inc. SERS-sensor with nanostructured layer and methods of making and using
US9500789B2 (en) 2013-03-13 2016-11-22 Wostec, Inc. Polarizer based on a nanowire grid
CN106104805B (zh) 2013-11-22 2020-06-16 阿托梅拉公司 包括超晶格穿通停止层堆叠的垂直半导体装置和相关方法
US9406753B2 (en) 2013-11-22 2016-08-02 Atomera Incorporated Semiconductor devices including superlattice depletion layer stack and related methods
WO2015191561A1 (en) 2014-06-09 2015-12-17 Mears Technologies, Inc. Semiconductor devices with enhanced deterministic doping and related methods
US20170194167A1 (en) 2014-06-26 2017-07-06 Wostec, Inc. Wavelike hard nanomask on a topographic feature and methods of making and using
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
US9899479B2 (en) 2015-05-15 2018-02-20 Atomera Incorporated Semiconductor devices with superlattice layers providing halo implant peak confinement and related methods
WO2016196600A1 (en) 2015-06-02 2016-12-08 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
WO2018093284A1 (en) 2016-11-18 2018-05-24 Wostec, Inc. Optical memory devices using a silicon wire grid polarizer and methods of making and using
WO2018156042A1 (en) 2017-02-27 2018-08-30 Wostec, Inc. Nanowire grid polarizer on a curved surface and methods of making and using
RU2671294C1 (ru) * 2017-11-28 2018-10-30 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора
CN110137254B (zh) * 2019-04-30 2021-07-09 中国科学技术大学 半导体栅极电控量子点及其制备方法
CN114497275A (zh) * 2021-12-29 2022-05-13 昆明物理研究所 硅量子点光伏异质结制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2141699C1 (ru) 1997-09-30 1999-11-20 Закрытое акционерное общество Центр "Анализ Веществ" Способ формирования твердотельных наноструктур

Also Published As

Publication number Publication date
YU38202A (sh) 2006-08-17
RU2173003C2 (ru) 2001-08-27
US6274007B1 (en) 2001-08-14
JP2001156050A (ja) 2001-06-08
CZ20021824A3 (cs) 2004-10-13
EE200200261A (et) 2003-08-15
SK7442002A3 (en) 2003-05-02
HRP20020459A2 (en) 2005-10-31
CN1399791A (zh) 2003-02-26
MXPA02005281A (es) 2006-02-10
IL149832A0 (en) 2002-11-10
NO20022427D0 (no) 2002-05-22
AU7547400A (en) 2001-06-04
IS6393A (is) 2002-05-24
BR0016095A (pt) 2004-03-23
NO20022427L (no) 2002-06-25
HUP0203517A2 (en) 2003-07-28
CA2392307A1 (en) 2001-05-31
ZA200204822B (en) 2003-11-26
WO2001039259A1 (en) 2001-05-31
PL355890A1 (en) 2004-05-31
EP1104011A1 (en) 2001-05-30
BG106739A (en) 2003-08-29

Similar Documents

Publication Publication Date Title
KR20020069195A (ko) 실리콘 나노구조, 실리콘 양자세선 어레이 및 그에 기초한소자 형성방법
US5512494A (en) Method for manufacturing a thin film transistor having a forward staggered structure
US5124272A (en) Method of producing field effect transistor
US6190949B1 (en) Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
US5478763A (en) High performance field effect transistor and method of manufacture thereof
JP4101409B2 (ja) 半導体装置の製造方法
US5543342A (en) Method of ion implantation
US4343082A (en) Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
EP0054117A1 (en) Method of forming integrated MOSFET dynamic random access memories
EP1358669B1 (en) Dynamic memory based on single electron storage
JPH07114184B2 (ja) 薄膜形シリコン半導体装置およびその製造方法
EP1213769A2 (en) Thin film transistor and method for manufacturing the same
US5296719A (en) Quantum device and fabrication method thereof
US6010934A (en) Method of making nanometer Si islands for single electron transistors
US6218251B1 (en) Asymmetrical IGFET devices with spacers formed by HDP techniques
US20020137235A1 (en) Electronic devices comprising thin-film transistors, and their manufacture
KR100488844B1 (ko) 이중 게이트 ｍｏｓｆｅｔ 트랜지스터 및 그 제조 방법
KR100465055B1 (ko) 반도체 소자의 트랜지스터 제조 방법
USRE32613E (en) Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
JP3911658B2 (ja) 半導体装置の製造方法
KR20000076873A (ko) 반도체 장치의 제조 방법
KR950027916A (ko) 반도체장치의 제조방법
US7491997B2 (en) Memory device and method of manufacturing the same
US5817561A (en) Insulated gate semiconductor device and method of manufacture
JPH04239731A (ja) 電界効果型トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application