KR100624461B1 - 나노 와이어 및 그 제조 방법 - Google Patents

나노 와이어 및 그 제조 방법 Download PDF

Info

Publication number
KR100624461B1
KR100624461B1 KR1020050016185A KR20050016185A KR100624461B1 KR 100624461 B1 KR100624461 B1 KR 100624461B1 KR 1020050016185 A KR1020050016185 A KR 1020050016185A KR 20050016185 A KR20050016185 A KR 20050016185A KR 100624461 B1 KR100624461 B1 KR 100624461B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
mask layer
ion implantation
nanowire
Prior art date
Application number
KR1020050016185A
Other languages
English (en)
Other versions
KR20060094753A (ko
Inventor
이은경
최병룡
최상준
김훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050016185A priority Critical patent/KR100624461B1/ko
Priority to JP2006037217A priority patent/JP2006231507A/ja
Priority to US11/362,046 priority patent/US20060269745A1/en
Publication of KR20060094753A publication Critical patent/KR20060094753A/ko
Application granted granted Critical
Publication of KR100624461B1 publication Critical patent/KR100624461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D1/00—Steering controls, i.e. means for initiating a change of direction of the vehicle
    • B62D1/02—Steering controls, i.e. means for initiating a change of direction of the vehicle vehicle-mounted
    • B62D1/04—Hand wheels
    • B62D1/06—Rims, e.g. with heating means; Rim covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2410/00—Constructional features of vehicle sub-units
    • B60Y2410/13—Materials or fluids with special properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2913—Rod, strand, filament or fiber

Abstract

본 발명은 나노 와이어 제조 방법에 관한 것이다. (가) 기판 상에 마스크층을 적층하고, 상기 마스크층을 패턴하여 스트라이프 구조로 패터닝 하는 단계; 및 (나) 상기 기판 및 상기 마스크층에 대해 산소 이온 주입 공정을 실시하여 상기 기판 내에 산소 이온 주입 영역을 형성시켜서 상기 기판 내에 함입되며, 상기 산소 이온 주입 영역에 의해 상기 기판과 분리된 나노 와이어 영역을 형성시키는 단계;를 포함하는 나노 와이어 제조 방법 및 p-n 접합 구조를 포함하는 나노 와이어를 제공한다.

Description

나노 와이어 및 그 제조 방법{Nano wire and manfacturing methof for the same}
도 1a 내지 도 1d는 종래 기술에 의한 나노 와이어 제조 방법을 나타낸 도면이다.
도 2a 내지 도 2e는 본 발명의 제 1실시예에 의한 나노 와이어 제조 방법을 나타낸 도면이다.
도 3a 내지 도 3e는 본 발명의 제 2실시예에 의한 나노 와이어 제조 방법을 나타낸 도면이다.
도 4a 내지 도 4f는 본 발명의 상기 본 발명의 제 1 또는 제 2실시예에 의해 제조한 나노 와이어에 대해 p-n 접합 구조를 형성시킨 나노 와이어 제조 방법을 나타낸 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 21, 31... 기판 12... 금속층
13... 촉매 14, 26, 36... 나노 와이어
24... 산소 도핑층 22, 32... PR층
23, 37... 마스크층 24, 34... 산소 이온 주입 영역
25... 산화층 26, 36... 나노 와이어
36a, 36b... 제 1 및 제 2불순물 영역
본 발명은 나노 와이어 및 그 제조 방법에 관한 것으로, 보다 상세하게는 실리콘 기판 내에 그 형성 영역 및 그 크기를 정밀하게 제어한 나노 와이어 및 그 제조 방법에 관한 것이다.
나노 와이어를 현재 나노 기술 분야에서 널리 연구되고 있으며, 레이저와 같은 광소자, 트랜지스터 및 메모리 소자 등 다양한 분야에 널리 응용되고 있는 차세대 기술이다. 현재 나노 와이어에 사용되는 재료는 실리콘, 주석 산화물과 발광반도체인 갈륨 질화물 등이 있다. 현재 나노와이어 제조 공정 기술은 나노 와이어의 길이 및 폭을 조절할 수 있는 수준까지 발전했다.
종래 나노 발광 소자의 경우 퀀텀 도트를 이용한 나노 발광 소자가 사용되었다. 퀀텀 도트를 사용한 유기 EL의 경우 Radiative recombination 효율은 매우 높으나 캐리어 주입 효율이 매우 낮은 단점이 있다. 퀀텀 웰을 이용한 GaN LED의 경우 Radiative recombination 효율 및 캐리어 주입 효율이 비교적 높으나, 통상적으로 사용하는 사파이어 기판과의 결정 구조의 차이에 의한 결함이 발생하여 대면적으로 생산하기 매우 어려우며 제조 비용도 비교적 고가인 단점이 있다. 그러나, 나노 와이어를 이용한 나노 발광 소자의 경우 Radiative recombination 효율이 매우 높고 캐리어 주입 효율이 비교적 높다. 또한, 그 제조 공정이 간단하며 기판과 거 의 동일한 결정 구조를 지니도록 형성할 수 있어 대면적으로 형성시키기 용이한 장점이 있다.
도 1a 내지 도 1d는 종래 기술에 의한 나노 와이어 제조 방법인 Vapor-Liquid-Solid(VLS) 방법을 나타낸 도면이다.
도 1a를 참조하면, 먼저 기판(11)을 마련한다. 여기서, 기판(11)은 널리 사용되는 실리콘 기판을 이용한다.
다음으로 도 1b를 참조하면, 기판(11) 상에 Au와 같은 금속을 도포하여 금속층(12)을 형성시킨다.
다음으로 도 1c를 참조하면, 섭씨 약 500도에서 열처리 공정을 실시하면 금속층(12)의 물질이 덩어리화(agglomeration)가 진행되어 촉매(13)를 형성한다. 도 1c에 나타낸 바와 같이 이때 형성된 촉매(13)는 각각 그 크기가 일정하지 않으며 랜덤한 크기를 지니게 되는 것을 알 수 있다.
다음으로 도 1d를 참조하면, 촉매(13)를 핵생성 위치로 하여 나노 와이어(14)를 형성시킨다. 이때, 나노 와이어(14)를 성장시키기 위해서 촉매(13)에 실리콘 수소 화합물인 실렌(SiH4) 등을 공급하여 공정 온도(eutectic temperature)에서 실렌의 Si 원소를 촉매(13) 하부 영역에서 핵생성을 유도한다. 실렌의 공급량을 조절하면, 도 1d에 나타낸 바와 같이 촉매(13) 하부에서 원하는 길이를 지닌 나노 와이어의 성장을 제어할 수 있게 된다.
상술한 바와 같이 도 1a 내지 도 1d에 나타낸 나노 와이어 형성 방법은 실렌 과 같은 원료 가스의 공급량을 적절히 조절함으로써 형성할 수 있다. 그러나, 나노 와이어는 촉매(13)의 직경 및 그 분포에 제한되어 성장시킬 수 있으므로 정확한 두께, 위치 및 분포를 균일하게 조절하기 어려운 문제점이 있다. 또한, 이와 같은 방법은 수직 방향으로만 형성시킬 수 있는 것으로 기판 자체에 수평 방향으로 나노 와이어를 형성시킬 수 있는 기술이 요구된다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 나노 와이어의 직경 및 분포를 조절하여 성장시킬 수 있는 나노 와이어 제조 방법 및 이에 의해 정밀하게 성장된 나노 와이어를 제공하는 것을 목적으로 한다.
또한, 본 발명은 정밀한 크기로 형성되며, PN 접합 구조를 지닌 나노 와이어 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
(가) 기판 상에 마스크층을 적층하고, 상기 마스크층을 패턴하여 스트라이프 구조로 패터닝 하는 단계; 및
(나) 상기 기판 및 상기 마스크층에 대해 산소 이온 주입 공정을 실시하여 상기 기판 내에 산소 이온 주입 영역을 형성시켜서 상기 기판 내에 함입되며, 상기 산소 이온 주입 영역에 의해 상기 기판과 분리된 나노 와이어 영역을 형성시키는 단계;를 포함하는 것을 나노 와이어 제조 방법을 제공한다.
본 발명에 있어서, 상기 (가) 단계는,
상기 기판 상에 포토 레지스트를 도포하여 PR층을 형성시키는 단계; 및
상기 PR층을 패터닝한 뒤, 열처리를 하여 제 1마스크층으로 형성시키는 단계;를 포함할 수 있다.
본 발명에 있어서, 상기 (가) 단계는,
상기 기판 상에 포토 레지스트를 도포하여 PR층을 형성시키는 단계;
상기 PR층 상에 스트라이프형 격자를 위치시키고 레이저를 조사하여 스트라이프 형태의 제 2마스크층을 형성시키는 단계;를 포함할 수 있다.
본 발명에 있어서, 상기 기판 및 상기 나노 와이어 영역의 표면에 대해 산화 공정을 실시하여 상기 기판 및 상기 나노 와이어 표면에 산화층을 형성시켜 상기 나노 와이어의 크기를 조절하는 단계;를 더 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 기판은 실리콘 기판인 것을 특징으로 하는 한다.
또한, 본 발명에서는,
(가) 제 1형 불순물로 도핑된 기판 상에 마스크층을 적층하고, 상기 마스크층을 패턴하여 스트라이프 구조로 패터닝 하는 단계;
(나) 상기 기판 및 상기 마스크층에 대해 산소 이온 주입 공정을 실시하여 상기 기판 내에 산소 이온 주입 영역을 형성시켜서 상기 기판 내에 함입되며, 상기 산소 이온 주입 영역에 의해 상기 기판과 분리된 나노 와이어 영역을 형성시키는 단계; 및
(다) 상기 기판 및 상기 마스크층 상의 일부 영역에 제 3마스크층을 위치시키고, 제 2형 불순물을 도핑하여 상기 나노 와이어에 제 1불순물 영역과 접합된 제 2불순물 영역을 형성시키는 단계;를 포함하는 p-n 접합 나노 와이어의 제조 방법을 제공한다.
본 발명에 있어서, 상기 마스크층을 제거하고, 상기 기판 상에 전도성 물질을 도포하여 상기 제 1불순물 영역과 접촉하는 제 1전극 및 상기 제 2불순물 영역과 접촉하는 제 2전극을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에서는,
기판;
상기 기판 내에 스트라이프 형태로 형성된 나노 와이어; 및
상기 기판 및 상기 나노 와이어 경계에 형성되며, 상기 기판 및 상기 나노 와이어를 분리하는 산소 이온 주입 영역;을 포함하는 나노 와이어를 제공한다.
또한, 본 발명에서는,
제 1불순물로 도핑된 기판;
상기 기판 내에 스트라이프 형태로 형성되며, 제 1불순물 영역 및 제 2불순물 영역을 포함하는 나노 와이어;
상기 기판 및 상기 나노 와이어 경계에 형성되며, 상기 기판 및 상기 나노 와이어를 분리하는 산소 이온 주입 영역; 및
상기 제 1불순물 영역과 접촉하며 상기 기판 상에 형성된 제 1전극과 상기 제 2불순물 영역과 접촉하며 상기 기판 상에 형성된 제 2전극;을 포함하는 p-n 접합 나노 와이어를 제공한다.
이하, 도면을 참조하여 본 발명에 의한 나노 와이어 및 그 제조 방법에 대해 상세히 설명하기로 한다. 여기서, 이하에서는 편의를 위하여 도면에서의 각 층의 길이 및 크기를 과장되게 도시하였음을 명심하여야 한다.
도 2a 내지 도 2e는 본 발명의 제 1실시에 의한 나노 와이어의 제조 방법을 나타낸 도면이다.
도 2a를 참조하면, 먼저 기판(21) 상에 포토 레지스트 물질을 수 nm 내지 수십 nm의 두께로 도포하여 PR층(22)을 형성시킨다. 여기서, 기판(21)은 널리 사용되는 실리콘 기판을 이용한다.
다음으로 도 2b를 참조하면, PR층(22)이 형성된 기판(21)에 대해 PR층(22)을 스트라이프 형태로 패터닝을 실시한 뒤, 녹는점 근처로 가열한다. 그러면 스트라이프 형태의 PR층(22)이 그 단면이 반원 형태로 형성시킬 수 있다. 결과적으로 그 단면이 반원 형태인 스트라이프형 마스크층(23)을 형성시킬 수 있다.
다음으로 도 2c를 참조하면, 기판(21) 상으로부터 산소(O2)를 이온 주입하는 임플란테이션 공정을 실시한다. 여기서 산소 이온 주입을 플라즈가 도핑 공정으로 하는 경우에는 이온 주입 에너지를 약 1 내지 100keV 범위에서 선택적으로 조절할 수 있다. 도즈(dose)는 SIMOX(seperation by implantation of Oxygen)과 같이 산소 이온의 농도를 5×1017 내지 3×1018/cm2에서 사용할 수 있다. 여기서, 기판(21)에 대해 직접 이온 주입되는 경우의 이온 주입 영역은 마스크층(23)을 통하여 기판(21) 내로 주입되는 경우에 비해 더 깊은 부위에서 형성될 것이다. 즉, 산소 이온 주입 영역(24)은 도 2c에 나타낸 바와 같이 마스크층(23) 단면 형태의 영향을 받게 된다. 마스크층(23)의 단면은 반원형이므로, 상대적으로 두꺼운 부분에서 이온 주입된 산소는 기판(21) 내로 주입되지 못하고 마스크층(23) 내에 잔류하게 되며, 상대적으로 얇은 영역에서는 산소 이온 주입의 깊이가 더 깊게 된다. 따라서, 산소 이온 주입 영역(24)의 형태 및 그 형성 영역을 결정하기 위해서는 마스크층(23)의 형태 및 두께를 조절하거나, 이온 주입 공정 조건을 조절하여 제어할 수 있음을 알 수 있다.
도 2d를 참조하면, 마스크층(23)을 제거하고 기판(21) 상부 표면을 산소 분위기에서 산화 공정을 실시한다. 여기서, 산화 공정은 선택적인 것으로, 이는 산소 이온 주입 영역(24)의 크기를 제어하기 위한 목적으로 실시할 수 있다. 상기 도 2c의 설명에서, 산소 이온 주입 영역(24) 크기 및 형태를 제어하기 위해 마스크층(23)의 형태 및 이온 주입 공정 조건을 조절할 수 있음을 나타내었다. 이에 더하여 산소 이온 주입 영역(24)의 기판(21) 표면으로부터의 깊이를 조절하기 위하여 기판(21)에 산화 공정을 더 실시할 수 있다. 도 2d에 나타낸 바와 같이 기판(21) 표면에 산화 공정을 실시하면 산화층(25)이 형성되며, 산화층(25)이 두껍게 형성될 수록 산소 이온 주입 영역(24)의 깊이는 얇아지게 된다.
도 2e를 참조하면, 기판(21) 표면의 산화층(25)을 제거하게 되면, 기판(21) 내에 포함된(embedded) 나노 와이어(26) 영역을 얻을 수 있다. 나노 와이어(26)는 기판(21)과 산소 이온 주입 영역(24)에 의해 분리되어 있으며, 그 형태 및 폭은 도 2c 및 도 2d에서 설명한 바와 같이 마스크층(23)의 형태와 산소 이온 주입 공정 조건 및 산화층(25)의 두께 범위를 임의로 조절하여 용이하게 얻을 수 있음을 알 수 있다.
다음으로, 도 3a 내지 도 3e를 참조하여 본 발명의 제 2실시에 의한 나노 와이어의 제조 방법을 상세히 설명하기로 한다.
도 3a를 참조하면, 기판(31) 상에 포토 레지스트 물질을 수십 nm의 두께로 도포하여 PR층(32)을 형성시킨다. 여기서, 기판(31)은 일반적으로 반도체 소자 제조 공정에 이용되는 실리콘 기판을 이용할 수 있다.
다음으로 도 3b를 참조하면, PR층(32)이 형성된 기판(31) 상부에 스트라이프 형 격자(33)를 위치시키고 레이져를 이용하여 PR층(32)을 패터닝한다. 예를 들어 DFB-laser의 grating을 만드는 패터닝 공정과 유사하다. 이때, 고체 레이저나 가스 레이저를 사용한다. 패터닝 공정에 의하여 레이저가 조사된 영역의 PR층(32)은 제거된다. 그리하여 PR층(32)은 도 3b와 같이 그 단면이 마름모꼴 형태가 된다. 여기서는 도 2b에 나타낸 바와 같이 별도의 열처리 공정을 실시하지 않는다.
다음으로 도 3c를 참조하면, 기판(31) 상으로부터 산소(O2)를 이온 주입하는 임플란테이션 공정을 실시한다. 이때, 이온 주입되는 산소의 이온 주입 에너지를 균일하게 제어하면, 기판(31)에 직접 주입되는 산소의 경우와 PR층(32)을 통하여 기판(31) 내로 이온 주입되는 경우에 비해 더 깊은 부위에서 형성된다. 결과적으로 산소 이온 주입 영역(34)은 도 3c에 나타낸 바와 같이 PR층(23)의 단면 형태의 영향을 받아 사다리꼴 형태가 됨을 알 수 있다. 물론, 이온 주입 에너지를 더 크기하면 산소 이온 주입 영역(34)의 깊이는 더 깊어지게 되며, 이는 임의로 조절 가능한 것이다.
도 3d를 참조하면, PR층(32)을 제거하고 기판(31) 상부 표면에 대해 산소 분위기 하에서 산화 공정을 실시한다. 이와 같은 산화 공정의 목적은 상술한 도 2d에 관한 설명과 같이 산소 이온 주입 영역(34)의 깊이를 조절하고자 하는 것으로, 산화층의 깊이는 선택적으로 조절할 수 있는 것이다.
도 3e를 참조하면, 산화층을 제거하면 기판(31) 내에 함입된 나노 와이어(36)를 얻을 수 있다. 나노 와이어(36)는 기판(31)과 산소 이온 주입 영역(34)에 의해 분리되어 있으며, 그 성분은 기판(31)과 동일한 물질인 것을 알 수 있다. 다만, 도 2c 및 도 3c에 나타낸 바와 같이 나노 와이어(26, 36)는 산소 이온 주입 공정에 의해 형성된다. 즉, 산소 이온 주입 공정에 의하여 기판(21, 31) 내에 산소 이온 주입 영역(26, 36)이 형성되며, 기판(21, 31)과 분리된 영역이 형성되는 것을 알 수 있다. 그 이후 공정인 마스크(23) 또는 PR층(32) 제거와 산화 공정은 부가적인 것으로, 특히 산화 공정은 나노 와이어(26, 36)의 크기를 제어하기 위한 선택적인 공정임을 유의하여야 한다.
이하, 도 4a 내지 도 4f를 참조하여 본 발명의 실시예에 의한 p-n 접합 구조를 지닌 나노 와이어에 대해 상세히 설명하기로 한다.
도 4a에는 도 3c에서 나타낸 산소 이온 주입 공정에 의해 형성된 산소 이온 주입 영역(34)과 나노 와이어(36)를 형성한 시편의 일부를 나타낸 것이다. 물론, 도 2c의 시편에 대해서도 동일한 공정이 적용될 수 있음을 유의하여야 한다. 도 4b는 상기 도 4a 시편을 입체적으로 나타낸 사시도이다.
도 4a 및 도 4b를 참조하면, 실리콘 등의 반도체 공정에 널리 사용되는 기판(31) 내에 산소 이온 주입 영역(34)이 형성되어 있으며, 산소 이온 주입 영역(34)에 의해 기판(31)과 분리된 나노 와이어(36) 영역이 형성되어 있다. 즉, 기판(31)이 실리콘으로 형성된 경우에는 기판(31) 내에 수평 방향으로 실리콘 나노 와이어가 형성된 것이다. 그리고, 기판(31) 상부에는 그 단면이 사다리꼴로 패터닝된 PR층(32)이 형성되어 있다. 초기에 기판(31) 자체를 p형 또는 n형 불순물이 도핑된 반도체 기판(31)을 사용한 경우에 나노 와이어(36) 또한 p형 또는 n형 불순물이 도핑된 상태가 된다. 따라서, 기판(31) 및 나노 와이어(36)가 제 1불순물이 도핑된 상태로 정의한다.
도 4c를 참조하면, 기판(31) 상방에 마스크(37)를 위치시키고, 제 2불순물을 도핑한다. 이때 사용되는 제 2불순물은 일반적인 반도체 공정에서 사용하는 물질이면 사용할 수 있으며, 제한이 없다.
결과적으로 도 4d를 참조하면, 도핑 공정에 의하여 나노 와이어(36)는 두 개의 영역으로 분리된다. 도 4e는 도 4d의 사시도를 평면도로 나타낸 것이다. 도 4d 및 도 4e를 참조하면, 하나의 나노 와이어(36)는 제 1불순물 영역(36a) 및 제 2불순물 영역(36b)이 형성된 p-n 접합 구조를 지니게 된다. 그리고, PR층(32) 및 마스크(37)를 제거하게 되면 기판(31) 내에는 나노 와이어 영역이 형성되어 있으며, 기판(31)과 나노 와이어는 산소 이온 주입 영역(34)에 의해 구조적으로 분리된 것을 확인할 수 있다. 나노 와이어는 제 1불순물 영역(36a) 및 제 2불순물 영역(36b)으로 분리되어 있다.
그리고, 도 4f를 참조하면 제 1불순물 영역(36a)과 접촉하도록 기판(31) 상에 전도성 물질을 도포하여 제 1전극(37)을 형성시키고, 제 2불순물 영역(36b)과 접촉하도록 기판(31) 상에 전도성 물질을 도포하여 제 2전극(38)을 형성시키면 완전한 형태의 p-n 접합 반도체 소자를 얻을 수 있음을 확인할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들어, 도 2e 또는 도 3e에 나타낸 시편을 이용하여 불순물을 도핑하여 p-n 접합 나노 와이어를 형성시키는 것도 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 의하면, 다음과 같은 장점이 있다.
첫째, 종래의 수직 방향으로 형성시킨 나노 와이어와는 달리 수평 방향의 기판 내에 함입(embedded) 구조로 나노 와이어 형성이 가능하여 소자의 응용 범위가 매우 넓다.
둘째, 각각의 나노 와이어 형성 위치, 크기 및 분포를 조절할 수 있어 어레이 구조의 대량 생산이 가능한 장점이 있다.
셋째, 나노 와이어를 실재로 소자에 응용하기 위한 p-n 접합 구조로 형성시키는 공정이 매우 간단하게 실시될 수 있으며, MOS-FET를 사용하지 않으므로 공정 자체가 단순하며, 종래의 반도체 공정 기술을 그대로 이용할 수 있는 장점이 있다.
넷째, 트랜지스터 구조의 반도체 소자의 경우 현재 45nm 이하의 정밀도를 지닌 구조의 생산이 쉽지 않으나, 본 발명의 경우와 같이 단순한 p-n 접합 구조로는 그 이하의 정밀도를 지닌 고집적 메모리 소자의 구현이 가능하다.

Claims (13)

  1. (가) 기판 상에 마스크층을 적층하고, 상기 마스크층을 패턴하여 스트라이프 구조로 패터닝 하는 단계; 및
    (나) 상기 기판 및 상기 마스크층에 대해 산소 이온 주입 공정을 실시하여 상기 기판 내에 산소 이온 주입 영역을 형성시켜서 상기 기판 내에 함입되며, 상기 산소 이온 주입 영역에 의해 상기 기판과 분리된 나노 와이어 영역을 형성시키는 단계;를 포함하는 것을 특징으로 하는 나노 와이어 제조 방법.
  2. 제 1항에 있어서,
    상기 (가) 단계는,
    상기 기판 상에 포토 레지스트를 도포하여 PR층을 형성시키는 단계; 및
    상기 PR층을 패터닝한 뒤, 열처리를 하여 제 1마스크층으로 형성시키는 단계;를 포함하는 것을 특징으로 하는 나노 와이어 제조 방법.
  3. 제 1항에 있어서,
    상기 (가) 단계는,
    상기 기판 상에 포토 레지스트를 도포하여 PR층을 형성시키는 단계;
    상기 PR층 상에 스트라이프형 격자를 위치시키고 레이저를 조사하여 스트라이프 형태의 제 2마스크층을 형성시키는 단계;를 포함하는 것을 특징으로 하는 나 노 와이어 제조 방법.
  4. 제 1항에 있어서,
    상기 기판 및 상기 나노 와이어 영역의 표면에 대해 산화 공정을 실시하여 상기 기판 및 상기 나노 와이어 표면에 산화층을 형성시켜 상기 나노 와이어의 크기를 조절하는 단계;를 더 포함하는 것을 특징으로 하는 나노 와이어 제조 방법.
  5. 제 1항에 있어서,
    상기 기판은 실리콘 기판인 것을 특징으로 하는 나노 와이어 제조 방법.
  6. (가) 제 1형 불순물로 도핑된 기판 상에 마스크층을 적층하고, 상기 마스크층을 패턴하여 스트라이프 구조로 패터닝 하는 단계;
    (나) 상기 기판 및 상기 마스크층에 대해 산소 이온 주입 공정을 실시하여 상기 기판 내에 산소 이온 주입 영역을 형성시켜서 상기 기판 내에 함입되며, 상기 산소 이온 주입 영역에 의해 상기 기판과 분리된 나노 와이어 영역을 형성시키는 단계; 및
    (다) 상기 기판 및 상기 마스크층 상의 일부 영역에 제 3마스크층을 위치시키고, 제 2형 불순물을 도핑하여 상기 나노 와이어에 제 1불순물 영역과 접합된 제 2불순물 영역을 형성시키는 것을 특징으로 하는 p-n 접합 나노 와이어의 제조 방법.
  7. 제 6항에 있어서,
    상기 (가) 단계는,
    상기 기판 상에 포토 레지스트를 도포하여 PR층을 형성시키는 단계; 및
    상기 PR층을 패터닝한 뒤, 열처리를 하여 제 1마스크층으로 형성시키는 단계;를 포함하는 것을 특징으로 하는 p-n 접합 나노 와이어의 제조 방법.
  8. 제 6항에 있어서,
    상기 (가) 단계는,
    상기 기판 상에 포토 레지스트를 도포하여 PR층을 형성시키는 단계;
    상기 PR층 상에 스트라이프형 격자를 위치시키고 레이저를 조사하여 스트라이프 형태의 제 2마스크층을 형성시키는 단계;를 포함하는 것을 특징으로 하는 p-n 접합 나노 와이어의 제조 방법.
  9. 제 6항에 있어서,
    상기 마스크층을 제거하고, 상기 기판 상에 전도성 물질을 도포하여 상기 제 1불순물 영역과 접촉하는 제 1전극 및 상기 제 2불순물 영역과 접촉하는 제 2전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 p-n 접합 나노 와이어의 제조 방법.
  10. 기판;
    상기 기판 내에 스트라이프 형태로 형성된 나노 와이어; 및
    상기 기판 및 상기 나노 와이어 경계에 형성되며, 상기 기판 및 상기 나노 와이어를 분리하는 산소 이온 주입 영역;을 포함하는 것을 특징으로 하는 나노 와이어.
  11. 제 10항에 있어서,
    상기 기판 및 상기 나노 와이어는 실리콘으로 형성된 것을 특징으로 하는 나노 와이어.
  12. 제 1불순물로 도핑된 기판;
    상기 기판 내에 스트라이프 형태로 형성되며, 제 1불순물 영역 및 제 2불순물 영역을 포함하는 나노 와이어;
    상기 기판 및 상기 나노 와이어 경계에 형성되며, 상기 기판 및 상기 나노 와이어를 분리하는 산소 이온 주입 영역; 및
    상기 제 1불순물 영역과 접촉하며 상기 기판 상에 형성된 제 1전극과 상기 제 2불순물 영역과 접촉하며 상기 기판 상에 형성된 제 2전극;을 포함하는 것을 특징으로 하는 p-n 접합 나노 와이어.
  13. 제 12항에 있어서,
    상기 기판 및 상기 나노 와이어는 실리콘을 포함하여 형성된 것을 특징으로 하는 p-n 접합 나노 와이어.
KR1020050016185A 2005-02-25 2005-02-25 나노 와이어 및 그 제조 방법 KR100624461B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050016185A KR100624461B1 (ko) 2005-02-25 2005-02-25 나노 와이어 및 그 제조 방법
JP2006037217A JP2006231507A (ja) 2005-02-25 2006-02-14 ナノワイヤー及びその製造方法
US11/362,046 US20060269745A1 (en) 2005-02-25 2006-02-27 Nano wires and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050016185A KR100624461B1 (ko) 2005-02-25 2005-02-25 나노 와이어 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060094753A KR20060094753A (ko) 2006-08-30
KR100624461B1 true KR100624461B1 (ko) 2006-09-19

Family

ID=37039709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050016185A KR100624461B1 (ko) 2005-02-25 2005-02-25 나노 와이어 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20060269745A1 (ko)
JP (1) JP2006231507A (ko)
KR (1) KR100624461B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138865B1 (ko) * 2005-03-09 2012-05-14 삼성전자주식회사 나노 와이어 및 그 제조 방법
JP6224538B2 (ja) * 2014-07-18 2017-11-01 勇 城之下 量子ドットを有する材料の製造方法
US11316022B2 (en) * 2019-11-19 2022-04-26 International Business Machines Corporation Ion implant defined nanorod in a suspended Majorana fermion device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS563679A (en) 1979-06-22 1981-01-14 Mitsubishi Electric Corp Formation of metallic pattern
JPS59108317A (ja) 1982-12-13 1984-06-22 Mitsubishi Electric Corp 電極配線形成法
KR950010038B1 (ko) * 1991-11-11 1995-09-06 금성일렉트론주식회사 알루미늄 배선 형성 방법
KR970003732B1 (en) * 1994-01-14 1997-03-21 Lg Semicon Co Ltd Method of forming the multilayer wiring on the semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249774B1 (ko) * 1997-11-25 2000-03-15 정선종 고품위 지에이에이에스(gaas) 양자점의 성장방법
RU2173003C2 (ru) * 1999-11-25 2001-08-27 Септре Электроникс Лимитед Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств
EP2360298A3 (en) * 2000-08-22 2011-10-05 President and Fellows of Harvard College Method for depositing a semiconductor nanowire
JP4237660B2 (ja) * 2004-03-19 2009-03-11 株式会社東芝 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS563679A (en) 1979-06-22 1981-01-14 Mitsubishi Electric Corp Formation of metallic pattern
JPS59108317A (ja) 1982-12-13 1984-06-22 Mitsubishi Electric Corp 電極配線形成法
KR950010038B1 (ko) * 1991-11-11 1995-09-06 금성일렉트론주식회사 알루미늄 배선 형성 방법
KR970003732B1 (en) * 1994-01-14 1997-03-21 Lg Semicon Co Ltd Method of forming the multilayer wiring on the semiconductor device

Also Published As

Publication number Publication date
JP2006231507A (ja) 2006-09-07
US20060269745A1 (en) 2006-11-30
KR20060094753A (ko) 2006-08-30

Similar Documents

Publication Publication Date Title
CN101910050B (zh) 相异材料上的纳米线生长
KR100862131B1 (ko) 반도체 나노와이어 제조 방법
KR101138865B1 (ko) 나노 와이어 및 그 제조 방법
US7625812B2 (en) Silicon nano wires, semiconductor device including the same, and method of manufacturing the silicon nano wires
KR100723418B1 (ko) 실리콘 나노 와이어, 실리콘 나노 와이어를 포함하는반도체 소자 및 실리콘 나노 와이어 제조 방법
US20090072245A1 (en) Method of producing a light-emitting diode comprising a nanostructured PN junction and diode thus obtained
WO2004021410A2 (en) Deterministically doped field-effect devices and methods of making same
CN104769732A (zh) 纳米角锥体大小的光电子结构及其制造方法
JP2011523200A (ja) ナノワイヤラップゲートデバイス
JP4920872B2 (ja) ナノワイヤの製造方法
JP3761319B2 (ja) 半導体装置の製造方法
KR20090105951A (ko) 전자 장치 및 그 제조 방법
JP2008034483A (ja) 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR100624461B1 (ko) 나노 와이어 및 그 제조 방법
KR100601973B1 (ko) 나노 입자를 이용한 나노 스케일의 반도체 소자의 제조 방법
TW200917604A (en) Laser diode having nano patterns and method of fabricating the same
JP4309869B2 (ja) 半導体装置およびその製造方法
CN113594006B (zh) 真空沟道晶体管及其制作方法
KR20090095305A (ko) 나노와이어를 이용한 바이폴라-접합 트랜지스터의 제조방법
KR20140106263A (ko) 그래핀 소자 및 그의 제조방법
JP2007216369A (ja) シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料
JP2005228899A (ja) 半導体量子ドット及び微細配線形成方法、及びこれらを用いた半導体デバイスとその製造方法
US9196477B2 (en) Semiconductor device and method
KR100624413B1 (ko) 수발광 소자 및 그 제조 방법
CN113594004B (zh) 真空沟道晶体管及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee