KR950010038B1 - 알루미늄 배선 형성 방법 - Google Patents
알루미늄 배선 형성 방법 Download PDFInfo
- Publication number
- KR950010038B1 KR950010038B1 KR1019910019935A KR910019935A KR950010038B1 KR 950010038 B1 KR950010038 B1 KR 950010038B1 KR 1019910019935 A KR1019910019935 A KR 1019910019935A KR 910019935 A KR910019935 A KR 910019935A KR 950010038 B1 KR950010038 B1 KR 950010038B1
- Authority
- KR
- South Korea
- Prior art keywords
- aluminum
- metal
- forming
- metal layer
- layer
- Prior art date
Links
- 229910052782 aluminium Inorganic materials 0.000 title claims description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 27
- 239000004411 aluminium Substances 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- -1 arsenic ions Chemical class 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래 기술의 금속 배선 공정도.
제2도는 본 발명의 금속 배선 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : BPSG 층 12 : 1차 메탈층
13 : 산화 알루미늄 14 : CVD 산화막
15 : 2차 메탈층
본 발명은 반도체 제조 공정중 금속배선(Interconnection)에 관한 것으로 특히, 알루미늄을 국부 산화시키는 방식을 사용하는 알루미늄 배선 방법에 적당하도록 하는 반도체 제조 공정에 관한 것이다.
제1도는 종래기술의 알루미늄 배선 형성 방법을 도시한 도면이다. 이하 첨부된 도면을 참고하여 종래 기술의 알루미늄 배선 형성 방법을 설명하겠다.
종래의 알루미늄 배선 형성방법에서는 먼저, 기존에 형성된 BPSG(boron phospho silicate glass) (1)층 위에 1차 금속(matal)층(2)으로 알루미늄을 증착한다. (제1a도)
그 후에는 배선하고자하는 부분에 포토레지스트(photo resist)을 입히고 그 외의 부분은 식각하고 제거한다. (제1b도)
이이서, 원하는 디자인에 따라 형성된 알루미늄 배선위에 1차 CVD(chemical vapor deposition)산화막 (3)을 증착한다. (제1c도)
이어서, SOG(spin on glass)막 (4)과 2차 CVD산화막(5)을 이용하여 평탄화한다.(제1d도)
마지막으로 VIA홀을 형성하고 2차 메탈층(6)을 증착하여 배선한다. (제1e도)
또 배선형성을 위한 종래의 기술로는 일본특개소 62-128116호에 공개된 방법이 있는데, 이 기술은 실리콘기판상에 형성시킨 산화막의 일부에 환원력이 강한 수소, 일산화탄소 등의 이온을 주입하여 환원시켜서 도전성을 갖게 하여 산화막의 상층에 형성시킬 금속배선막과 산화막 하층의 실리콘기판과의 전기적인 접촉을 가능하게 하는 기술이다. 또 다른 공지의 기술로는 일본 특개편 l-68948호에 공개된 기술인데, 인는 다결정실리콘막 상에 마스크를 선택적으로 형성하고 비소이온을 주입하여 도전부를 형성시키고 도전부이외의 다결정실리콘등에 산소이온을 주입하여 다결정실리콘막을 선택적으로 산화막화시켜 절연시키므로서 배선을 형성하는 기술이다.
먼저 설명한 종래 기술에서는, 1차 메탈층인 알루미늄 배선과 2차 금속층인 알루미늄 배선 사이에 위치한 절연막(예를들면 CVD 산화막)이 여러가지 방법에 의해 형성되며 그위에 SOG등을 입혀 평탄화하는데 이때 평탄화가 배선특징을 크게 좌우한다. 따라서 1차 메탈층 디자인 룰(Design Rule)이 점점 축소됨에 따라 미세한(예를들어 0.5이하의 )일루미늄 패턴에 적합한 평탄화 공정이 어렵게 되는 문제가 발생하였다.
그리고 후에 설명한 종래의 기술에서는 산화막을 환원시킨다든지 도전층을 산화시켜서 절연층으로 만드는 방법들인데 이러한 환원공정이나 산화공정을 고온 공정으로서 금속배선층을 형성한 다음에는 사용하기가 곤란한 공정으로서 실용화가 되지 못하고 있는 기술들이다. 만약 이들 고온공정(약 990도 정도의 고온을 요한다)을 수행하게 되면 고온으로 인하여 이미 형성된 확산영역에 있는 불순물들이 더욱 환산되어 농도가 낮아질 뿐만 아니라 그 영역고 넓어져서 회로의 특성이 변하고 나아가서 디바이스 전체가 불량품화 하는 문제가 발생된다.
본 발명은 이러한 평탄화 공정의 난점을 해결하고 고온공정으로 인한 문제점도 동시에 해결하는 것이 그 목적이다.
본 발명에 의한 알루미늄 배선 형성방법은 반도체기판상의 절연층 상면에 1차 금속층으로 알루미늄을 증착시키는 단계와, 알루미늄으로 형성시킨 1차 금속층의 상면에 포토레지스트로 금속배선부위는 덮으면서 금속절연부위를 노출시키는 포토레지스트 패턴(pattern)을 형성시키고, 포토레지스트패턴을 마스크로금속 절연부위에 산화를 이온 주입하여 산화알루미늄의 금속절연부를 형성시키는 단계와, 포토레지스트 패턴을 제거하고, 1차 금속층의 상면에 절연층을 형성시킨 후에, 절연층을 사진식각하여 1차 금속층의 금속배선부를 노출시키는 비아(VIA)홀를 형성시키는 단계와, 비아홀을 통하여 1차 금속총의 금속배선부와 접속되도록 2차 금속충을 형성하는 단계를 포함한다. 이하 첨부된 제2도를 참조하여 본 발명에 의한 알루미늄 배선 형성방법을 설명하면 다음과 같다.
제2도는 본 발명에 의한 알루미늄 배선 형성방법을 도시한 도면이다.
본 발명에 의한 알루미늄 배선 형성방법에서는 먼저, 제2a도와 같이, 트랜지스터 및 캐패시터 등의 필요한 회로소자들을 형성하고 그 상면에 절연층(예로서, BPSG층(11))을 입힌후에 1차 메탈층(12)으로 알루미늄을 증착시킨다.
그 후에는 제2b도와 같이, 알루미늄으로 형성시킨 1차 금속층의 상면에 포토레지스트로 금속배선부 위는 덮으면서 금속절연부위를 노출시키는 포토레지스터패턴을 형성시키고, 포토레지스트패턴을 마스크로 금속절연부위에 산소(O2)를 이온주입한다. 이때, 산소가 이온주입된 금속절연부위에서는 알루미늄의 산화가 발생하게 되며, 이는 다음과 같은 화학반응식으로 표현된다.
4Al+3O2→2Al2O3
즉, 제2c도와 같이, 산소(O2) 이온이 주입된 부분은 산화 알루미늄(Al2O3) (13)으로 변화되어서 1차 금속층(12)에서 금속배선부와 금속절연부가 구분되어 형성된다. 알루미늄은 산화하는데 고온이 필요하지 아니하다. 즉 상온에서도 산화하여 산화막을 형성한다. 그래서 이후에 실시되는 저온공정들 즉 약 450도이하의 온도에서 수행되는 공정에서도 충분히 산화되어 양질의 산화막을 형성할 수가 있다.
이어서 제2c도와 같이, 금속배선부과 금속절연부가 구분되어 형성된 1차 금속층의 상면에 절연층(예로서 CVD산화말(14))을 재형성한다.
그리고. 제2e도와 같이, 1차 금속층에 형성된 금속배선부를 노출시키는 VIA홀를 만든후에, 그 상면에 비아홀을 통하여 1차 금속층의 금속배선부와 접속되는 2차 금속층(15)을 형성하여 산화알루미늄(Al2O3)(13)으로 절연된 알루미늄 배선을 형성한다.
이와같이 본 발명에 의한 알루미늄 1차 금속층인 알루미늄의 금속절연부를 식각시켜서 형성하지 않고 금속절연부에 산소이온을 주입하여 산화 알루미늄(Al2O3)으로 형성시키며, 이로 인하여 그 상면에 복잡한 CVD산화막, SOG등을 형성시키지 않게 되므로 평탄도가 향상되고, 또한 미세한 금속 배선층의 형성에 적당하여 반도체 집적회로 고집적화 구현이 용이하다.
Claims (1)
- 알루미늄 배선 형성방법에 있어서,1) 반도체기판에 형성시킨 회로 소자 상의 절연층 상면에 1차 금속층으로 알루미늄을 증착시키는 단계와,2) 상기 알루미늄으로 형성시킨 1차 금속층의 상면에 포토레지스트로 금속배선부위는 덮으면서 금속배선을 절연할 부위를 노출시키는 포토레지스트패턴을 형성시키고, 포토레지스트패턴을 마스크로 상기 금속절연부 위에 산소를 이온주입하여 산화 알루미늄의 금속절연부와 알루미늄으로된 금속배선부를 형성시키는 단계와,3) 상기 포토레지스트패턴을 제거하고, 1차 금속층의 상면에 절연층을 형성시킨후에, 절연층을 사진식각하여 1차 금속층의 금속배선부와 연결한 부위에 비아(VIA)홀을 형성시키는 단계와,4) 상기 비아홀을 통하여 1차 금속층의 금속배선부와 접속되도록 2차 금속층을 형성하는 단계를 포함하는 알루미늄 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019935A KR950010038B1 (ko) | 1991-11-11 | 1991-11-11 | 알루미늄 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019935A KR950010038B1 (ko) | 1991-11-11 | 1991-11-11 | 알루미늄 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011112A KR930011112A (ko) | 1993-06-23 |
| KR950010038B1 true KR950010038B1 (ko) | 1995-09-06 |
Family
ID=19322558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910019935A KR950010038B1 (ko) | 1991-11-11 | 1991-11-11 | 알루미늄 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950010038B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624461B1 (ko) * | 2005-02-25 | 2006-09-19 | 삼성전자주식회사 | 나노 와이어 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268284B1 (en) * | 1998-10-07 | 2001-07-31 | Tokyo Electron Limited | In situ titanium aluminide deposit in high aspect ratio features |
-
1991
- 1991-11-11 KR KR1019910019935A patent/KR950010038B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624461B1 (ko) * | 2005-02-25 | 2006-09-19 | 삼성전자주식회사 | 나노 와이어 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930011112A (ko) | 1993-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1125439A (en) | Passivating composite for a semiconductor device comprising a silicon nitride (si.sub.3n.sub.4) layer and phosphosilicate glass (psg) layer and the method of manufacturing the same | |
| EP0043944B1 (en) | Method for making a self-aligned field effect transistor integrated circuit structure | |
| US5466637A (en) | Method of making a self-aligned contact in semiconductor device | |
| KR930008978B1 (ko) | 반도체장치의 제조방법 | |
| EP0383610A2 (en) | Manufacturing method of semiconductor device | |
| US4191603A (en) | Making semiconductor structure with improved phosphosilicate glass isolation | |
| US4488162A (en) | Self-aligned metal field effect transistor integrated circuits using polycrystalline silicon gate electrodes | |
| US6017829A (en) | Implanted conductor and methods of making | |
| US5077238A (en) | Method of manufacturing a semiconductor device with a planar interlayer insulating film | |
| GB2100926A (en) | Field effect transistors | |
| EP0216017A2 (en) | Method of manufacturing a semiconductor device including forming a multi-level interconnection layer | |
| US3899373A (en) | Method for forming a field effect device | |
| US5366928A (en) | Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body | |
| KR0157980B1 (ko) | 반도체 디바이스 제조방법 | |
| KR950010038B1 (ko) | 알루미늄 배선 형성 방법 | |
| US5736770A (en) | Semiconductor device with conductive connecting layer and abutting insulator section made of oxide of same material | |
| US4219925A (en) | Method of manufacturing a device in a silicon wafer | |
| KR100361536B1 (ko) | 반도체소자의층간절연막형성방법 | |
| JPH0415619B2 (ko) | ||
| KR0157119B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100306879B1 (ko) | 폴리실리콘 배선 형성방법 | |
| JPS58106846A (ja) | 半導体装置の製造方法 | |
| JPH0152900B2 (ko) | ||
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |