KR100306879B1 - 폴리실리콘 배선 형성방법 - Google Patents
폴리실리콘 배선 형성방법 Download PDFInfo
- Publication number
- KR100306879B1 KR100306879B1 KR1019940025576A KR19940025576A KR100306879B1 KR 100306879 B1 KR100306879 B1 KR 100306879B1 KR 1019940025576 A KR1019940025576 A KR 1019940025576A KR 19940025576 A KR19940025576 A KR 19940025576A KR 100306879 B1 KR100306879 B1 KR 100306879B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- film
- forming
- wiring
- oxidation
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 기판 전면에 형성된 폴리실리콘막(22) 상에 배선이 형성될 부위와 오버랩 되도록 산화 방지용 마스크 물질막(23)을 패터링 하는 제1 단계; 산화 공정을 통하여 노출된 상기 폴리실리콘막을 산화(도면부호 25′)시키는 제2 단계; 상기 마스크 물질(23)을 제거하는 제3 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘 배선막 형성 방법에 관한 것으로, 폴리실리콘막 배선을 단차를 유발하지 않은 상태에서 이루어, 이후의 상부절연막 평탄화를 위한 열처리 공정을 필요로 하지 않아 얕은 접합층을 형성하며, 소자의 고집적화로 인하여 발생하는 배선막 간의 사이에 공극없이 절연막을 형성하여 소자의 특성을 향상시키고, 공정의 난이도를 감소시키는 효과를 가져온다.
Description
제1(a)도 내지 제1(c)도는 종래기술에 따른 폴리실리콘 배선 형성 공정도.
제2(a)도 내지 제2(e)도는 본 발명의 일실시예에 따른 폴리실리콘 배선 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 하부절연막 12, 22 : 폴리실리콘막
13, 24 : 감광막 14 : BPSG막
23 : 질화막 25 : 손상된 폴리실리콘막
25′ : 산화된 폴리실리콘막 26 : 산화막
본 발명은 반도체소자 제조 공정중 소자의 내부 전도 배선으로 사용되는 폴리실리콘 배선 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 종래에는 DRAM의 게이트전극 또는 비트라인 등과 같은 소자의 내부 전도막을 형성할 시, 화학기상증착법(CVD)으로 증착이 용이한 폴리실리콘막을 웨이퍼 전면에 증착한 후 이 폴리실리콘막의 일정부위를 식각해서 전도 배선을 형성하는 방법을 사용하였다.
제1(a)도 내지 제1(c)도는 종래기술에 따른 폴리실리콘 배선 형성 공정도로서, 제1(a)도는 하부절연막(11)상에 폴리실리콘막(12)을 증착한 후, 상기 폴리실리콘막(12) 상에 식각마스크로 사용되는 감광막(13) 패턴을 사진식각공정을 통해 형성한 상태의 단면도이고, 제1(b)도는 상기 감광막(13) 패턴을 식각방지막으로 하여 폴리실리콘막(12)을 식각한 후 감광막(13)을 제거함으로써 폴리실리콘 배선(12′)을 완성한 상태이다.
이후, 후속 공정으로 상부 절연막을 형성하게 되는데 제1(c)도는 그 일예를 나타내는 것으로서, 상기 제1(b)도의 전체 구조 상부에 BPSG막(14)을 증착하고, 평탄화를 위한 BPSG막의 플로우(flow)를 위하여 800℃ 이상의 고온에서 웨이퍼를 열처리하게 된다.
이상에서 살펴본 바와 같이 종래의 폴리실리콘 배선 형성 방법은 후속 공정의 상부 절연막 형성시 웨이퍼의 평탄화를 위하여 고온의 열처리 공정이 수반되어야 함으로 기판 상에 형성되어 있는 접합층(즉 트랜지스터의 소스/드레인 영역)을 이루는 불순물 이온이 확산되어 접합층의 깊이를 깊게 하므로써 소자의 특성을 저하시키며, 공정상 계속적인 단차의 발생으로 인해 공정의 난이도를 증가시키는 문제점 등이 있다.
따라서, 본 발명은 폴리실리콘 배선 형성시 폴리실리콘 배선이 웨이퍼 상에서 단차를 가지지 않도록 함으로써 이후의 상부 절연막 평탄화를 위한 열처리 공정을 필요로 하지 않는 폴리실리콘 배선 형성 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은, 반도체소자의 폴리실리콘 배선 형성 방법에 있어서, 기판 전면에 폴리실리콘막을 형성하는 제1 단계, 상기 폴리실리콘막 상에 배선이 형성될 부위와 오버랩 되도록 산화방지용 마스크 패턴을 형성하는 제2 단계, 상기 마스크패턴을 이용하여 상기 폴리실리콘막의 소정 부위에 불순물을 이온주입하는 제3 단계, 상기 마스크패턴을 이용하여 상기 불순물이 이온주입된 부위를 산화시키는 제4 단계, 및 상기 마스크패턴을 제거하는 제5 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
첨부된 도면 제2(a)도 내지 제2(e)도는 본 발명의 일실시예에 따른 폴리실리콘 배선 형성방법을 나타낸다.
먼저, 제2(a)도에 도시된 바와 같이 하부절연막(21)인 산화막상에 폴리실리콘막(22)과 질화막(23)을 차례로 증착하고. 제2(b)도와 같이 상기 질화막(23)상에 감광막(24) 패턴을 형성한 후, 감광막(24) 패턴을 식각장벽으로 하여 상기 질화막(23)을 식각한다.
이어서, 제2(c)도와 같이 감광막(24)을 제거한 후 상기 질화막(23)을 마스크로 이용하면서 폴리실리콘막(22)의 노출 부위에 아르곤(Ar) 또는 인(P)과 같은 불순물 이온을 이온주입하여 폴리실리콘막(22)의 노출 부위를 손상시킨다. 이 때, 도면부호 25는 손상된 폴리실리콘막을 나타낸다.
계속해서, 제2(d)도는 800℃ 이하의 저온에서 습식 산화공정을 실시하여 손상된 폴리실리콘막(25) 부위를 산화시킨다. 이 때 도면부호 25′는 산화된 폴리실리콘막을 나타낸다.
끝으로, 질화막(23)을 제거하면 배선으로 이용되는 폴리실리콘막(22)과 폴리실리콘막(22) 사이의 절연막 즉, 폴리실리콘산화막이 동시에 형성되며, 폴리실리콘막(22)간 절연을 위해 증착 공정을 이용하지 않으므로 웨이퍼의 단차가 발생하지 않아 평탄화 공정이 불필요하다.
제2(e)도는 질화막(23) 제거후, 상부 절연막으로 산화막(26)을 형성한 상태이다.
상기 본 발명의 일실시예에서 질화막(23)은 손상된 폴리실리콘막(25)의 습식산화시 마스크로 사용되었으며, 습식산화전에 이온주입을 실시하는 이유는 실제 폴리실리콘 배선이 형성되는 부위로 산화가 일어나는 것을 방지하기 위함이다.
상기 설명과 같이 이루어지는 본 발명은 폴리실리콘막 배선을 단차를 유발하지 않은 상태에서 이루어, 이후의 상부절연막 평탄화를 위한 열처리 공정을 필요로 하지 않아 얕은 접합 형성을 가능하게 하며, 소자의 고집적화로 인하여 발생하는 배선 사이의 공극 없이 절연막을 형성하여 소자의 특성을 향상시키고, 공정의 난이도를 감소시키는 효과를 가져온다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Claims (3)
- 반도체소자의 폴리실리콘배선 형성 방법에 있어서, 기판 전면에 폴리실리콘막을 형성하는 제1 단계; 상기 폴리실리콘막 상에 배선이 형성될 부위와 오버랩 되도록 산화방지용 마스크 패턴을 형성하는 제2 단계; 상기 마스크패턴을 이용하여 상기 폴리실리콘막의 소정 부위에 불순물을 이온주입하는 제3 단계; 상기 마스크패턴을 이용하여 상기 불순물이 이온주입된 부위를 산화시키는 제4 단계; 및 상기 마스크패턴을 제거하는 제5 단계를 포함하여 이루어짐을 특징으로 하는 폴리실리콘 배선 형성 방법.
- 제1항에 있어서. 상기 불순물 이온은 아르곤(Ar) 또는 인(P)인 것을 특징으로 하는 폴리실리콘 배선 형성방법.
- 제1항에 있어서, 상기 마스크 패턴은 질화막인 것을 특징으로 하는 폴리실리콘 배선 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940025576A KR100306879B1 (ko) | 1994-10-06 | 1994-10-06 | 폴리실리콘 배선 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940025576A KR100306879B1 (ko) | 1994-10-06 | 1994-10-06 | 폴리실리콘 배선 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100306879B1 true KR100306879B1 (ko) | 2001-12-01 |
Family
ID=37530356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940025576A KR100306879B1 (ko) | 1994-10-06 | 1994-10-06 | 폴리실리콘 배선 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100306879B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6216547A (ja) * | 1985-07-15 | 1987-01-24 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0479328A (ja) * | 1990-07-23 | 1992-03-12 | Matsushita Electron Corp | 半導体装置の製造方法 |
-
1994
- 1994-10-06 KR KR1019940025576A patent/KR100306879B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6216547A (ja) * | 1985-07-15 | 1987-01-24 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0479328A (ja) * | 1990-07-23 | 1992-03-12 | Matsushita Electron Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4589928A (en) | Method of making semiconductor integrated circuits having backside gettered with phosphorus | |
KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
JP2007027348A (ja) | 半導体装置及びその製造方法 | |
JP3039978B2 (ja) | 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法 | |
KR100306879B1 (ko) | 폴리실리콘 배선 형성방법 | |
US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
KR100209280B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
KR20010054169A (ko) | 반도체 소자 제조방법 | |
KR100347149B1 (ko) | 반도체 장치 제조방법 | |
KR100226753B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR20000000869A (ko) | 반도체장치의 제조 방법 | |
KR19980018168A (ko) | 산화물 필러 또는 게이트 산화물 단락을 형성함이 없이 폴리실리콘을 도핑하는 옥시염화인 공정 흐름 | |
KR19990056756A (ko) | 아날로그 반도체 소자의 제조 방법 | |
KR20020066585A (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
KR19990081274A (ko) | 트렌치 게이트 구조를 갖는 전력 반도체장치의제조방법 | |
KR100562744B1 (ko) | 반도체 소자의 층간 절연막 제조방법 | |
KR100247811B1 (ko) | 반도체장치의 제조방법 | |
KR100247703B1 (ko) | 금속배선 형성방법 | |
KR100280534B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100546804B1 (ko) | 반도체 소자의 층간 절연막 제조방법 | |
KR100252857B1 (ko) | 반도체 소자의 제조방법 | |
KR970002428B1 (ko) | 반도체소자 제조방법 | |
JPH06244415A (ja) | 半導体装置およびその製造方法 | |
KR100745075B1 (ko) | 반도체 장치의 랜딩플러그 콘택 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |