JPS6216547A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6216547A JPS6216547A JP15661085A JP15661085A JPS6216547A JP S6216547 A JPS6216547 A JP S6216547A JP 15661085 A JP15661085 A JP 15661085A JP 15661085 A JP15661085 A JP 15661085A JP S6216547 A JPS6216547 A JP S6216547A
- Authority
- JP
- Japan
- Prior art keywords
- film
- poly
- polysilicon
- block
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
本発明は、半導体装置の製造方法であり、基板から絶縁
膜を貫通して縦方向に柱状のポリシリコンを引き出すた
めに、ポリシリコン膜を被着した後、ポリシリコンを所
定の抵抗値にするためにイオン注入を行い、さらに絶縁
膜上の配線と接続することにより、小面積で縦方向に長
い所定の抵抗値を有する抵抗を形成して、微細化を計っ
たものである。
膜を貫通して縦方向に柱状のポリシリコンを引き出すた
めに、ポリシリコン膜を被着した後、ポリシリコンを所
定の抵抗値にするためにイオン注入を行い、さらに絶縁
膜上の配線と接続することにより、小面積で縦方向に長
い所定の抵抗値を有する抵抗を形成して、微細化を計っ
たものである。
［産業上の利用分野］
本発明は、半導体装置の製造方法に係わり、特に縦方向
にポリシリコンを引き出して、小面積の抵抗を形成する
方法に関するものである。
にポリシリコンを引き出して、小面積の抵抗を形成する
方法に関するものである。
近時、半導体装置における高集積度の向上により、半導
体素子の微少かつ緻密な構造が必要となり、例えば抵抗
を形成する場合等では、ポリシリコンを用いｔ小面積で
所定の抵抗値を有する抵抗の形成方法や、小面積のコン
タクトホールの開口部から、外部配線と接続するための
導電体を引出す方法が要望されている。
体素子の微少かつ緻密な構造が必要となり、例えば抵抗
を形成する場合等では、ポリシリコンを用いｔ小面積で
所定の抵抗値を有する抵抗の形成方法や、小面積のコン
タクトホールの開口部から、外部配線と接続するための
導電体を引出す方法が要望されている。
第２図は、従来のポリシリコンの抵抗の形成方法を説明
するための模式要部断面図である。
するための模式要部断面図である。
通常、ポリシリコン膜をシリコン基板表面に平面状に形
成する場合が多く、シリコン基板１の表面に形成された
ポリシリコン膜２をパターニングによって所定の抵抗値
を有する形状に形成すると共に、必要に応じて不純物の
注入を行った後、そのポリシリコンの両端部に、例えば
アルミニウムの配線３を行うことによって、ポリシリコ
ン膜の抵抗を得ている。
成する場合が多く、シリコン基板１の表面に形成された
ポリシリコン膜２をパターニングによって所定の抵抗値
を有する形状に形成すると共に、必要に応じて不純物の
注入を行った後、そのポリシリコンの両端部に、例えば
アルミニウムの配線３を行うことによって、ポリシリコ
ン膜の抵抗を得ている。
この方法で形成されたポリシリコン膜の抵抗体は、所定
の抵抗値を得ることができるが、基板表面に形成される
面積が大きいために、半導体集積回路の高集積化をする
際の微細化ができないという欠点がある。
の抵抗値を得ることができるが、基板表面に形成される
面積が大きいために、半導体集積回路の高集積化をする
際の微細化ができないという欠点がある。
第３図は、シリコン基板５に設けられた活性層６の表面
にある、絶縁膜７の所定領域に設けられたコンタクトホ
ール８から、接続線を形成するための断面図であるが、
通常接続方法はアルミニウム金属を蒸着法やスパッタ法
またはＣＶＤ法により被着して、コンタクトホールをア
ルミニウム９で充填を行っているが、素子が高密度化し
て、コンタクトホールの開口面積が微少になると、アル
ミニウムの充填が不十分になったり、また段差のある部
分ではアルミニウム配線の断線や接触不良になる欠点が
ある。
にある、絶縁膜７の所定領域に設けられたコンタクトホ
ール８から、接続線を形成するための断面図であるが、
通常接続方法はアルミニウム金属を蒸着法やスパッタ法
またはＣＶＤ法により被着して、コンタクトホールをア
ルミニウム９で充填を行っているが、素子が高密度化し
て、コンタクトホールの開口面積が微少になると、アル
ミニウムの充填が不十分になったり、また段差のある部
分ではアルミニウム配線の断線や接触不良になる欠点が
ある。
［発明が解決しようとする問題点］
従来の、半導体装置におけるポリシリコンの抵抗体の形
成や、微少な開口面積のコンタクトホールにおける引出
し配線では、前者ではポリシリコンの面積が太き（、後
者ではアルミニウム配線のカバレージが劣るという問題
点がある。
成や、微少な開口面積のコンタクトホールにおける引出
し配線では、前者ではポリシリコンの面積が太き（、後
者ではアルミニウム配線のカバレージが劣るという問題
点がある。
［問題点を解決するための手段］
第１図は、上記問題点を解決した、本発明による断面図
であり、その解決の手段は、基板の所定領域から縦方向
にポリシリコンを引き出す際に、基板表面に所定厚みの
ポリシリコン膜を形成した後、ポリシリコンの抵抗値を
制御するために、不純物の注入を行い、次にそのポリシ
リコン表面の必要部分のみに、レジスト膜を被着してか
らエツチングを行ない、縦方向に長いブロック状のポリ
シリコンを形成した後、酸化を行って酸化膜を形成し、
次に全体に絶縁膜を被着して、縦長のブロック状のポリ
シリコンの上部が露出するまでエツチングを行い、その
表面に導電体を被着して、縦方向にポリシリコンを引き
出して、それを抵抗体またはコンタクトホールからの引
出し導電体にして解決したものである。
であり、その解決の手段は、基板の所定領域から縦方向
にポリシリコンを引き出す際に、基板表面に所定厚みの
ポリシリコン膜を形成した後、ポリシリコンの抵抗値を
制御するために、不純物の注入を行い、次にそのポリシ
リコン表面の必要部分のみに、レジスト膜を被着してか
らエツチングを行ない、縦方向に長いブロック状のポリ
シリコンを形成した後、酸化を行って酸化膜を形成し、
次に全体に絶縁膜を被着して、縦長のブロック状のポリ
シリコンの上部が露出するまでエツチングを行い、その
表面に導電体を被着して、縦方向にポリシリコンを引き
出して、それを抵抗体またはコンタクトホールからの引
出し導電体にして解決したものである。
［作用］
本発明は、微少面積にポリシリコンの抵抗体等を形成し
て必要抵抗を得るために、ポリシリコンブロックを縦方
向の長さで自由に調整できるように形成し、更に不純物
を注入する等して抵抗値を制御するもので、そのポリシ
リコンのブロックを形成するために、ポリシリコンをパ
ターニングによって形成した後、絶縁体に埋め込み、そ
の上部を露出させて、その表面に形成された配線と接続
を行ったものである。
て必要抵抗を得るために、ポリシリコンブロックを縦方
向の長さで自由に調整できるように形成し、更に不純物
を注入する等して抵抗値を制御するもので、そのポリシ
リコンのブロックを形成するために、ポリシリコンをパ
ターニングによって形成した後、絶縁体に埋め込み、そ
の上部を露出させて、その表面に形成された配線と接続
を行ったものである。
［実施例］
第１図（Ｊｌ）〜第１図（ｆ）は、本発明によるポリシ
リコンをコンタクトホールから取り出すための製造工程
を示す模式要部断面図である。
リコンをコンタクトホールから取り出すための製造工程
を示す模式要部断面図である。
第１図ｔａ＞は、拡散層１１を含むシリコン基板１２が
あり、その表面に酸化膜１３として、例えば二酸化シリ
コン膜が形成されているが、コンタクト領域は開口する
。
あり、その表面に酸化膜１３として、例えば二酸化シリ
コン膜が形成されているが、コンタクト領域は開口する
。
第１図（ｂ）は、その表面にポリシリコン膜１４を厚み
が、０．５〜１．０μ翔程度に被着して、所定の抵抗値
にするために、矢印のように不純物のイオン注入または
気相拡散を行って、ポリシリコンの抵抗値を制御する。
が、０．５〜１．０μ翔程度に被着して、所定の抵抗値
にするために、矢印のように不純物のイオン注入または
気相拡散を行って、ポリシリコンの抵抗値を制御する。
第１図（ｅ）は、ポリシリコン１４の表面に、レジスト
膜１５を被着して、レジスト膜の所定領域のパターニン
グを行った後、エツチングを行ったものである。
膜１５を被着して、レジスト膜の所定領域のパターニン
グを行った後、エツチングを行ったものである。
第１図（ｄ）は、ポリシリコンのブロック１６が形成さ
れた後、酸化炉により、１０００℃で塩酸による酸化を
行い、酸化膜１７を形成する。
れた後、酸化炉により、１０００℃で塩酸による酸化を
行い、酸化膜１７を形成する。
第１図（ａ）は、その表面にＣＶＤ法により、絶縁物１
８として例えば燐珪酸ガラス（ＰＳＧ）を１．５〜２．
０μｍの厚みで形成した後、１１００℃で熔解して平坦
化を行ったものである。
８として例えば燐珪酸ガラス（ＰＳＧ）を１．５〜２．
０μｍの厚みで形成した後、１１００℃で熔解して平坦
化を行ったものである。
第１図（ｆ）は、ポリシリコンのブロック１６の表面に
あるＰＳＧを弗酸により除去して、ポリシリコンのブロ
ック１６の頭部が露出するようにして、その上面に、例
えば導電体１９としてアルミニウムの配線を形成したも
のである。
あるＰＳＧを弗酸により除去して、ポリシリコンのブロ
ック１６の頭部が露出するようにして、その上面に、例
えば導電体１９としてアルミニウムの配線を形成したも
のである。
このようなポリシリコンのブロックを形成することによ
り、抵抗体の抵抗は１０Ω〜１００ＭΩの範囲を十分に
カバーすることができ、微少面積で所望の抵抗を形成す
ることができる。
り、抵抗体の抵抗は１０Ω〜１００ＭΩの範囲を十分に
カバーすることができ、微少面積で所望の抵抗を形成す
ることができる。
［発明の効果］
以上、詳細に説明したように、本発明による基板に縦方
向のポリシリコンのブロックを適正の寸法と活性化によ
り広範囲な抵抗を、微少面積で得ることが可能になり、
効果大なるものがある。
向のポリシリコンのブロックを適正の寸法と活性化によ
り広範囲な抵抗を、微少面積で得ることが可能になり、
効果大なるものがある。
第１図（ａ）〜第１図（ｆ）は、本発明に、よるポリシ
リコンの抵抗体の製造方法を示す断面図、第２図は、従
来のポリシリコンの抵抗体の断面図、 第３図は、従来のコンタクトホールの配線を示す断面図
、 図において、 １１は拡散層、 １２はシリコン基板、１３は
酸化膜、 １４はポリシリコン膜、１５はレジ
スト膜、 １６はポリシリコンのブロック、 １７は酸化膜、 １８は絶縁物、１９は導電体
、 （ｂ） ｔＣ＞ 第１図 （ｅ） ｔｌ）
リコンの抵抗体の製造方法を示す断面図、第２図は、従
来のポリシリコンの抵抗体の断面図、 第３図は、従来のコンタクトホールの配線を示す断面図
、 図において、 １１は拡散層、 １２はシリコン基板、１３は
酸化膜、 １４はポリシリコン膜、１５はレジ
スト膜、 １６はポリシリコンのブロック、 １７は酸化膜、 １８は絶縁物、１９は導電体
、 （ｂ） ｔＣ＞ 第１図 （ｅ） ｔｌ）
Claims (1)
- 【特許請求の範囲】 基板（１２）表面の所定領域（１１）から絶縁膜（１
３）を貫通して、 該基板表面の所定領域（１１）から所定の抵抗値を有す
る円柱状または角柱状のポリシリコン（１４）を形成し
、 該ポリシリコン（１４）を絶縁膜（１８）を形成した後
、該絶縁膜（１８）の表面部を除去して、該ポリシリコ
ン（１４）の頂部を表出し、該絶縁膜（１８）上に配線
（１９）を形成して、該ポリシリコン（１４）の頂部と
結合させる工程を含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15661085A JPS6216547A (ja) | 1985-07-15 | 1985-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15661085A JPS6216547A (ja) | 1985-07-15 | 1985-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6216547A true JPS6216547A (ja) | 1987-01-24 |
Family
ID=15631497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15661085A Pending JPS6216547A (ja) | 1985-07-15 | 1985-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216547A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466632A (en) * | 1994-05-26 | 1995-11-14 | United Microelectronics Corp. | Field oxide with curvilinear boundaries and method of producing the same |
| KR100306879B1 (ko) * | 1994-10-06 | 2001-12-01 | 박종섭 | 폴리실리콘 배선 형성방법 |
-
1985
- 1985-07-15 JP JP15661085A patent/JPS6216547A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466632A (en) * | 1994-05-26 | 1995-11-14 | United Microelectronics Corp. | Field oxide with curvilinear boundaries and method of producing the same |
| KR100306879B1 (ko) * | 1994-10-06 | 2001-12-01 | 박종섭 | 폴리실리콘 배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2623812B2 (ja) | 半導体装置の製造方法 | |
| JPS5815250A (ja) | 半導体装置の製造方法 | |
| JPS6216547A (ja) | 半導体装置の製造方法 | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JPS63275113A (ja) | 半導体装置の製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH01186657A (ja) | 半導体装置の製造方法 | |
| JPH056342B2 (ja) | ||
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPS6151918A (ja) | 半導体装置の製造方法 | |
| JPS6143855B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH01239941A (ja) | 半導体装置 | |
| JPS6116549A (ja) | 半導体装置の製造方法 | |
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPS5886745A (ja) | 半導体装置 | |
| JPH02272770A (ja) | 半導体装置 | |
| JPS59181017A (ja) | 半導体装置の製造方法 | |
| JPS61176114A (ja) | 半導体装置の製造方法 | |
| JPH01223751A (ja) | 半導体装置の製造方法 | |
| JPS60119752A (ja) | 半導体装置の製造方法 | |
| JPS60245149A (ja) | 半導体装置の製造方法 |